JPWO2005072032A1 - Circuit board, circuit board mounting structure, and circuit board mounting method - Google Patents
Circuit board, circuit board mounting structure, and circuit board mounting method Download PDFInfo
- Publication number
- JPWO2005072032A1 JPWO2005072032A1 JP2005517301A JP2005517301A JPWO2005072032A1 JP WO2005072032 A1 JPWO2005072032 A1 JP WO2005072032A1 JP 2005517301 A JP2005517301 A JP 2005517301A JP 2005517301 A JP2005517301 A JP 2005517301A JP WO2005072032 A1 JPWO2005072032 A1 JP WO2005072032A1
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- component
- land
- mounting
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/306—Lead-in-hole components, e.g. affixing or retention before soldering, spacing means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09909—Special local insulating pattern, e.g. as dam around component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
- H05K2201/2036—Permanent spacer or stand-off in a printed circuit or printed circuit assembly
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3447—Lead-in-hole components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
回路基板1上の表面ランド6の周縁にはんだダム10を形成し、挿入型の電子部品の取り付け高さを所定の高さに確保するための部品受け11を設ける。電子部品13を基板から浮かせた状態でフローはんだ付けする。A solder dam 10 is formed on the peripheral edge of the surface land 6 on the circuit board 1, and a component receiver 11 is provided for securing a mounting height of the insertion type electronic component to a predetermined height. Flow soldering is performed with the electronic component 13 floating from the substrate.
Description
本発明は、挿入型の電子部品を無鉛はんだにてはんだ付けする回路基板、および、それを用いた実装構造と実装方法に関し、特に、表面、裏面にランドを有し、表・裏面ランド間がプレーテッドスルーホールによって接続されている回路基板に、挿入型の電子部品を実装する回路基板およびそれを用いた実装構造と実装方法に関するものである。 The present invention relates to a circuit board for soldering an insertion-type electronic component with lead-free solder, and a mounting structure and mounting method using the circuit board. In particular, the present invention has lands on the front and back surfaces, and the space between the front and back lands is between The present invention relates to a circuit board for mounting an insertion-type electronic component on a circuit board connected by a plated through hole, a mounting structure using the circuit board, and a mounting method.
回路基板上には、多くのリードレス化された電子部品が表面実装されるが、コネクタ、可変抵抗器などのいくつかの電子部品は、挿入型電子部品としてそのリードがプレーテッドスルーホール(以下、単にスルーホールと記す)に挿入されはんだ付けされる。図1は、従来の回路基板への挿入型電子部品の実装構造を示すはんだ付け部の断面図である。 Many leadless electronic components are surface-mounted on a circuit board, but some electronic components such as connectors and variable resistors have plated through holes (hereinafter referred to as “inserted electronic components”). , Simply referred to as through-holes) and soldered. FIG. 1 is a cross-sectional view of a soldering portion showing a conventional structure for mounting an insertion-type electronic component on a circuit board.
電子部品の実装用に使用される回路基板は、最も一般的なサブトラクティブ法を例に挙げると次のように作製される。ガラスなどを繊維状に折り込んだ基材に、エポキシ樹脂など熱硬化性の樹脂をしみこませたプリプレグの積層体上に、銅箔を加圧加熱処理して貼り付けた銅張積層板を用い、銅箔をパターニングして所定層数の内層パターンを有する配線基板を作製し、それらの配線基板と銅張積層板を銅張積層板が最外層となるようにプリプレグを介して積層し加圧加熱して一体化させ、樹脂積層板2内に内層配線3を有する基板を作製する。
A circuit board used for mounting electronic components is manufactured as follows by taking the most common subtractive method as an example. Using a copper-clad laminate in which a copper foil is pasted on a laminate of a prepreg in which a thermosetting resin such as an epoxy resin is impregnated into a base material in which glass or the like is folded into a fiber shape, Patterning the copper foil to produce a wiring board having a predetermined number of inner layer patterns, laminating the wiring board and the copper-clad laminate through a prepreg so that the copper-clad laminate is the outermost layer, and heating with pressure And a substrate having the
次いで、ドリル加工により開口5を形成し、活性化処理、無電解めっき、電解めっきを行って、スルーホール8を形成する。続いて、最外層の銅層のパターニングを行って、外層配線4を形成するとともに、基板表面側(本明細書においては、挿入型電子部品の取り付け面を表面側とし、その反対側の面を裏面とする)に表面ランド6を、裏面側に裏面ランド7を形成する。
Next, an
その後、基板表裏面のはんだ付け部を除く領域に感光性のソルダーレジスト材を印刷塗布し、露光してソルダーレジスト9を形成する。最後に、図示はしていないが、白色の表示用塗料をスクリーン印刷法などで塗布して電子部品の実装位置や、部品番号、基板番号などの表示記号を形成して、回路基板1の作製工程が完了する。 Thereafter, a photosensitive solder resist material is printed and applied to the areas other than the soldered portions on the front and back surfaces of the substrate, and exposed to form a solder resist 9. Finally, although not shown, a white display paint is applied by a screen printing method or the like to form display symbols such as electronic component mounting positions, component numbers, and board numbers. The process is complete.
このように作製された回路基板1を用いて、電子部品のはんだ付けを行う工程は、一般的には、チップ部品やQFP(Quad Flat Package)などの表面実装型部品を実装するリフロー工程を行った後、挿入型の電子部品を実装するフロー工程が行われる。リフロー工程においては、回路基板上の表面実装型部品搭載用のランドにソルダーペーストを供給し、落下、部品ズレ防止のための仮固定用熱硬化性接着剤を塗布後、表面実装型部品を搭載し、リフロー炉等で加熱することによってはんだ付けされる。次のフロー工程においては、スルーホール8に挿入型の電子部品13のリード12を挿入することによって電子部品を搭載し、その状態で、ウェーブはんだ槽などを用いて溶融状態のはんだに接触させることによって、はんだ付けを行う。これにより、はんだフィレット14が形成され、リード12はランド6、7およびスルーホール8と電気的・機械的に結合される。回路基板裏面側にも表面実装型部品を搭載する場合には、このフロー工程において、挿入型電子部品と同時に表面実装型部品もはんだ付けされる。この場合には、仮固定用の熱硬化性接着剤を塗布し、主にチップ部品などの表面実装型部品を搭載し加熱して接着剤を硬化した後、挿入型の電子部品13を搭載し、フローはんだ付けを行う。
The process of soldering an electronic component using the
従前の実装方法では、リフロー工程、フロー工程で用いられるはんだは、錫鉛共晶はんだであった。しかしながら、近年、鉛による環境汚染が環境意識の高まりにより、鉛を含まない無鉛はんだへの転換が進んでいる。この無鉛はんだは、錫を主成分とし、銀、銅、亜鉛、ビスマス、インジウム、アンチモン、ニッケル、ゲルマニウムなどからなっている。 In the conventional mounting method, the solder used in the reflow process and the flow process is a tin-lead eutectic solder. However, in recent years, environmental pollution caused by lead has been increasingly switched to lead-free solders that do not contain lead due to the growing environmental awareness. This lead-free solder is mainly composed of tin, and is made of silver, copper, zinc, bismuth, indium, antimony, nickel, germanium, or the like.
現在のおもな無鉛はんだとしては、錫亜鉛系はんだ(錫亜鉛の共晶組成であるSn−9.0wt%Znを中心に、亜鉛の量を変更したり、他の元素を添加して特性を改善したものを総称して錫亜鉛系はんだという。代表例は、Sn−8.0Zn−3.0Bi)や、錫銅系はんだ(錫銅の共晶組成であるSn−0.7wt%Cuを中心に、銅の量を変更したり、他の元素を添加して特性を改善したものを総称して錫銅系はんだという。代表例は、Sn−0.7Cu−0.3Ag)や錫銀系はんだ(錫銀の共晶組成であるSn−3.5wt%Agを中心に、銀の量を変更したり、他の元素を添加して特性を改善したものを総称して錫銀系はんだという。代表例は、Sn−3.0Ag−0.5Cu、Sn−3.5Ag−0.75Cu)等がある。 Currently, the main lead-free solder is tin-zinc-based solder (mainly Sn-9.0wt% Zn, which is a eutectic composition of tin-zinc), and the amount of zinc can be changed or other elements added The tin-zinc-based solder is generally referred to as Sn-8.0Zn-3.0Bi) or tin-copper-based solder (Sn-0.7 wt% Cu, which is a eutectic composition of tin-copper). In general, tin-copper-based solders whose characteristics are improved by changing the amount of copper or by adding other elements are referred to as tin-copper solders, typical examples being Sn-0.7Cu-0.3Ag) and tin Silver-based solder (Sin-silver-based solder is a generic term for Sn-3.5wt% Ag, which is the eutectic composition of tin-silver, whose characteristics are improved by changing the amount of silver or adding other elements. Typical examples include solder (Sn-3.0Ag-0.5Cu, Sn-3.5Ag-0.75Cu).
これら無鉛はんだは、電子機器のはんだ接合に最も多く使われてきた錫鉛共晶はんだ(Sn63wt%、残りPb)に比べ、金属の引張り強度、クリープ強度が強く、また伸びが少ないという金属特性を持っている。このため、はんだ付け部においては鉛はんだより応力緩和が起こりにくく、また、溶融温度も錫鉛共晶はんだが183℃であるのに比べ、無鉛はんだは190℃〜230℃と高くなっているため、はんだ凝固後の熱膨張差による残留応力が大きくなりやすい。 These lead-free solders have higher metal tensile strength, creep strength, and less elongation compared to tin-lead eutectic solder (Sn63 wt%, remaining Pb), which has been used most often for soldering electronic devices. have. For this reason, stress relaxation is less likely to occur in the soldered part than lead solder, and the melting temperature is higher at 190 ° C. to 230 ° C. for lead-free solder than that of tin lead eutectic solder is 183 ° C. Residual stress due to thermal expansion difference after solder solidification tends to increase.
図2、図3、図4は、従来の回路基板において、無鉛はんだを用いて、ポリアミド樹脂による筐体を有する電子部品をはんだ付けした後のリード、はんだフィレットの状態を示す断面図である。図2において、図の右側は電子部品13の中心部を示し、図の左側は電子部品13の端部を示している。表1に回路基板1の基板材料であるガラスエポキシ樹脂積層板と電子部品13の筐体材料であるポリアミド樹脂との熱膨張係数を示す。表1から分かるように、回路基板の水平方向において、基板材料と電子部品筐体との間には大きな熱膨張係数差がある。
2, 3 and 4 are cross-sectional views showing the state of leads and solder fillets after soldering an electronic component having a housing made of polyamide resin using lead-free solder in a conventional circuit board. In FIG. 2, the right side of the drawing shows the center of the
図2に示されるように、無鉛はんだにて固定されたリード12は、電子部品13の中心から端部に行くに従って、大きく傾く。図2では、リードの傾きは実際より誇張されて示されている。実際には、最も端部に位置するリード12は、スルーホール8の中心に対して、リードの半径の半分程度傾く。したがって、電子部品13の筐体の熱膨張係数と、回路基板1の基板材料の熱膨張係数とのミスマッチにより、特に端部のリード12には多大な応力が掛かることになる。これに伴って、端部のリード12が挿入されているスルーホールとそこに形成されているはんだフィレットには多大な応力が生じることになる。従来は、錫鉛共晶はんだが、非常にクリープ変形しやすいため、このような応力が発生しても、はんだ自身のクリープ変形によって応力は吸収されてきた。しかし、はんだ自身のクリープ耐性が錫鉛共晶の数十倍〜数百倍になる無鉛はんだ6においては、錫鉛共晶はんだほどの応力緩和の効果は期待出来ない。
As shown in FIG. 2, the
さらに、溶融温度が高くなったことにより、熱膨張/収縮によって大きな応力が発生し、スルーホールめっきが基板から剥離(以後、スルーホール剥離と記す)する現象が発生し、スルーホール周辺において断線が発生することになる。図3にスルーホール剥離15が発生した状態を示す。このスルーホール剥離15は、主に、電子部品13の筐体の熱膨張係数と、回路基板1の熱膨張係数のミスマッチが大きい場合に多発する傾向が見られ、はんだ付け時に発生した回路基板14のX−Y方向(基板面方向)の応力が、スルーホールめっきと回路基板1の界面に集中することによって発生する。
Furthermore, due to the high melting temperature, a large stress is generated due to thermal expansion / contraction, causing a phenomenon that the through-hole plating peels from the substrate (hereinafter referred to as through-hole peeling), and disconnection occurs around the through-hole. Will occur. FIG. 3 shows a state where the through-
また、無鉛はんだを使用した場合、図4に示すような、表面ランド6が基板表面より剥離(以後、ランド剥離と記す)する現象も確認される。このランド剥離16は、無鉛はんだの融点が高くなることによって、表面ランド6上に形成される無鉛はんだのはんだフィレット14が、錫鉛共晶はんだに比べ、高温で先に凝固してしまうため、表面ではんだフィレット14が形成された後の回路基板1のZ方向の収縮量が増加し、はんだフィレット14の端部に応力が集中することより発生する。
In addition, when lead-free solder is used, a phenomenon in which the surface land 6 peels from the substrate surface (hereinafter referred to as land peeling) as shown in FIG. 4 is also confirmed. Since the
なお、これらの問題は、片面にのみランドおよび配線パターンが形成されている片面の回路基板では発生しない。片面基板では挿入型の電子部品のリードを挿入する貫通孔は形成されているが、電解めっきされたスルーホールは形成されない。また、片面にしかランド(本発明の裏面ランドに相当)が形成されないため、電子部品側には、表面ランドに当たるものが存在せず、はんだフィレットも形成されない。更に、片面の回路基板では裏面ランド側しかはんだ付けがなされないため、リードは回路基板の貫通孔内および電子部品側は固定されないフリーの状態となる。したがって、はんだ付け部に応力集中が起こらず、電子部品側で、スルーホール剥離、ランド剥離などは発生しない。 These problems do not occur in a single-sided circuit board in which lands and wiring patterns are formed only on one side. On the single-sided substrate, a through hole for inserting a lead of an insertion type electronic component is formed, but an electrolytic plated through hole is not formed. Further, since the land (corresponding to the back surface land of the present invention) is formed only on one side, there is nothing on the electronic component side that hits the front surface land, and no solder fillet is formed. Furthermore, since soldering is performed only on the back surface land side in the single-sided circuit board, the lead is in a free state in which the inside of the through hole of the circuit board and the electronic component side are not fixed. Therefore, stress concentration does not occur in the soldered portion, and through-hole peeling, land peeling, etc. do not occur on the electronic component side.
しかし、図2に示すように、樹脂積層板2を挟み込むようにして、表・裏面に表面ランド6、裏面ランド7をもち、スルーホール8を介して、前記表面ランド6、裏面ランド7の両方にはんだフィレットが形成される両面ないし多層回路基板においては、残留応力およびそれに伴って発生するスルーホール剥離、ランド剥離は、信頼性に重大な影響を及ぼす問題となる。而して、近年は、高密度化、高性能化が加速しており、回路基板の多層化は必須となっている。
However, as shown in FIG. 2, both the
本発明は、上記問題点を解決すべくなされたものであって、その目的は、無鉛はんだにてはんだ付けを行う場合でも、スルーホール剥離を起こすことのない、信頼性の高い回路基板とその実装構造および実装方法とを提供することにある。 The present invention has been made to solve the above problems, and its purpose is to provide a highly reliable circuit board that does not cause through-hole peeling even when soldering with lead-free solder. It is to provide a mounting structure and a mounting method.
上記の目的を達成するため、本発明によれば、リード付き部品のリードが挿入されはんだ付けされる導電化スルーホールを有し、リード付き部品の搭載面に表面ランドを、その反対側の面に前記導電化スルーホールを介して前記表面ランドと電気的に接続された裏面ランドを有する回路基板において、リード付き部品の搭載面にはリード付き部品の取り付け高さを規制する部品受けが複数個設けられていることを特徴とする回路基板が提供される。 In order to achieve the above object, according to the present invention, there is a conductive through hole into which a lead of a component with lead is inserted and soldered, and a surface land is provided on the mounting surface of the component with lead, and the surface on the opposite side. In the circuit board having a back surface land electrically connected to the front surface land through the conductive through hole, a plurality of component receivers for regulating the mounting height of the leaded component are provided on the mounting surface of the leaded component. A circuit board is provided.
そして、好ましくは、リード付き部品の搭載面には前記表面ランドの周縁部を被覆するランド被膜が形成される。 Preferably, a land coating for covering the peripheral edge of the surface land is formed on the mounting surface of the leaded component.
また、上記の目的を達成するため、本発明によれば、リード付き部品の搭載面に表面ランドを、その反対側の面に導電化スルーホールを介して前記表面ランドと電気的に接続された裏面ランドを有する回路基板のリード付き部品の搭載面にリード付き部品が、そのリードが前記導電化スルーホールに挿入されはんだ付けされている態様にて実装されている回路基板の実装構造において、前記リード付き部品下の回路基板上には前記リード付き部品の取り付け高さを規制する部品受けが複数個設けられていることを特徴とする回路基板の実装構造が提供される。 In order to achieve the above object, according to the present invention, a surface land is electrically connected to the mounting surface of the leaded component, and the surface on the opposite side is electrically connected to the surface land via a conductive through hole. In a circuit board mounting structure in which a component with a lead is mounted on a mounting surface of a component with a lead on a circuit board having a back surface land, and the lead is inserted and soldered into the conductive through-hole. A circuit board mounting structure is provided in which a plurality of component receivers for regulating the mounting height of the leaded component are provided on the circuit substrate under the leaded component.
また、上記の目的を達成するため、本発明によれば、リード付き部品の搭載面に表面ランドを、その反対側の面に導電化スルーホールを介して前記表面ランドと電気的に接続された裏面ランドを有する回路基板のリード付き部品の搭載面に前記リード付き部品の取り付け高さを規制する部品受けを複数個設ける第1の工程と、リード付き部品を、そのリードを前記導電化スルーホールに挿入しはんだ付けすることにより実装する第2の工程と、を有することを特徴とする回路基板の実装方法が提供される。 In order to achieve the above object, according to the present invention, a surface land is electrically connected to the mounting surface of the leaded component, and the surface on the opposite side is electrically connected to the surface land via a conductive through hole. A first step of providing a plurality of component receivers for restricting the mounting height of the leaded component on the mounting surface of the leaded component of the circuit board having the back surface land; and the leaded component, the lead being the conductive through hole And a second step of mounting by soldering and mounting the circuit board.
上記の構成を有する本発明によれば、回路基板と挿入型電子部品の底面との間に一定の距離(スタンドオフ)を確保することができる。これにより、溶融はんだが凝固し電子部品、回路基板が収縮する際の電子部品のリードの変形が抑制され、電子部品筐体と回路基板の熱膨張係数差に起因してリード、はんだフィレットに発生する応力を緩和することができる。この状況を、図5を参照して、より具体的に説明する。図5は、挿入型電子部品の2本のリードを模しており、左側のリード12aは固定し、右側のリード12bにてリード12a−12b間の熱変化による変形が発生すると仮定したモデルが示されている。回路基板1にリード12a、リード12bを有する電子部品13を搭載し、無鉛はんだでフローはんだ付けを行うと、電子部品13および回路基板1は加熱され、次いで常温に戻されることにより、電子部品13の筐体の熱膨張係数αy(82ppm/℃)と、回路基板1の熱膨張係数(X−Y方向)αx(16ppm/℃)の割合で、これらは熱変形を起こす。このとき、リード12bは電子部品の筐体側で、αy−αx=αzの割合だけ変形することになるが、スタンドオフLが大きい場合には、リード12bは、X−Y方向に幅Wだけ変位するのに対し、スタンドオフがL′と小さい場合には、リード12bの変位は幅W’で示されるような大きな変位量となり、はんだ付け部及びスルーホール内に大きな応力が掛かることになる。従って、スタンドオフLを大きくすることにより、リード12bの変位を少なく抑えることができ、スルーホール内に発生する応力の増加を抑制することができる。
According to the present invention having the above configuration, a certain distance (standoff) can be ensured between the circuit board and the bottom surface of the insertion type electronic component. This suppresses the deformation of the lead of the electronic component when the molten solder solidifies and the electronic component or circuit board contracts, and occurs in the lead or solder fillet due to the difference in thermal expansion coefficient between the electronic component housing and the circuit board. To relieve stress. This situation will be described more specifically with reference to FIG. FIG. 5 simulates two leads of an insertion type electronic component. The model is based on the assumption that the
表2は、筐体の熱膨張係数αy、筐体長手方向のピン径、スタンドオフLがそれぞれ異なる電子部品を、−40℃(30分)〜25℃(5分)〜125℃(30分)を1サイクルとして温度サイクル試験の行なった時の、断線に至るまでの断線サイクル数との関係を示す表である。これより、部品D、部品E、部品Fのように、筐体の熱膨張係数αyが80ppm/℃以上、筐体長手方向のピン径が0.5mm以上で、なお且つ、スタンドオフが1.0mm以下の電子部品4においては、はんだ付け部に非常に大きな応力が発生するため、早期に断線しやすいことが分かる。これらの部品は、図3に示すようなスルーホール剥離が特に発生しやすく、信頼性に多大な影響を及ぼす。しかし、部品Cのように、スタンドオフLが大きくなれば、筐体の熱膨張係数αyが、80ppm/℃以上で、筐体長手方向のピン径が0.5mm以上の電子部品でも、リードの変形量が小さくなるため、はんだ付け部及び回路基板への応力集中を小さくすることができる。よって、部品受けの基板表面から見た高さは、回路基板の基板材料と電子部品筐体の熱膨張係数および電子部品のリードの径に基づいて決定されることが望ましい。
Table 2 shows the electronic components having different thermal expansion coefficients αy, pin lengths in the longitudinal direction of the housing, and standoffs L from −40 ° C. (30 minutes) to 25 ° C. (5 minutes) to 125 ° C. (30 minutes). It is a table | surface which shows the relationship with the number of disconnection cycles until it reaches a disconnection at the time of performing a temperature cycle test for 1 cycle. As a result, like the parts D, E, and F, the thermal expansion coefficient αy of the casing is 80 ppm / ° C. or more, the pin diameter in the longitudinal direction of the casing is 0.5 mm or more, and the standoff is 1. It can be seen that in the
このように、回路基板−電子部品間に部品受けを設ける本発明によれば、回路基板−電子部品間に一定以上のスタンドオフを確保することができるため、スルーホール内部での応力を低減することができ、スルーホール剥離の発生を抑止して、回路基板による実装構造の信頼性を向上させることができる。 As described above, according to the present invention in which the component receiver is provided between the circuit board and the electronic component, it is possible to ensure a certain standoff between the circuit board and the electronic component, thereby reducing the stress inside the through hole. It is possible to suppress the occurrence of peeling of the through hole and improve the reliability of the mounting structure by the circuit board.
ここで、スタンドオフLを大きくする手法は、部品筐体材質やピン径などの設計仕様を変更する必要がない。 Here, the method of increasing the standoff L does not require changing design specifications such as the component housing material and the pin diameter.
また、表面ランドの周縁部を絶縁性被膜にて被覆する構成によれば、はんだが表面ランドの端部まで濡れ拡がるのを防止することができ、表面ランド端部へははんだフィレットの応力が掛からなくなり、回路基板の熱膨張・収縮に追従しやすくなり周縁部への応力集中を緩和してランド剥離を防止することができる。 Moreover, according to the structure which coat | covers the peripheral part of a surface land with an insulating film, it can prevent a solder from spreading to the edge part of a surface land, and stress of a solder fillet is applied to the edge part of a surface land. Thus, it becomes easier to follow the thermal expansion / contraction of the circuit board, and the stress concentration on the peripheral edge can be relaxed to prevent land peeling.
本発明に係る回路基板およびそれを用いた実装構造の好ましい実施の形態について、以下に図面を参照して詳述する。 Preferred embodiments of a circuit board and a mounting structure using the same according to the present invention will be described in detail below with reference to the drawings.
図6Aおよび図6Bは、本発明の第1の実施の形態を示す断面図である。図6Aに示されるように、回路基板1は、ガラスエポキシなどからなる樹脂積層板2を基板材料としてその内部に内層配線3を、その外表面に外層配線4を有している。回路基板のリード挿入個所には開口5が開けられており、基板表・裏面の開口部周辺には表面ランド6と裏面ランド7とが形成されている。表面ランド6と裏面ランド7とはスルーホール(プレーテッドスルーホール)8により電気的に接続されている。図6Aおよび図6Bには、2層の内層配線3を有する例が示されているがその層数については制限がない。また、内層配線を有しない両面回路基板であってもよい。基板表裏面のはんだ付け個所以外の領域は、ソルダーレジスト9により被覆されている。
6A and 6B are cross-sectional views showing the first embodiment of the present invention. As shown in FIG. 6A, the
基板表面の表面ランド6の周縁部は、はんだの濡れ広がりを防止するためのはんだダム10により覆われている。はんだダムは耐熱性樹脂をスクリーン印刷法など用いて印刷することにより形成することができる。また、基板表面に部品実装位置や部品番号、基板番号などを白色の表示用塗料を用いて印刷する際に、同一の塗料により形成するようにしてもよい。これにより、はんだダム10を形成するための工数増加を防止することができる。図示されてはいないが、裏面ランド7上にもその周縁部を被覆するはんだダムを形成してもよい。これにより、信頼性を一層高めることができる。
The peripheral edge of the
基板表面上には、挿入型電子部品の取り付け高さを規制するための部品受け11が設けられる。部品受け11の設置個所は、搭載される電子部品の直下であればよくその位置に特に制限はない。また、その設置個数も数個以上であればよくこれにも特別な制限はない。この部品受け11は、耐熱性樹脂を1回ないし複数回印刷・塗布して形成することができる。また、表面実装型部品を仮固定するための熱硬化性接着剤を印刷・塗布する際に、同一材料を用いて同時に部品受け11を形成するようにしてもよい。これにより、部品受け11を形成するための工数増加を防止することができる。図6Aおよび図6Bには、部品受け11をはんだダム10とは異なる位置に設ける例が示されているが、はんだダム10上に部品受け11を設けるようにしてもよい。これにより、必要な標高高さの部品受け11を効率的に形成することができる。
A
部品受け11は、樹脂組成物などを印刷的手法により印刷・塗布して形成する方法に代え、樹脂、金属またはセラミックス製のスペーサを接着して形成することもできる。この場合に用いる接着剤は、表面実装型電子部品を仮固定するための接着剤を印刷・塗布する際に、同一材料を用いて同時に塗布するようにしてもよい。また、部品受け11を少なくとも部分的にはんだ付け可能な材料により形成しておき、リフローはんだ付け工程において基板上にはんだ付けするようにしてもよい。この場合、部品受け11を接着剤により仮固定した状態でリフローはんだ付けを行うことが望ましい。
The
図6Bは、図6Aに示された本発明の第1の実施の形態の回路基板へ電子部品を実装した状態を示す断面図である。図示されてはいないが、図6Bに示される電子部品13を搭載する前に、表面実装型の電子部品の実装は完了しているものとする。回路基板1上に、回路基板のスルーホール8にリード12を挿入して電子部品13を搭載する。このとき、電子部品13の底面が部品受け11の頂面と接触することにより、一定以上のスタンドオフを確保することができる。この状態で、基板裏面をウェーブはんだ槽などに浸漬してフローはんだ付けを行う。これにより、電子部品13のリード12と、回路基板1のスルーホール8、表面ランド6および裏面ランド7とは、はんだフィレット14により電気的・機械的に結合される。
FIG. 6B is a cross-sectional view showing a state where electronic components are mounted on the circuit board according to the first embodiment of the present invention shown in FIG. 6A. Although not shown in the figure, it is assumed that the mounting of the surface mounting type electronic component is completed before mounting the
フローはんだ付け終了後、電子部品13は、図6Bに示すように、その底面が部品受け11に接触する状態で固定されることが多いが、部品受け11から浮いて固定されることもある。
After the end of the flow soldering, the
図7Aおよび図7Bは、本発明の第2の実施の形態の回路基板の断面図とその回路基板への電子部品の実装状態を示す断面図である。図7Aおよび図7Bにおいて、図6Aおよび図6Bに示す第1の実施の形態の部分と同等の部分には同一の参照番号を付し、重複する説明は省略する。本実施の形態の図6Aおよび図6Bに示される第1の実施の形態と相違する点は、はんだダムが形成されておらず、代わってソルダーレジスト9が表面ランド6と裏面ランド7との周縁部にまで延在されている点と、部品受け11が球状体になされている点である。
7A and 7B are a cross-sectional view of a circuit board according to a second embodiment of the present invention and a cross-sectional view showing a mounting state of electronic components on the circuit board. 7A and 7B, parts that are the same as the parts of the first embodiment shown in FIGS. 6A and 6B are given the same reference numerals, and redundant descriptions are omitted. A difference from the first embodiment shown in FIGS. 6A and 6B of the present embodiment is that no solder dam is formed, and instead, the solder resist 9 is a peripheral edge between the
部品受け11は、樹脂、金属またはセラミックスにより形成されており、予め基板上に塗布された接着剤により接着されている。あるいは、表面に接着剤が塗布された球状体を基板上に配置するようにしてもよい。
The
図8Aおよび図8Bを参照して本発明の実施例1について説明する。図8Aは、本発明の実施例1の回路基板に電子部品が実装された構造を示す断面図であり、図8Bは、図8Aを電子部品側の上面から見た場合の透視平面図である。図8Aおよび図8Bにおいて、図6Aおよび図6B、図7Aおよび図7Bに示された実施の形態の部分と同等の部分には同一の参照番号が付せられているので、重複する説明は適宜省略する。図9A〜図11Bに示される他の実施例の場合も同様である。 A first embodiment of the present invention will be described with reference to FIGS. 8A and 8B. 8A is a cross-sectional view illustrating a structure in which an electronic component is mounted on the circuit board according to the first embodiment of the present invention, and FIG. 8B is a perspective plan view when FIG. 8A is viewed from the upper surface on the electronic component side. . 8A and 8B, the same reference numerals are given to the same parts as those of the embodiment shown in FIGS. 6A and 6B, and FIGS. 7A and 7B. Omitted. The same applies to the other embodiments shown in FIGS. 9A to 11B.
実施例1においては、はんだダム10は、電子部品の配置、部品番号、基板番号などのマーキング印字などに使われている表示用塗料を用いて形成されている。そして、表示部を形成する工程において同時にはんだダムも形成されている。また、表示用塗料は、はんだ付け時に掛かる熱に対する耐熱性もこれまでの実績で実証済である。
In the first embodiment, the
また、本実施例においては、部品受け11は、表面実装型電子部品を仮固定するために用いられる熱硬化性接着剤を用いて、はんだダム10に重ねて、形成されている。そして、表面実装型部品を仮固定するための接着層形成工程において部品受け11を形成しているため、工数の増加はない。
In the present embodiment, the
図9Aは、本発明の実施例2の回路基板に電子部品が実装された構造を示す断面図であり、図9Bは、図9Aを電子部品側の上面から見た場合の透視平面図である。 9A is a cross-sectional view illustrating a structure in which an electronic component is mounted on a circuit board according to a second embodiment of the present invention, and FIG. 9B is a perspective plan view of FIG. 9A viewed from the upper surface on the electronic component side. .
本実施例においては、基板表面の外層配線4を保護するために用いられているソルダーレジスト9を、表面ランド6の周縁部にまで延長して塗布している。また、部品受け11は、仮固定用接着剤である熱硬化性接着剤を用いて、表面ランド6から離れた位置に形成されている。
In this embodiment, a solder resist 9 used to protect the
図10Aは、本発明の実施例3の回路基板に電子部品が実装された構造を示す断面図であり、図10Bは、図10Aを電子部品側の上面から見た場合の透視平面図である。 FIG. 10A is a cross-sectional view illustrating a structure in which an electronic component is mounted on a circuit board according to a third embodiment of the present invention, and FIG. 10B is a perspective plan view when FIG. 10A is viewed from the upper surface on the electronic component side. .
本実施例においては、はんだダム10は、表面実装型電子部品を仮固定するための熱硬化性接着剤を用いて形成されている。そして、樹脂製のスペーサである部品受け11が、はんだダム10を構成する接着剤により基板上に接着されている。
In the present embodiment, the
図11Aは、本発明の実施例4の回路基板に電子部品が実装された構造を示す断面図であり、図11Bは、図11Aを電子部品側の上面から見た場合の透視平面図である。 FIG. 11A is a cross-sectional view illustrating a structure in which an electronic component is mounted on a circuit board according to a fourth embodiment of the present invention, and FIG. 11B is a perspective plan view when FIG. 11A is viewed from the upper surface on the electronic component side. .
本実施例においては、はんだダムが形成されておらず、実施例2と同様に、ソルダーレジスト9が表面ランド6の周縁部にまで延長されている。そして、部品受け11は、樹脂製の球体である樹脂球11aの表面を接着剤11bが被覆した構成となっている。この部品受け11は、予め熱硬化性の接着剤が塗布された樹脂球を基板上に配置し熱処理を行って接着剤を硬化させることによって設けられたものである。
In this embodiment, no solder dam is formed, and the solder resist 9 is extended to the peripheral edge of the
Claims (24)
前記リード付き部品の搭載面には前記リード付き部品の取り付け高さを規制する部品受けが複数個設けられていることを特徴とする回路基板。There are conductive through-holes into which the leads of the leaded component are inserted and soldered, and a surface land is provided on the mounting surface of the leaded component, and the surface land is connected to the opposite surface via the conductive through-hole. In a circuit board having electrically connected backside lands,
A circuit board comprising a plurality of component receivers for regulating a mounting height of the leaded component on a mounting surface of the leaded component.
前記リード付き部品下の回路基板上には前記リード付き部品の取り付け高さを規制する部品受けが複数個設けられていることを特徴とする回路基板の実装構造。Lead to the mounting surface of the leaded component of the circuit board having a surface land on the mounting surface of the leaded component and a back surface land electrically connected to the surface land through a conductive through hole on the opposite surface In the mounting structure of the circuit board in which the attached component is mounted in such a manner that the lead is inserted into the conductive through hole and soldered,
A circuit board mounting structure, wherein a plurality of component receivers for restricting the mounting height of the leaded component are provided on the circuit substrate under the leaded component.
前記リード付き部品を、そのリードを前記導電化スルーホールに挿入しはんだ付けすることにより実装する第2の工程と、
を有することを特徴とする回路基板の実装方法。A surface land is mounted on the mounting surface of the component with lead, and a mounting surface of the component with lead on the circuit board having a back surface land electrically connected to the surface land through a conductive through hole on the opposite surface. A first step of providing a plurality of component receivers for regulating the mounting height of the leaded component;
A second step of mounting the leaded component by inserting the lead into the conductive through hole and soldering;
A circuit board mounting method comprising:
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004016723 | 2004-01-26 | ||
JP2004016723 | 2004-01-26 | ||
PCT/JP2005/000887 WO2005072032A1 (en) | 2004-01-26 | 2005-01-25 | Circuit board, mounting structure of circuit board, and mounting method for circuit board |
Publications (1)
Publication Number | Publication Date |
---|---|
JPWO2005072032A1 true JPWO2005072032A1 (en) | 2007-09-06 |
Family
ID=34805500
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005517301A Pending JPWO2005072032A1 (en) | 2004-01-26 | 2005-01-25 | Circuit board, circuit board mounting structure, and circuit board mounting method |
Country Status (2)
Country | Link |
---|---|
JP (1) | JPWO2005072032A1 (en) |
WO (1) | WO2005072032A1 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6447401B2 (en) * | 2015-07-28 | 2019-01-09 | 住友電装株式会社 | Connector mounting board |
WO2020133238A1 (en) * | 2018-12-28 | 2020-07-02 | 华为技术有限公司 | Printed circuit board and manufacturing method therefor, and electronic device |
CN113795077B (en) * | 2021-07-09 | 2022-11-11 | 荣耀终端有限公司 | Circuit board assembly and electronic equipment |
JP7418380B2 (en) * | 2021-09-21 | 2024-01-19 | 株式会社平和 | gaming machine |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6427830U (en) * | 1987-08-05 | 1989-02-17 | ||
JP2000059002A (en) * | 1998-08-06 | 2000-02-25 | Daishinku Corp | Electronic component |
JP4554873B2 (en) * | 2002-04-22 | 2010-09-29 | 日本電気株式会社 | Wiring board, electronic device, electronic component mounting method and manufacturing method |
-
2005
- 2005-01-25 WO PCT/JP2005/000887 patent/WO2005072032A1/en active Application Filing
- 2005-01-25 JP JP2005517301A patent/JPWO2005072032A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
WO2005072032A1 (en) | 2005-08-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4923336B2 (en) | Circuit board and electronic device using the circuit board | |
JP5105042B2 (en) | Multilayer printed wiring board | |
US20030196831A1 (en) | Wiring board, and electronic device with an electronic part mounted on a wiring board, as well as method of mounting an electronic part on a wiring board | |
JP4328485B2 (en) | Circuit board and electronic equipment | |
JP4479848B2 (en) | Circuit board | |
KR100887894B1 (en) | Land portion of printed wiring board, method for manufacturing printed wiring board, and printed wiring board mounting method | |
JP4181759B2 (en) | Electronic component mounting method and mounting structure manufacturing method | |
JPWO2005072032A1 (en) | Circuit board, circuit board mounting structure, and circuit board mounting method | |
JP4547817B2 (en) | Land portion of printed wiring board, printed wiring board mounted with components, printed wiring board manufacturing method, and printed wiring board mounting method | |
TW590836B (en) | Method of mounting electronic parts with Sn-Zn solder free of Pb without reduction in bonding strength | |
JP3726046B2 (en) | Circuit board and electronic device using the same | |
JP2005044990A (en) | Land, manufacturing method, and mounting method for multilayer printed wiring board | |
JP6909445B2 (en) | Electronic equipment, manufacturing method of electronic equipment, printed circuit board, manufacturing method of printed circuit board | |
JP2011018787A (en) | Component mounting substrate, and method of manufacturing the same | |
JP2004342776A (en) | Circuit board | |
JP4747644B2 (en) | Electronic component and its mounting structure | |
JP4735538B2 (en) | Electronics | |
JP3686861B2 (en) | Circuit board and electronic device using the same | |
KR101154626B1 (en) | The printed circuit board and the method for manufacturing the same | |
KR101172174B1 (en) | The printed circuit board and the method for manufacturing the same | |
JP2013069844A (en) | Printed wiring board and method of manufacturing the same | |
JP4527617B2 (en) | Circuit board and electronic device using the same | |
US20060037192A1 (en) | Printed wiring board without traces on surface layers enabling PWB's without solder resist | |
JP2004055662A (en) | Soldering method and printed circuit board | |
CN118042733A (en) | Electronic assembly method, circuit board assembly and communication equipment |