JPS6398242A - 直列データ交換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野」 本発明は、一方ではコンピュータ（ＣＰＵ）に、他方で
は各々１つのデータバスに接続された２個の結合器を備
え、各結合器を介した双方のデータバスの一方でのデー
タの送受信が加入局内部のコンピュータによって制御さ
れる２個以上の加入局間の直列データ交換装置に関し、
欠陥のある加入局を別の加入局から切り離して、両方の
データバスを介した別の欠陥のない加入局間のデータ通
信を保持することが可能な装置に関する。

「従来技術」 ２個以上の加入局間の公知の直列データ交換装置におい
ては、各加入局が１個のデータバスと、コンピュータに
接続された１個の結合器とを有している。両方のコンピ
ュータは各唯−の直列ポートを駆使し、この直列ポート
によって結合器内の送信線および受信線が適正に接続さ
れている場合にデータ通信が可能である。

「発明が解決しようとする問題点」 このようなデータ伝送システムは通常、予備バスシステ
ム、即ち２つの相互に独立した直列デー夕通信を可能に
するデータバスを備えている。このような冗長性にも拘
わらず、次のような問題点が生じている。即ち、加入局
が比較的長期間に亙って通信を受けない場合に加入局側
が特定の間隔おいた後に、予備とされてしまう。即ち、
その加入局がその装備によってデータバス内の故障と欠
陥を確認する状態となる。送信側の加入局がこのことを
例えば誤った応答の故に認知する。送信を受けるような
態勢にある加入局側は自分が送信するまではそのような
データバスの動作の不具合を知ることができない。この
ような欠点は前述のように予備バスへの切換えによって
是正することができる。しかし、データ通信がデータバ
スの不具合又は故障によって妨害或は抑止されているの
ではなく、加入局がハードウェア又はソフトウェアの誤
りによって、送信し続けているため両方のデータバスが
塞っているという事態が生じることもある。このような
場合、データ通信は全く不可能である。

「問題点を解決するための手段」 従って本発明の目的は、欠陥のある加入局が両方のデー
タバスを塞ぐことができないような簡単な方策を提供す
ることである。

この目的は、本発明に基づき、２個の結合器とＣＰＵと
これらを監視する監視装置とを備えた直列データ交換装
置及び欠陥のある加入局をデータ通信から離脱させる方
法によって達成される。

「実施例」 次に本発明の実施例を添付図面を参照しつつ詳細に説明
する。

第１図に明示されているように、例えば制御又は監視シ
ステムの全体的構成内には、Ｔ１、Ｔ２゜Ｔ　３　、Ｔ
　４・・・Ｔｎと示しである加入局Ｔが存在し、その数
ｎは２以上であり、その間では相互に、システムの固有
の目的を満たすため、信号或は命令の送受信による直列
データ通信が行なわれる。これら加入局ＴＩ・・・Ｔｎ
の各々は、別の加入局とのデータ交換用の直列ポートＲ
ｘＤ、ＴｘＤを有するコンピュータ（ＣＰＵ）を含んで
いる。このコンピュータは２つの結合器ｌ及び結合器２
を介して、相互に独立した２つのデータバスｌ及びデー
タバス２と連結されている。各結合器は、直列データ交
換用に構成された例えばＥＩＡ規格Ｒ５−４８５又はＲ
５−４２２に適合する電子駆動器モジュラである。デー
タ交換用の両方のデータバスがこれに適応するように設
けである。

加入局Ｔ１・・・Ｔｎの両方の結合器は各々、相互に独
立してコンピュータＣＰＵとの間で、受信又は送信用に
切換え可能である。そのため、結合器ｌは、２つの端子
ＤＥＩ間で「バス１への送信解除」信号を伝送する送信
解除線と、別の２つの端子ＲＥＩの間で「バスｌからの
受信解除」信号を伝送する受信解除線とによってコンピ
ュータと連結されている。これと同様に、結合器２は、
２つの端子ＤＥ２間で「バス２への送信解除」信号を伝
送する送信解除線と、別の２つの端子ＲＥ２間で「バス
２からの受信解除」信号を伝送する受信解除線とによっ
てコンピュータと連結されている。

データを発信する直列ポートＴｘＤは送信線を介して結
合器ｌの送信用入力ＴＩと連結され、この送信線からの
分岐線を介して結合器２の送信用入力Ｔ２と連結されて
いる。データを受信するポートＲｘＤは、受信線を介し
て結合器ｌの受信用出力Ｒ１と連結され、この受信線と
の連結線を介して結合器２の受信用出力Ｒ２と連結され
ている。

このようにして、データ伝送が適正に解除（リリース）
されると、データはコンピュータから両方のデータバス
を介して別の加入局に送信可能であり、或はコンピュー
タからデータバスを介したデータ送信と、別のデータバ
スを介したコンピュータへのデータ同時受信が可能であ
る。

更に、データバスの欠陥ないし動作不良の場合にコンピ
ュータ（ＣＰＵ）を分離し、両方のバスを介した別の欠
陥のない加入局間のデータ通信を妨害しないために、コ
ンピュータには電子監視装置が配設されている。電子監
視装置は専門家の間で通例となった「ウォッチドッグ」
と呼ばれている。この種の監視装置は、コンピュータの
機能不良の場合に、各結合器への送信解除線を強制的に
低電圧レベルに駆動して、各データバスへのデー夕の伝
送が抑止されるように、常時コンピュータの機能を監視
している。

第２図には、信号の低電圧方向に導通可能なダイオード
を有し、ＤＥ　ｌ　−ＤＥ　１及びＤＥ　２−ＤＥ２間
の送信解除線から分岐した強制制御線ＡＩ。

Ａ２を介した信号の流れ図が示しである。この強制制御
線はブロックスイッチＳの入力と接続され、ブロックス
イッチはコンピュータの機能不良が確認された場合、監
視装置（ウォッチドッグ）の命令によって閉路される。

このブロックスイッチは例えば、制御トランジスタと、
継電器又はこれに類する素子から形成され、それが閉路
されると、コンピュータから端子ＤＥ　１−ＤＥ　１或
はＤＥ２−ＤＥ２を経由して送られる「送信解除」信号
は略接地されるので、結合器ｌ或は結合器２のデータ駆
動能力を発揮することができない。ブロックスイッチＳ
が閉路されると同時に、音響或は光学警報信号を発する
警報装置（ＡＬＡＲＭ）を起動することが可能である。

監視装置の実施形態を備えた別の信号の流れ図を第３図
に示し、以下説明する。

コンピュータにはソフトウェアにより実行される必要な
全ての監視任務がプログラムされている。

コンピュータの機能又は結合器１，２内に故障又は不具
合が確認されると、直にコンピュータの出力ＤＥＩ或は
ＤＥ２或はＴｘＤから各伝送線を介して最新のＯＮ信号
かメモリ素子１３に出力され、各メモリ素子から両結合
器１．２に信号が送られて、結合器内での「送信解除」
が抑止される。コンピュータの機能能力は監視装置１３
によって監視される。この監視装置は、比較器２３、Ｎ
ＡＮＤゲート２５、擬似偶発・応答発生器２６及び２つ
のモノフロップ（単安定フリップフロップ）２９．３０
を具備している。

警報装置１７は、バス結合器１．２又はコンピュータに
機能不良が生じた場合に警報信号を発する役割を果たす
。警報装置１７は、各入力が警報線１８を介してコンピ
ュータと、警報線Ｉ９を介して監視装置Ｉ６とに接続さ
れ、出力が例えばブザーのような警報器２１に接続され
ているＮＯＲゲート２０によって起動される。コンピュ
ータの監視用には、出力線２２から比較器２３に供給さ
れる例えば８ビットの制御語又はデータ語の形式の制御
信号が現われる。更に、コンピュータからはライン２４
を介して制御信号の発令が報知され、それは、別の入力
が比較器２３の出力と連結されているＮＡＮＤゲート２
５に伝送される。

さて、コンピュータの制御信号用に擬似偶発・応答発生
器２６のデータ語と同じ語長の検査語又は試験語の形式
の検査信号が発生されると、この検査信号はデータバス
２７を介して比較器２３に誘導され、そこで制御語と比
較される。出力２８は、両者が完全に一致した場合に一
致信号を発生し、この信号と同時にライン２４からの信
号が発される際に、ＮＡＮＤゲート２５の出力に再トリ
ガ不可モノフロップ２９内のトリガパルスを送る信号が
現われる。このモノフロップ２９は所定期間のパルスを
出力後、出力側に接続された再トリガ不可モノフロップ
３０をトリガする。このモノフロップも所定の期間後に
停止（安定）し、もって擬似偶発・応答発生器２６に、
ライン３Ｉを介して必要なシフトパルスを送る。モノフ
ロップ２９が停止すると、それは応答線３２を介してコ
ンピュータに再報知される。

この応答線３２には、ライン３３を介して３個のメモリ
素子１３と、ライン３４を介してＮＯＲゲート３５とが
接続されている。このＮＯＲゲート３５は、第２入力が
ライン３６を介して第２のモノフロップ３０の出力と連
結され、出力に警報装置１７の入力ライン１９が接続さ
れている。例えば、コンピュータＣＰＵの欠陥によって
、一連の制御語が特定の時間枠内に発されない場合、第
１のモノフロップ２９は始動しないので、第２のモノフ
ロップ３０が停止した後は、両方のモノフロップ２９．
３０が停止し、そこでＮＯＲゲート３５が警報装置１７
を起動させる。同様にして、監視装置１６の欠陥も登録
され報告される。というのは、両方のモノフロップ２９
．３０のうちの１つの停止によって、ＮＯＲゲート３５
は直接制御され、又は、擬似偶発・応答発生器２６に欠
陥がある場合は、検査語が誤っているのでトリガインパ
ルスは発生されないからである。それによって、コンピ
ュータＣＰＵ用の最適な監視システムが達成される。更
に、コンピュータＣＰＵが誤った制御語を、又はライン
２４を介して誤った制御信号を発し、応答線３２を介し
てコンピュータに送られる信号に対する監視装置の正し
さが点検されることによって、監視装置１６内の隠れた
欠陥を検出するための特別のソフトウェアによる措置を
講することが可能である。欠陥がある場合、警１艮信号
線１８を介して警報装置１７は、コンピュータが正しい
データ語を発してはいるが、時間間隔が長ずぎる場合、
又は、コンピュータの報知時間が下まわっている場合に
も起動される。メモリ素子１３は、コンピュータの出力
り、Ｅ１、ＤＥ２゜ＴｘＤに現われる出力信号の制御さ
れたノくス結合器１，２に対する効力を遅延させる役割
を果たす。

新たな正しい制御語を発し、モノフロップ２９をトリガ
することによって、コシピユータの機能能力が、ひいて
は出力ＤＥ１、ＤＥ２．ＴｘＤに現ねれる信号の妥当性
が実証される。この信号はメモリ素子１３が応答信号に
よるトリガの後にその出力にて受け、その後、何らかの
送信解除のためにバス結合器１．２に送られる。更に、
コンピュータＣＰＵによって、例えば音響警報検出器３
８に接続されている警報入力線３７に対する呼掛けによ
り、警報装置１７の機能が点検される。

「発明の効果」 本発明の監視装置（ウォッチドッグ）によって、従来予
備のデータ交換システムに必要であった第２のコンピュ
ータがかなり安価な電子回路で代用される利点が得られ
る。

この電子回路はいかなる際でも、加入局ＴＩ・・・Ｔｎ
の本発明に基づくコンピュータが故障し、又は不具合で
ある場合に、両方のデータバスを、例えば送信つづける
ことによって塞ぐことは決してない。このようにして、
加入局のコンピュータＣＰＵに欠陥がある場合でも、両
方のデータバスに接続された別の加入局のデータ交換が
妨害されずに確保される。

本発明のもう一つの利点は、例えば加入局間のデータバ
スに配備された部分的な冗長措置によって、システム全
体の利用度が著く向上することである。長い連結区間と
、数多くの接続された加入局には故障の危険が極めて大
きい。従って、個々の加入局をその重要度に応じて、場
合により冗長にも、そうでなくもできるように直列デー
タバスを冗長に装備することが望ましい。

【図面の簡単な説明】

第１図は２つ以上の加入局間のデータ交換装置の概略図
、第２図はデータ交換に関与している加入局の詳細図、
第３図は加入局に含まれる中央コンピュータ用の監視装
置の実施例である。

Claims (8)

【特許請求の範囲】
1. （１）２個以上の加入局Ｔ１・・・Ｔｎを有し、各加入
   局は、コンピュータＣＰＵと、各１つのデータバスに接
   続された２個の結合器とを備え、各結合器を介した双方
   のデータバスの一方でのデータ送受信が当該加入局内の
   コンピュータによって制御される形式の直列データ交換
   装置において、 各加入局は、ＣＰＵが２個の結合器を介して２個の相互
   に独立したデータバスに連結されたデータ交換用の直列
   ポートＴｘＤ、ＲｘＤを備え、各結合器がＣＰＵによっ
   て受信あるいは送信用に切換え可能であり、該ＣＰＵの
   誤動作時に送信解除線ＤＥ１−ＤＥ１、ＤＥ２−ＤＥ２
   を解除して、結合器を介したデータの出力を遮断する電
   子監視装置が配置されていることを特徴とする直列デー
   タ交換装置。
2. （２）欠陥のある加入局を残りの加入局のデータ通信か
   ら離脱して、両方のデータバスを介して別の欠陥のない
   加入局間のデータ通信を保持する方法において、 加入局Ｔ１・・・ＴｎのコンピュータＣＰＵに欠陥がな
   い場合は、送信線及び受信線の解除が両方の結合器を介
   して、データの受信がＣＰＵの直列ポートを介して実行
   され、ＣＰＵの機能が不良の場合に、両方の結合器への
   送信解除線を解除して、接続済みのデータバスへのデー
   タ出力が抑止されるように電子監視装置によって常時監
   視されることを特徴とする方法。
3. （３）加入局Ｔ１・・・Ｔｎのコンピュータは、２つの
   端子ＤＥ１−ＤＥ１あるいはＤＥ２−ＤＥ２間の「デー
   タバス１あるいは２への送信解除」信号を伝送する送信
   解除線を介し、 ２つの端子ＲＥ１−ＲＥ１あるいはＲＥ２−ＲＥ２間を
   通る「データバス１あるいは２からの受信解除」信号を
   伝送する受信解除線を介して、結合器１、２と各々連結
   されており、 更に、データ送信用の直列ポートＴｘＤが送信線を介し
   て結合器１の送信用入力Ｔ１と、この送信線からの分岐
   線を介して結合器２の送信用入力Ｔ２と各々連結されて
   おり、 一方データ受信用の直列ポートＲｘＤが受信線を介して
   結合器１の入力信号出力Ｒ１と、この受信線との連結線
   を介して結合器２の受信用出力Ｒ２と各々連結されてい
   ることを特徴とする特許請求の範囲第１項記載の装置。
4. （４）ＣＰＵに機能不良が生じ、その障害が監視装置に
   よって確認されると、この監視装置によってＣＰＵから
   の送信解除線を介した「送信解除」が各々抑止され、こ
   の抑止が送信解除線を低電圧レベルに駆動し得るダイオ
   ードが介挿された強制制御線Ａ１あるいはＡ２の各々１
   つを介して実行され、この強制制御線がＣＰＵの機能不
   良の際に監視装置の命令により閉じられるブロックスイ
   ッチＳに連結されて、そこでＣＰＵから送信解除線に送
   られるいずれかの「送信解除」信号が接地され、以てこ
   の接地した信号が結合器１あるいは２を遮断方向に制御
   して抑止が実行されることを特徴とする特許請求の範囲
   第１項あるいは第２項記載の装置あるいは方法。
5. （５）ブロックスイッチＳの閉塞の場合には、警報装置
   を介して音響あるいは光学警報信号が発せられることを
   特徴とする特許請求の範囲第４項記載の装置或は方法。
6. （６）ＣＰＵの機能不良、故障或はこれらによる障害が
   監視装置によって確認されると、この監視装置によって
   誤り報知信号の供給によりＣＰＵの送信解除線を介した
   「送信解除」信号の抑止が作動されることを特徴とする
   特許請求の範囲第１項或は第２項記載の装置或は方法。
7. （７）監視装置は、ＣＰＵに誤り報知信号を供給すると
   共に、警報装置１７を介して光学あるいは音響警報信号
   も発せられることを特徴とする特許請求の範囲第６項記
   載の装置或は方法。
8. （８）監視装置は、直列接続の比較器２３と、ＮＡＮＤ
   ゲート２５と、２個のモノフロップ２９、３０と、疑似
   偶発・応答発生器２６とを備え、比較器２３にはＣＰＵ
   によってプログラム制御されて例えば８ビットの制御語
   あるいはデータ語の形式の制御信号が供給され、そこで
   、疑似偶発・応答発生器２６により発生された検査語あ
   るいは試験語と比較され、それらが完全に一致した場合
   にＮＡＮＤゲート２５の入力に到達するトリガパルスが
   出力され、このトリガパルスと、ＣＰＵからＮＡＮＤゲ
   ート２５の第２の入力に出力される制御信号とが同時に
   存在する場合に、第１のモノフロップ２９が単発パルス
   の応答信号をＣＰＵと第２のモノフロップ３０に出力し
   、この第２のモノフロップ３０が作動後安定すると、疑
   似偶発・応答発生器２６のシフトビットが再び定められ
   、モノフロップ２９の安定の場合と同様に警報装置１７
   が場合により起動される信号を供給することを特徴とす
   る特許請求の範囲第１項記載の装置。