JPS63227066A - バラス型半導体発光素子及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） この発明は、バラス型半導体発光素子のストレスを軽減
する構造及びその製造方法に関する。

（従来の技術） 従来から、光通信システムにおいて、短距離（＜１（ｌ
Ｋｗ）、小容量（＜１００Ｍｂ／ｓ）、低価格のシステ
ムの発光源には、半導体レーザ（ＬＤ）よりも、温度安
定性、駆動回路を含めた経済性及び信頼性等の点で優れ
ている発光ダイオード（Ｌ［ＥＤ）が適している。

光通信システムの光源は、特性が良い事と同時にｆｆｌ
頼性が高い事が必要である。

発光ダイオードの長寿命化達成のためには、良好な成長
結晶を得ると同時に、歪み、応力等の発生を最小限にと
どめる必要がある。

発光ダイオードの寿命を制限する要因として、歪みが寄
与している事が明らかになっている。即ち、ヘテロエピ
タキシャル成長時や不純物ドープによる僅かな格子定数
変化に基づく歪み、素子の電極取り付は及びヒートシン
ク材料への素子取り付は時に導入される歪み等がある。

これらを極力減少する事により発光ダイオードは、長寿
命が達成できる。

発光ダイオードの製造工程に於て結晶内へ導入される歪
み、応力等は、転位の発生を招く事になり、　ＥＬ像で
認められる暗線（Ｄａｒｋ　Ｌｉｎｅ）の発生源となる
とともに、動作中に暗線の成長を促進する。

ダブルへテロ（ＤＨ）接合型発光ダイオードにおいて、
急速に劣化した素子には主に発光領域内に＜１００＞方
向及び＜１１０＞方向を持つ非発光の暗線欠陥（以下Ｄ
ＬＤと称す）が観察された。また、これらのＤＬＤは発
生する方位によってその発生原因が異なる事が判明して
いる。即ち、＜１００＞ＤＬＤは通電電流及び発光ダイ
オード素子自体の発する発光によって励起された点欠陥
の上昇運転により転位が増殖されて発生し、また＜１１
０＞ｒ）ＬＤはへテロ接合の持つ格子定数と熱膨張係数
差に起因する歪み、通電にともなう熱歪み等、ストレス
によって結晶がすベリを起こし、転位が増殖されて発生
する。一般に。

１０’ｄｙｎｅ／ｃＪ近い応力が発光ダイオード結晶に
加わったまま通電すると、結晶表面の弱い部分から転位
が導入され、活性層に到達した後、伸長する。

これらＯＬＤの中で、＜１００＞方位のものは、転位の
少ない基板を使用し、成長結晶の完全性を高める事によ
って欠陥を除去しＤＬＤの発生を抑制する事が可能であ
るが、＜１００＞方位のものは現在の技術では除去する
事が困難である。

たとえば、第４図（ａ）　　（ｄ）に、従来のバラス型
発光ダイオードの代表的な製造方法を示す。第５図に従
来の製造方法による応力分布を示す。まず、第４図（ａ
）に示すごと＜　Ｎ−ＧａＡｓ基板４１上にＮ−ＧａＡ
ｓバッファ層４２、Ｎ−ＧａＡｌＡｓクラッド層４３、
Ｐ−ＧａＡｓ活性層４４、Ｐ−ＧａＡｌＡｓクラッド層
４５．　Ｐ−ＧａＡｓコンタクト層４６を順に成長形成
した。次に、第４図（ｂ）に示すごとく、基板４１の裏
面側を研磨し、　３００−３５０μｍ厚さの基板４１を
厚さ１００μｍ程度まで薄くし、基板４１の裏面側にＡ
ｕＧｅ及びＡｕをそれぞれ５０００人、１０００人形成
しＮ側電極５２を形成した。次に、フォトレジストをマ
スクとして直径１５０ｐの円形にＮ側電極５２をエツチ
ング除去する１次に、第４図（ｃ）に示すごとく、前記
第４図（ｂ）に示した状態でＮＨ４Ｏ＋１−Ｉ＋２０□
系エツチング液を用い、Ｎ側電極５２をマスクとして基
板４１及びバッファ層４２を前記クラッド層４３に至る
深さまで、エツチング除去し、光取り出し窓５３を形成
した。次に、第４図（ｄ）に示すごとくコンタクト層４
６上の全面に電流狭窄層となる絶縁層５ｉｎ２膜４７を
ＣＶＤ法により形成した後、フォトレジストをマスクと
して光取り出し窓５３に対向して、直径３０−の円形に
５ｉｎ２膜４７をエツチング除去する。次に、フォトレ
ジスト上の全面にＡｕＺｎからなるオーミック電極（コ
ンタクト金属）４９を厚さ２０００−５０００人形成し
た後、フォトレジストを除去しＰｓ電極４９を形成する
０次に、Ｐ側電極４９上及びＳｉＯ□膜４７上の全面に
Ｐ側型横取り出し面５０としてＣｒ（１０００人）、Ａ
ｕ　（５０００人）を順次形成した後、ヒートシンク層
としてＡｕ５１を形成する。第５図（ａ）−（ｂ）は、
応力解析に使用したバラス型発光ダイオードの断面図及
び、従来の製造方法による場合のバラス型発光ダイオー
ドの＜１００＞方向の応力分布図である。差分法による
３次元応力解析を行った。

第５図（ｂ）に示すごとく、従来の製造方法で形成した
バラス型発光ダイオードの場合、　５ｉｎ２膜の電流注
入窓（直径３０μｍ）から発生する応力及び光取り出し
窓から発生する応力を低減できず、１０”ｄｙｎｅ／ａ
ｌを超す応力が活性層に掛かる。このままの状態で通電
すると結晶表面の弱い部分から転位が導入され、活性層
まで転位が伸長し、劣化することになる。

（発明が解決しようとする問題点） 本発明は、上述のストレスによる劣化要因を抑制するた
め有用なバラス型半導体発光素子の構造及び製造方法を
提供する事を目的とするものである。

〔発明の構成〕

（問題点を解決するための手段） 本発明のバラス型半導体発光素子は、形成温度３５０℃
以下、厚さ３０００Å以下で形成された絶縁膜であるＳ
ｉＯ□又は５ｉＮ）（で電流狭窄を行い、形成温度２０
０℃以下、厚さ１〜６趨で形成されたヒートシンク層を
含む構造となっている。

また、ストレスを少なくするため、製造工程に於て、絶
縁層を形成し、部分的に絶縁膜を除去し第１の電極を形
成し、ヒートシンク層を形成し、第２の電極を形成し、
光取り出し穴を開ける工程の順で製造する。

（作　　用） 本発明によれば発光素子に劣化を及ぼす構造に起因する
応力及び素子製造時に発生する応力を十分低減できる。

（実　施　例） 以下１図面を参照しながら本発明の詳細な説明する。第
１図は、本発明の実施例のバラス型発光ダイオードの構
造を示す断面図、第２図（ａ）　−（ｆ）は、上記発光
ダイオードの製造工程を示す断面図である。まず、第２
図（ａ）に示すとと（Ｎ−ＧａＡｓ基板１１上にＮ−Ｇ
ａＡｓバッファ層１２、Ｎ−ＧａＡｌＡｓクラッド層１
３、Ｐ−ＧａＡｓ活性層１４、Ｐ−ＧａＡｌＡｓクラッ
ド層１５、Ｐ−ＧａＡｓコンタクト層１６をＭＯＣＶＤ
法により上記類に成長形成した。ここで、各層の混晶比
、キャリア濃度及び厚さ等は下記第１表に示す通りであ
る。

Ｎ型ドーパントとしてはＳｓ、　Ｐ型ドーパントとして
はＺｎを用いた。

なお、次に、第１ｆｆ（ｂ）に示すごとくコン５９１〜
層１６上の全面に電流狭窄層となる絶縁膜ＳｉＯ□膜１
７をＣＶＤ法により、形成温度３００℃以下、厚さ３０
００Å以下で形成した後、フォトレジスト１８をマスク
としてふっ化アンモニウム溶液を用い、直径３０μｍの
円形にＳｉｎ、膜１７をエツチング除去する１次に、第
２図（ｃ）に示すごとくフォトレジスト１８上の全面に
ＡｕＺｎからなるオーミック電極（コンタクト金属）１
９を厚さ１０００−２０００人形成した後、フォトレジ
スト１８を除去し第１の電極であるＰ側電極１９を形成
する。次に、第２図（ｄ）に示すごとくＰ側電極Ｉ９上
及びＳｉｎ、膜１７上の全面にＰ側電極数り出し而２０
としてＣｒ（１０００人）、Ａｕ　（５０００人）を順
次形成した後。

ヒートシンク層としてＡｕ２１を形成温度２００℃以下
、厚さ１〜６μｍで形成する。その後、基板１１の裏面
側を研磨し、３００−３５０Ｊｕｎ厚さの基Ｆｉｌｌを
厚さ８０１程度まで薄くした０次いで、第２図（ｅ）に
示すごとく基Ｆｉ１１の裏面側にＡｕＧｅ及びＡｕをそ
れぞれ５０００人、１０００人形成し第２の電極である
Ｎ側電極２２を形成した。次に、フォトレジストをマス
クとしてオーミック電極１９に対向して直径１５０．の
円形にＮ側電極２２をエツチング除去する。次に、第２
図（ｆ）に示すごとく、前記第２図（ｅ）に示した状態
でＮｉ＋４（４）１−■２０．系エツチング液を用い、
Ｎ側電極２２をマスクとして基板１１及びバッファ層１
２を前記クラッド層１３に至る深さまで、エツチング除
去し、光取り出し窓２３を形成した。第３図（ａ）　−
（ｂ）は、応力解析に使用したバラス型発光ダイオード
の断面図及び、本発明の製造方法による場合と本発明範
囲外の製造方法による場合のバラス型発光ダイオードの
＜１１０＞方向の応力分布図である。差分法による３次
元応力解析を行った。第３図（ｂ）に示すごとく、本発
明による場合では、Ｓ１０□膜の窓による応力及び光取
り出し窓から発生する応力を十分低減できる。尚、本発
明は、上述のＧａＡｌＡｓ系半導体材料に限定されない
。

〔発明の効果〕

以上、説明したように本発明によれば１発光素子に劣化
を及ぼす構造に起因する応力及び素子製造時に発生する
応力を十分低減でき、信頼性の高いバラス型発光ダイオ
ードを得る事が出来る。

【図面の簡単な説明】

第１図は本発明の実施例のバラス型発光ダイオードの断
面図、第２図は本発明の実施例方法に係わるバラス型発
光ダイオードの製造工程を示す断面図、第３図は応力解
析に使用したバラス型発光ダイオードの断面図及び本発
明の製造方法による場合のバラス型発光ダイオードの＜
１１０＞方向の応力分布図、第４図は従来の方法に係わ
るバラス型発光ダイオードの製造コニ程を示す断面図、
第５図は応力解析に使用したバラス型発光ダイオードの
断面図及び従来の製造方法による場合のバラス型発光ダ
イオードの＜１１０＞方向の応力分布図である。 １１、４ｌ−Ｎ−ＧａＡｓ基板 １２、４２−Ｎ−ＧａＡｓバッファ層 １３、４３＝−Ｎ−ＧａＡＩＡｓクラッド層１４、４”
１＝Ｐ−ＧａＡｓ活性層 １５、４５−Ｐ−ＧａＡＩＡｓクラッド層１６、４６−
Ｐ−ＧａＡｓコンタクト層１７、４７・・・ＳｉＯ□膿
１８・・・フォトレジスト１９、４９・・・第１の電極
であるＰ＠電極２０、５０・・・Ｐ制電横取り出し面 ２１、５１・・・ヒートシンク層 ２２、５２・・・第２の電極であるＮ（ＩＩ！Ｉ電極２
３、５３・・・光取り出し窓 第　　３　図 第　　４　図 第　　５　図

Claims (3)

【特許請求の範囲】
1. （１）化合物半導体からなり絶縁物であるＳｉＯ＿２又
   はＳｉＮ＿ｘで電流狭窄を行い、ヒートシンク層を設け
   たバラス型半導体発光素子において、絶縁物の厚さを３
   ０００Å以下とし、ヒートシンク層の厚さを１〜６μｍ
   としたことを特徴とするバラス型半導体発光素子。
2. （２）バラス型半導体発光素子の製造工程において、絶
   縁物を形成する工程、部分的に絶縁物を除去し第１の電
   極を形成する工程、ヒートシンク層を形成する工程、第
   ２の電極を形成する工程、光取り出し穴を開ける工程の
   順序で製造することを特徴とするバラス型半導体発光素
   子の製造方法。
3. （３）前記電流狭窄用絶縁物の形成温度が３５０℃以下
   であり、厚さが３０００Å以下であることを特徴とする
   特許請求の範囲第２項記載のバラス型半導体発光素子の
   製造方法。（４）前記ヒートシンク層を形成温度が２０
   ０℃以下であり、厚さが１〜６μｍであることを特徴と
   する特許請求の範囲第２項記載のバラス型半導体発光素
   子の製造方法。