JPS63224569A - Conversion coding device - Google Patents
Conversion coding deviceInfo
- Publication number
- JPS63224569A JPS63224569A JP62058648A JP5864887A JPS63224569A JP S63224569 A JPS63224569 A JP S63224569A JP 62058648 A JP62058648 A JP 62058648A JP 5864887 A JP5864887 A JP 5864887A JP S63224569 A JPS63224569 A JP S63224569A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- block
- absolute value
- data
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 title description 5
- 238000001514 detection method Methods 0.000 claims abstract description 23
- 230000009466 transformation Effects 0.000 claims description 8
- 230000006866 deterioration Effects 0.000 abstract description 4
- 230000006835 compression Effects 0.000 description 5
- 238000007906 compression Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 3
- 238000000354 decomposition reaction Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000003044 adaptive effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000013139 quantization Methods 0.000 description 2
- 230000003139 buffering effect Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
Landscapes
- Compression Or Coding Systems Of Tv Signals (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、コサイン変換(Discrete Co
Co51neTransfor等の変換符号化に於ける
バンファリング装置に関する。[Detailed Description of the Invention] [Field of Industrial Application] This invention is based on cosine transform (Discrete Co
The present invention relates to a bumpering device in transform encoding such as Co51neTransform.
この発明では、コサイン変換等の変換符号化装置に於い
て、入力デジタル画像信号の時間的に連続する2フレー
ムに夫々含まれる対応する2個のブロック間で、動き検
出を行う動き検出回路と、動き検出回路の検出信号によ
って、動画ブロックの場合は、入力デジタル画像信号を
そのまま直交変換符号のエンコーダに供給し、静止画ブ
ロックの場合は、2個のブロックから形成された1個の
ブロックのデジタル画像信号を直交変換符号のエンコー
ダに供給する回路とが設けられ、視覚的にひどい歪みが
なく、原画像が目標ビットレートに圧縮される。In the present invention, in a transform encoding device such as a cosine transform, a motion detection circuit that performs motion detection between two corresponding blocks included in two temporally consecutive frames of an input digital image signal; Depending on the detection signal of the motion detection circuit, in the case of a moving image block, the input digital image signal is supplied as is to the encoder of the orthogonal transform code, and in the case of a still image block, the digital image signal of one block formed from two blocks is A circuit is provided to supply the image signal to an encoder of an orthogonal transform code so that the original image is compressed to the target bit rate without visually severe distortion.
C従来の技術〕
画像信号の冗長度を抑圧するために、所定数の画素から
なるブロックに画面を分割し、ブロック毎に原画像信号
の特徴と合った変換軸で線形変換を行う変換符号化が知
られている。変換符号化としては、アダマール変換、コ
サイン変換等が知られている。例えば「“IEEE T
RANSACTIONS ON COMMLINICA
TIONS” VOL、COF2−32.NO,3,M
ARCH,1984,ページ225〜231」に記載さ
れているように、2次元コサイン変換では、次式で示さ
れる処理がなされる。但し、原データは、1ブロツクが
(MXN)サンプルの2次元データf (j 、 k)
(j 、 k・0,1.・・・・N−1)とする。C. Prior art] In order to suppress the redundancy of image signals, the screen is divided into blocks each consisting of a predetermined number of pixels, and each block is subjected to linear transformation using a transformation axis that matches the characteristics of the original image signal. It has been known. Hadamard transform, cosine transform, etc. are known as transform encoding. For example, ““IEEE T
RANSACTIONS ON COMMLINICA
TIONS” VOL, COF2-32.NO, 3, M
ARCH, 1984, pages 225-231, the two-dimensional cosine transformation performs the process shown by the following equation. However, the original data is two-dimensional data f (j, k) in which one block is (MXN) samples.
(j, k・0,1...N-1).
上式の変換により得られる係数値に対してスレソショル
ディングで情atの削減がなされ、バッファリングが実
行される。The information at is reduced by thresholding on the coefficient values obtained by the conversion of the above equation, and buffering is performed.
コサイン変換によって、デジタル画像信号のデータ量の
圧縮がなされ、圧縮後のビットレートが例えば25 (
Mbps) 、或いは12.5 (Mbps)とされる
。Cosine transformation compresses the data amount of the digital image signal, and the bit rate after compression is, for example, 25 (
Mbps) or 12.5 (Mbps).
12.5 (Mbps)迄の圧縮を行う場合、圧縮率が
高いために、背景雑音の増加、周波数成分の欠落による
ブロック歪み、画像のボケがかなり目立つ問題があり、
画質劣化が著しい問題があった。When compressing up to 12.5 (Mbps), the high compression rate causes problems such as an increase in background noise, block distortion due to missing frequency components, and noticeable blurring of the image.
There was a problem with significant image quality deterioration.
従って、この発明の目的は、変換符号化によって高い圧
縮率を得る場合に、画質劣化が低減出来る変換符号化装
置を提供することにある。Therefore, an object of the present invention is to provide a transform encoding device that can reduce image quality deterioration when obtaining a high compression rate through transform encoding.
この発明では、画面を所定数の画素で構成されるブロッ
クに分割し、ブロック毎に画素データを直交変換する変
換符号化装置に於いて、入力デジタル画像信号の時間的
に連続する少なくとも2フレームに夫々含まれる対応す
る2個のブロック間で、動き検出を行う動き検出回路1
2と、動き検出回路12の検出信号によって、動画ブロ
ックの場合は、入力デジタル画像信号をそのまま直交変
換符号のエンコーダ10に供給し、静止画ブロックの場
合は、2個のブロックから形成された1個のブロックの
デジタル画像信号を直交変換符号のエンコーダ10に供
給する手段9とが備えられている。In this invention, in a transform encoding device that divides a screen into blocks each consisting of a predetermined number of pixels and orthogonally transforms pixel data for each block, at least two temporally consecutive frames of an input digital image signal are processed. A motion detection circuit 1 that performs motion detection between two corresponding blocks included in each block.
2 and the detection signal of the motion detection circuit 12, in the case of a moving picture block, the input digital image signal is supplied as it is to the encoder 10 of the orthogonal transform code, and in the case of a still picture block, the input digital image signal is supplied as it is to the encoder 10 of the orthogonal transformation code, and in the case of a still picture block, the means 9 for supplying the digital image signals of the blocks to the orthogonal transform code encoder 10.
静止画ブロックの場合では、ブロック画像の内容が殆ど
同一である。従って、時間的に連続する少なくとも2フ
レームに夫々含まれる2個のブロックを1個のブロック
に代表させることができる。In the case of still image blocks, the contents of the block images are almost the same. Therefore, two blocks included in at least two temporally consecutive frames can be represented by one block.
テレビジョン画像では、1画面中の静止ブロックが占め
る割合が比較的高く、上述のように、複数のブロックを
1ブロツクに代表させる処理によって、変換符号化され
るブロック数が減少する。変換符号化の前で、データ量
を圧縮できるので、DCT等の変換符号の圧縮率をそれ
ほど高くしなくても、目標とするビットレートを得るこ
とができる。従って、復元画像の著しい画質劣化を防止
することができる。In a television image, the proportion of still blocks in one screen is relatively high, and as described above, the number of blocks to be transform coded is reduced by the process of representing a plurality of blocks into one block. Since the amount of data can be compressed before transform encoding, a target bit rate can be obtained without increasing the compression rate of transform codes such as DCT so much. Therefore, significant deterioration in image quality of the restored image can be prevented.
以下、この発明の一実施例について図面を参照して説明
する。An embodiment of the present invention will be described below with reference to the drawings.
第1図において、1で示す入力端子にデジタルテレビジ
ョン信号が供給され、ブロック化回路2において、変換
符号化の単位であるブロックの順序の信号に変換される
。In FIG. 1, a digital television signal is supplied to an input terminal indicated by 1, and is converted into a signal in the order of blocks, which is a unit of conversion coding, in a blocking circuit 2.
ブロック化回路2の出力信号が遅延回路3、加算回路4
、フレームメモリ5及び減算回路6に供給される。加算
回路4の他の入力信号としてフレームメモリ5から前の
フレームのデジタルテレビジョン信号が供給される。加
算回路4の出力信号が〃倍回路7に供給され、〃倍回路
7の出力信号が遅延回路8に供給される。遅延回路3の
出力信号がスイッチ回路9の一方の入力端子aに供給さ
れ、遅延回路8の出力信号がスイッチ回路9の他方の入
力端子すに供給される。The output signal of the blocking circuit 2 is transmitted to the delay circuit 3 and the adder circuit 4.
, the frame memory 5 and the subtraction circuit 6. The digital television signal of the previous frame is supplied from the frame memory 5 as another input signal to the adder circuit 4. The output signal of the adder circuit 4 is supplied to the doubler circuit 7, and the output signal of the doubler circuit 7 is supplied to the delay circuit 8. The output signal of the delay circuit 3 is supplied to one input terminal a of the switch circuit 9, and the output signal of the delay circuit 8 is supplied to the other input terminal a of the switch circuit 9.
スイッチ回路9の出力端子Cからの出力信号がDCT
(コサイン変換)エンコーダ10に供給され、ブロック
単位でDCT演算が行われ、DCTテープルが得られ、
このDCTテーブルを用いて情報量が削減される。DC
Tエンコーダ10の出力端子11に送信信号が得られる
。The output signal from the output terminal C of the switch circuit 9 is DCT.
(Cosine transform) is supplied to the encoder 10, and DCT calculation is performed on a block-by-block basis to obtain a DCT table.
The amount of information is reduced using this DCT table. D.C.
A transmission signal is obtained at the output terminal 11 of the T encoder 10.
第3図は、DCTエンコーダlOの一例を示し、第3図
に於いて31で示す入力端子には、デジタルビデオ信号
f(j、k)が供給され、この入力信号がコサイン変換
回路32に供給される。コサイン変換回路32では、従
来と同様の処理により、2次元コサイン変換がなされる
。コサイン変換回路32からの係数値P(u、v)がス
レッシツルディング回路33に供給され、情報量の削減
がなされる。スレッシツルディング回路33からの係数
値Fr(u、v)が量子化回路34に供給され、量子化
回路34の出力がコーディング回路35に供給され、所
定ビット数のコード信号に変換される。FIG. 3 shows an example of the DCT encoder lO. A digital video signal f(j, k) is supplied to an input terminal indicated by 31 in FIG. be done. In the cosine transformation circuit 32, two-dimensional cosine transformation is performed by processing similar to conventional processing. The coefficient values P(u,v) from the cosine transform circuit 32 are supplied to the thresholding circuit 33 to reduce the amount of information. The coefficient value Fr(u,v) from the thresholding circuit 33 is supplied to a quantization circuit 34, and the output of the quantization circuit 34 is supplied to a coding circuit 35, where it is converted into a code signal of a predetermined number of bits.
コーディング回路35からのコード信号がバッファメモ
リ36に供給される。バッファメモリ36は、コーディ
ング回路35からのコード信号の伝送レートを伝送路の
レートを超えない範囲の一定ビソトレートに変換するた
めに設けられている。バッファメモリ36の入力側のデ
ータレートは、可変のものであるが、バッファメモリ3
6の出力側のデータレートが一定となる。バッファメモ
リ36からの一定ビットレートの出力データが端子37
に取り出される。このバッファメモリ36では、1画面
毎に一定の値が決定される。この値がスレッシツルディ
ング回路33に与えられ、しきい値の決定に使用される
。A code signal from coding circuit 35 is supplied to buffer memory 36. The buffer memory 36 is provided to convert the transmission rate of the code signal from the coding circuit 35 to a constant biso rate within a range that does not exceed the rate of the transmission line. The data rate on the input side of the buffer memory 36 is variable;
The data rate on the output side of 6 is constant. Output data at a constant bit rate from the buffer memory 36 is sent to the terminal 37.
It is taken out. In this buffer memory 36, a constant value is determined for each screen. This value is given to the thresholding circuit 33 and used to determine the threshold value.
スイッチ回路9は、破線で囲んで示す動き検出回路12
の検出信号により制御され、動画ブロックの場合には入
力端子a及び出力端子Cが接続され、静止画ブロックの
場合には、入力端子す及び出力端子Cが接続される。動
画ブロックの場合には、遅延回路3を介された入力デジ
タル画像信号がそのままDCTエンコーダ10に供給さ
れる。第4図Aに示すように、入力デジタルビデオ信号
の時間的に連続するフレームFn及びFn+1に夫々含
まれるブロックBn及びBn+1が動画ブロックである
と動き検出回路12により判断されると、これらのブロ
ックBn及びBn*+の夫々と対応するDCTテーブル
がDCTエンコーダlOに於いて算出される。The switch circuit 9 is connected to a motion detection circuit 12 surrounded by a broken line.
In the case of a moving image block, the input terminal a and the output terminal C are connected, and in the case of a still image block, the input terminal A and the output terminal C are connected. In the case of a moving image block, the input digital image signal passed through the delay circuit 3 is supplied to the DCT encoder 10 as is. As shown in FIG. 4A, when the motion detection circuit 12 determines that blocks Bn and Bn+1 included in temporally consecutive frames Fn and Fn+1, respectively, of the input digital video signal are moving picture blocks, these blocks A DCT table corresponding to each of Bn and Bn** is calculated in the DCT encoder IO.
又、静止画ブロックの場合には、加算回路4、A倍回路
7及び遅延回路8を介された信号が、スイッチ回路9に
より選択される。加算回路4には、ブロック化回路2の
出力信号とフレームメモリ5からの前のフレームの信号
とが供給される。即ち、第4図Bに示すように、フレー
ムFn及びFn□の夫々に含まれるブロックBn及びB
nや、の対応する画素データ同士が加算回路4によって
加算される。例えばブロックBnの画素データaOとブ
ロックBn++の画素データboとが加算され、A倍回
路7に供給され、y、 (ao ’ + bO)の出力
信号が得られる。Further, in the case of a still image block, the signal passed through the adder circuit 4, the A multiplier circuit 7, and the delay circuit 8 is selected by the switch circuit 9. The adder circuit 4 is supplied with the output signal of the blocking circuit 2 and the previous frame signal from the frame memory 5. That is, as shown in FIG. 4B, blocks Bn and B included in frames Fn and Fn□, respectively
The corresponding pixel data of n, etc. are added together by the adding circuit 4. For example, pixel data aO of block Bn and pixel data bo of block Bn++ are added and supplied to the A multiplier circuit 7 to obtain an output signal of y, (ao' + bO).
従って、2個のブロックBn及びBn+1が両者の各画
素データの平均値からなる1個の代表ブロックBn”に
変換される。DCTエンコーダlOは、この代表ブロッ
クBn′に含まれる画素データを処理する。平均値を形
成する代わりに、一方のブロックを単に削除しても良い
、遅延回路3及び8は、動き検出回路12の動き判定に
要する時間、データを遅延させるために設けられている
。Therefore, the two blocks Bn and Bn+1 are converted into one representative block Bn'' consisting of the average value of each pixel data of both blocks. The DCT encoder lO processes the pixel data included in this representative block Bn'. Instead of forming an average value, one block may simply be deleted.The delay circuits 3 and 8 are provided to delay the data by the time required for the motion detection circuit 12 to determine the motion.
動き検出回路12は、減算回路6、絶対値化回路13、
比較回路14、判定回路16から構成されている。The motion detection circuit 12 includes a subtraction circuit 6, an absolute value conversion circuit 13,
It is composed of a comparison circuit 14 and a determination circuit 16.
減算回路6及び絶対値化回路13により、連続する2つ
のフレームFIISFn+1に夫々含まれるブロックB
n、 Bn、の間の対応する位置の画素データのレベル
差(フレーム差)の絶対値が形成される。このフレーム
差の絶対値が比較回路14に供給され、端子15からの
しきい値と比較される。フレーム差の絶対値としきい値
データとのレベル関係に対応する2値的な比較出力が判
定回路16に供給される。The subtraction circuit 6 and the absolute value conversion circuit 13 calculate the block B included in each of two consecutive frames FIISFn+1.
The absolute value of the level difference (frame difference) of pixel data at corresponding positions between Bn and Bn is formed. The absolute value of this frame difference is supplied to a comparison circuit 14 and compared with a threshold value from a terminal 15. A binary comparison output corresponding to the level relationship between the absolute value of the frame difference and the threshold data is supplied to the determination circuit 16.
判定回路16は、各ブロックBn及びBn+1に含まれ
る全ての画素データに関してのフレーム差の絶対値がし
きい値データ以下の時に両者の間で変化がない、即ち、
静止部と判定する。判定回路16には、1ブロツク毎の
リセットパルスが端子17から供給され、ブロック毎に
動き検出がなされる。この判定回路16から得られる動
き検出信号がスイッチ回路9に供給されると共に、出力
端子18に取り出され、DCTエンコーダ10の出力信
号と共に送信される。The determination circuit 16 determines that when the absolute value of the frame difference for all the pixel data included in each block Bn and Bn+1 is less than or equal to the threshold data, there is no change between the two, that is,
Determined as a stationary part. A reset pulse for each block is supplied to the determination circuit 16 from a terminal 17, and motion detection is performed for each block. The motion detection signal obtained from the determination circuit 16 is supplied to the switch circuit 9, taken out to the output terminal 18, and transmitted together with the output signal of the DCT encoder 10.
第2図は、受信側の構成を示し、第2図において21で
示す入力端子からの受信データがDCTデコーダ22に
供給され、OCTデコーダ22によって、ブロック毎の
復元データが得られる。このDCTデコーダ22からの
復元データがスイッチ回路23の一方の入力端子aに供
給されると共に、補間回路24に供給される。補間回路
24の出力信号がスイッチ回路23の他方の入力端子す
に供給される。スイッチ回路23は、端子25からの動
き検出信号によって制御され、動画ブロックでは、入力
端子a及び出力端子Cが接続され、静止画ブロックでは
、入力端子す及び出力端子Cが接続される。補間回路2
4は、復元された1ブロツクのデータと同一のブロック
を形成するために設けられている。FIG. 2 shows the configuration of the receiving side. Received data from an input terminal indicated by 21 in FIG. 2 is supplied to a DCT decoder 22, and the OCT decoder 22 obtains restored data for each block. The restored data from the DCT decoder 22 is supplied to one input terminal a of the switch circuit 23 and is also supplied to the interpolation circuit 24. The output signal of the interpolation circuit 24 is supplied to the other input terminal of the switch circuit 23. The switch circuit 23 is controlled by a motion detection signal from a terminal 25, and an input terminal a and an output terminal C are connected to each other in a moving image block, and an input terminal A and an output terminal C are connected to each other in a still image block. Interpolation circuit 2
4 is provided to form the same block as one restored block of data.
スイッチ回路23の出力信号がブロック分解回路26に
供給される。このブロック分解回路26では、ブロック
の順序のデジタルビデオ信号がテレビジョン走査の順序
に戻される。ブロック分解回路26の出力端子27には
、復元されたデジタルビデオ信号が得られる。The output signal of the switch circuit 23 is supplied to a block decomposition circuit 26. In this block decomposition circuit 26, the digital video signal in block order is returned to television scanning order. A restored digital video signal is obtained at the output terminal 27 of the block decomposition circuit 26.
尚、上述の一実施例では、動き適応処理の対象が2フレ
ームとされているが、3フレ一ム以上の期間を対象とし
ても良い。In the above embodiment, the motion adaptive processing is performed on two frames, but the motion adaptive processing may be performed on a period of three frames or more.
この発明では、1画面を多数のブロックに分割し、ブロ
ック毎に変換符号化を行う時に、静止ブロックでは、予
め複数ブロックを1個の代表ブロックに圧縮している。In this invention, when one screen is divided into a large number of blocks and transform encoding is performed for each block, a plurality of still blocks are compressed into one representative block in advance.
この発明によれば、伝送すべきデータ量を大幅に圧縮す
ることができるので、変換符号化自体の圧縮パラメータ
を高くしな(でも良く、復元画像の画質を良好とできる
。According to the present invention, since the amount of data to be transmitted can be significantly compressed, the quality of the restored image can be improved without increasing the compression parameters of the transform encoding itself.
第1図はこの発明の一実施例の送信側のブロック図、第
2図はこの発明の一実施例の受信側のブロック図、第3
図はDCTエンコーダの一例のブロック図、第4図はこ
の発明の一実施例の動作説明に用いる路線図である。
図面における主要な符号の説明
l二人内端子、5:フレームメモリ、9:スイッチ回路
、10:DCTエンコーダ、ll:出力端子、12:動
き検出回路。FIG. 1 is a block diagram of a transmitting side according to an embodiment of the present invention, FIG. 2 is a block diagram of a receiving side according to an embodiment of this invention, and FIG.
The figure is a block diagram of an example of a DCT encoder, and FIG. 4 is a route diagram used to explain the operation of an embodiment of the present invention. Explanation of main symbols in the drawings 1 terminal for two people, 5: frame memory, 9: switch circuit, 10: DCT encoder, 11: output terminal, 12: motion detection circuit.
Claims (1)
記ブロック毎に画素データを直交変換する変換符号化装
置に於いて、 入力デジタル画像信号の時間的に連続する少なくとも2
フレームに夫々含まれる対応する2個のブロック間で、
動き検出を行う動き検出回路と、上記動き検出回路の検
出信号によって、動画ブロックの場合は、上記入力デジ
タル画像信号をそのまま直交変換符号のエンコーダに供
給し、静止画ブロックの場合は、上記2個のブロックか
ら形成された1個のブロックのデジタル画像信号を上記
直交変換符号のエンコーダに供給する手段とを備えたこ
とを特徴とする変換符号化装置。[Claims] In a transform encoding device that divides a screen into blocks each consisting of a predetermined number of pixels and orthogonally transforms pixel data for each block, 2
Between two corresponding blocks included in each frame,
A motion detection circuit performs motion detection, and a detection signal from the motion detection circuit is used to supply the above-mentioned input digital image signal as it is to an encoder for orthogonal transformation codes in the case of a moving image block, and the above-mentioned two signals in the case of a still image block A transform encoding device comprising: means for supplying one block of digital image signals formed from the blocks to the orthogonal transform code encoder.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5864887A JP2623555B2 (en) | 1987-03-13 | 1987-03-13 | Transform encoding device and encoding method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5864887A JP2623555B2 (en) | 1987-03-13 | 1987-03-13 | Transform encoding device and encoding method |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63224569A true JPS63224569A (en) | 1988-09-19 |
JP2623555B2 JP2623555B2 (en) | 1997-06-25 |
Family
ID=13090400
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5864887A Expired - Fee Related JP2623555B2 (en) | 1987-03-13 | 1987-03-13 | Transform encoding device and encoding method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2623555B2 (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61164390A (en) * | 1985-01-17 | 1986-07-25 | Nec Corp | Adaptive forecast coding device of inter-frame and between frames of animation picture signal |
JPS6212286A (en) * | 1985-07-09 | 1987-01-21 | Nec Corp | System and device for encoding moving image signal |
-
1987
- 1987-03-13 JP JP5864887A patent/JP2623555B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61164390A (en) * | 1985-01-17 | 1986-07-25 | Nec Corp | Adaptive forecast coding device of inter-frame and between frames of animation picture signal |
JPS6212286A (en) * | 1985-07-09 | 1987-01-21 | Nec Corp | System and device for encoding moving image signal |
Also Published As
Publication number | Publication date |
---|---|
JP2623555B2 (en) | 1997-06-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2891772B2 (en) | Digital image coding method using random scanning of image frames | |
JP3888597B2 (en) | Motion compensation coding apparatus and motion compensation coding / decoding method | |
JP2969867B2 (en) | High-efficiency encoder for digital image signals. | |
US5592302A (en) | Coding method for coding pixel blocks and apparatus therefor | |
US5675666A (en) | Image data compression method and apparatus with pre-processing to compensate for the blocky effect | |
JP2000125297A (en) | Method for coding and decoding consecutive image | |
JPH0686262A (en) | Apparatus for encoding of image | |
JPS62107526A (en) | High efficient coding device | |
US5589884A (en) | Adaptive quantization controlled by scene change detection | |
US7095448B2 (en) | Image processing circuit and method for modifying a pixel value | |
KR100229796B1 (en) | Image decoding system including compensation at detoriorate image | |
JP2901656B2 (en) | Image coding device | |
JP2897082B2 (en) | Motion compensation variable length coding | |
JP2623555B2 (en) | Transform encoding device and encoding method | |
JP2629409B2 (en) | Motion compensated prediction interframe coding device | |
JP2861373B2 (en) | Apparatus and method for receiving encoded data | |
JPH06224773A (en) | High efficiency coding circuit | |
JPH03167962A (en) | Block distortion improving system | |
JPH05227513A (en) | Video signal transmitter | |
JP2924279B2 (en) | Image signal prediction encoding / decoding device | |
JP2844861B2 (en) | Highly efficient image signal encoding apparatus and encoding method | |
JP2832976B2 (en) | Adaptive coding device | |
JPH05236462A (en) | Image data processor | |
KR100242832B1 (en) | Apparatus for generating quantization step value | |
JP2832949B2 (en) | High-efficiency code decoding device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |