JPS6261390A - プリント基板検査方法およびその装置 - Google Patents
プリント基板検査方法およびその装置Info
- Publication number
- JPS6261390A JPS6261390A JP60199588A JP19958885A JPS6261390A JP S6261390 A JPS6261390 A JP S6261390A JP 60199588 A JP60199588 A JP 60199588A JP 19958885 A JP19958885 A JP 19958885A JP S6261390 A JPS6261390 A JP S6261390A
- Authority
- JP
- Japan
- Prior art keywords
- image information
- pattern
- detection
- circuit pattern
- printed circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/84—Systems specially adapted for particular applications
- G01N21/88—Investigating the presence of flaws or contamination
- G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
- G01N21/956—Inspecting patterns on the surface of objects
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/84—Systems specially adapted for particular applications
- G01N21/88—Investigating the presence of flaws or contamination
- G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
- G01N21/956—Inspecting patterns on the surface of objects
- G01N21/95607—Inspecting patterns on the surface of objects using a comparative method
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/2806—Apparatus therefor, e.g. test stations, drivers, analysers, conveyors
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/302—Contactless testing
- G01R31/308—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
- G01R31/309—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation of printed or hybrid circuits or circuit substrates
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/84—Systems specially adapted for particular applications
- G01N21/88—Investigating the presence of flaws or contamination
- G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
- G01N21/956—Inspecting patterns on the surface of objects
- G01N2021/95638—Inspecting patterns on the surface of objects for PCB's
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- General Health & Medical Sciences (AREA)
- Pathology (AREA)
- Immunology (AREA)
- General Engineering & Computer Science (AREA)
- Life Sciences & Earth Sciences (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Biochemistry (AREA)
- Toxicology (AREA)
- Electromagnetism (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Image Analysis (AREA)
- Image Processing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明はプリント基板検査方法およびその装置、特に印
刷回路パターンの欠陥を検出するプリント基板検査方法
およびその装置に関するものである。
刷回路パターンの欠陥を検出するプリント基板検査方法
およびその装置に関するものである。
［従来の枝術］
一般にプリント配線基板の製造二［程において、エツチ
ング前の印刷の段階で回路パターンに断線、短絡、細り
、太り、突起、欠は等の異常があった場合、そのままエ
ツチングすると、回路の性能に重大な影響を及ぼす不良
プリント配線）、（板ができる結果となる。このため、
主としてエツチング前の段階において、あるいは、ニー
７千ング後の段階において、熟練した検査員が目視によ
って、この種の、異常をチェックしているのが実情であ
る。しかし、人間の目視検査によっては、検査員の違い
や疲労等による検査結果のパラつきや欠陥の見落としは
避けられない。
ング前の印刷の段階で回路パターンに断線、短絡、細り
、太り、突起、欠は等の異常があった場合、そのままエ
ツチングすると、回路の性能に重大な影響を及ぼす不良
プリント配線）、（板ができる結果となる。このため、
主としてエツチング前の段階において、あるいは、ニー
７千ング後の段階において、熟練した検査員が目視によ
って、この種の、異常をチェックしているのが実情であ
る。しかし、人間の目視検査によっては、検査員の違い
や疲労等による検査結果のパラつきや欠陥の見落としは
避けられない。
この種の目視検査を機械化した装置はすでに何種類か発
表されているが、それらの欠陥検査法を大別すると相互
比較法と特徴抽出法の２つとなる。
表されているが、それらの欠陥検査法を大別すると相互
比較法と特徴抽出法の２つとなる。
［発明が解決しようとする問題点］
一般に、−［−記の検査法は、どもにビデオカメラ、Ｃ
ＣＤラインセンサの走査などにより読み取った回路パタ
ーンの画情報に対して行なわれる。相ケ比較法では正常
な回路パターンの画情報をメモリなどに用意しておき、
これを被検弁回路バ々−ンの画情報と論理積をとること
などにより重ね合わ姓、両者の不一致部分を欠陥として
検出するものである、また５特徴抽出法では、走査によ
り得た被検査パターンから局所的な画情報を取り出し、
その中に現れたパターンの線幅９面積。
ＣＤラインセンサの走査などにより読み取った回路パタ
ーンの画情報に対して行なわれる。相ケ比較法では正常
な回路パターンの画情報をメモリなどに用意しておき、
これを被検弁回路バ々−ンの画情報と論理積をとること
などにより重ね合わ姓、両者の不一致部分を欠陥として
検出するものである、また５特徴抽出法では、走査によ
り得た被検査パターンから局所的な画情報を取り出し、
その中に現れたパターンの線幅９面積。
角ＩＷなどを演算により求め、所定の特徴を有している
かどうかを判定することにより欠陥の検出を行なうもの
である。
かどうかを判定することにより欠陥の検出を行なうもの
である。
ところが、相Ｖ比較法では、正常パターン全て。
をメモリ化して用いるので膨大なメモリ容はを必要とし
、コストダウンが困難である。また、パターンの欠陥は
その形状２種類によらず検出することが・できるが、被
検査パターンの厳密な位置合わせが必要で、位置合わせ
誤差以下の大きさの欠陥部を検出できない問題がある。
、コストダウンが困難である。また、パターンの欠陥は
その形状２種類によらず検出することが・できるが、被
検査パターンの厳密な位置合わせが必要で、位置合わせ
誤差以下の大きさの欠陥部を検出できない問題がある。
また、位置合わせ誤差により実際に欠陥でない部分が疑
似欠陥として出力されることがある。
似欠陥として出力されることがある。
特徴抽出法は厳密な位置合わせが不要で、微小欠陥の検
出能力に優れているが、正常パターンと類似な形状を有
する欠陥部が本来あるべきでない場所に存在した場合、
これをパターンの欠陥として検出できない問題がある。
出能力に優れているが、正常パターンと類似な形状を有
する欠陥部が本来あるべきでない場所に存在した場合、
これをパターンの欠陥として検出できない問題がある。
また、形状が大きな欠陥まで検出しようとすると複雑な
画像処理を行なうための高度な画像処理系が必要であり
、装置の低価格化が困難になっている。
画像処理を行なうための高度な画像処理系が必要であり
、装置の低価格化が困難になっている。
［問題点を解決するための手段］
以−１−の問題を解決するため、本発明においては、画
像読み取り手段により読み取った被検査プリント基板の
回路パターンの画情報を２値化し、２値化された画情報
から局所的な画情報を空間的に離散した位置から所定パ
ターンで取り出し、そのパターンの構成により回路パタ
ーンの欠陥を検出するとともに、前記の２値化された画
情報を。
像読み取り手段により読み取った被検査プリント基板の
回路パターンの画情報を２値化し、２値化された画情報
から局所的な画情報を空間的に離散した位置から所定パ
ターンで取り出し、そのパターンの構成により回路パタ
ーンの欠陥を検出するとともに、前記の２値化された画
情報を。
予め前記検出工程におけるよりも低い分解能で記憶した
正常な回路パターンの画情報と同じ分解能で比較するこ
とにより回路パターンの欠陥を検出し、上記の２つの検
出結果を組み合わせて出力処理を行なう構成を採用した
。
正常な回路パターンの画情報と同じ分解能で比較するこ
とにより回路パターンの欠陥を検出し、上記の２つの検
出結果を組み合わせて出力処理を行なう構成を採用した
。
［作 用］
以■−の構成によれば、局所的な画情報のパターン構成
により回路パターンの欠陥を検出する特徴抽出検査？行
なうとともに、被検査パターンと正常パターン比較によ
る欠陥検出を行なう相ｑ比較検査を併用し、両者の検出
出力を組み合わせるようにしているので、両検査法の長
所を最大限に利用し、かつ両検査法の欠点を互いに補完
し、従来一方のみでは検出不能であった欠陥をｉＥ確に
検出することができる。
により回路パターンの欠陥を検出する特徴抽出検査？行
なうとともに、被検査パターンと正常パターン比較によ
る欠陥検出を行なう相ｑ比較検査を併用し、両者の検出
出力を組み合わせるようにしているので、両検査法の長
所を最大限に利用し、かつ両検査法の欠点を互いに補完
し、従来一方のみでは検出不能であった欠陥をｉＥ確に
検出することができる。
［実施例］
以下、図面に示す実施例に基づき本発明の詳細な説明す
る。
る。
第１図は本発明の検査装置の一実施例を示したブロック
図である。第１図において符号２は検査台１ａｌ−の、
Ｔ−っ・チング前（あるいは後）の被検査プリント基板
１０回路パターンを読み取るためのＣＣＤラインセンサ
から成る１次元のＣＯＤカメラである。回路パターンは
、基板ないしカメラを移動させることにより２次元の画
情報として読み取られる。２次元読み取りのため、カメ
ラ２は？次元セン号などにより構成し−Ｃもよい。
図である。第１図において符号２は検査台１ａｌ−の、
Ｔ−っ・チング前（あるいは後）の被検査プリント基板
１０回路パターンを読み取るためのＣＣＤラインセンサ
から成る１次元のＣＯＤカメラである。回路パターンは
、基板ないしカメラを移動させることにより２次元の画
情報として読み取られる。２次元読み取りのため、カメ
ラ２は？次元セン号などにより構成し−Ｃもよい。
読み取られた画情報は比較回路などから成る２値化回路
で白、黒の２値化情報に２値化され、特徴抽出処理部４
およ、び相互比較外、理部７Ｉこ入力される。したがっ
て本実施例においては特徴抽出法および相互比較法の２
つの検査法により回路パターンの欠陥を検出する。
で白、黒の２値化情報に２値化され、特徴抽出処理部４
およ、び相互比較外、理部７Ｉこ入力される。したがっ
て本実施例においては特徴抽出法および相互比較法の２
つの検査法により回路パターンの欠陥を検出する。
一般′に、プリント基板における回路パターンの欠陥は
第２図に符号１ｉ−１９で示すようなパターン細り、断
線、突起、太り突起や太りによる導体接近、短絡、パタ
ーンに無関係な孤立点、欠けやピンホールなどである。
第２図に符号１ｉ−１９で示すようなパターン細り、断
線、突起、太り突起や太りによる導体接近、短絡、パタ
ーンに無関係な孤立点、欠けやピンホールなどである。
このような基板ｌの位置合わせ誤差以下の微細な欠陥は
特徴抽出処理部４で、また位置合わせ誤差より大きな欠
陥は相？７−、比較処理部７で検出する。
特徴抽出処理部４で、また位置合わせ誤差より大きな欠
陥は相？７−、比較処理部７で検出する。
特徴抽出処理部４と相互比較処理部７の欠陥検出信号は
処理回路３２に送られる。処理回路３２はマイクロコン
ピュータなどの制御回路から成り、ＣＲＴ３３に欠陥個
所を表示したり、マーキング手段３４を用いて基板１の
欠陥個所にマーキングを施したりする出力動作を制御す
る。２つの処理部４．７の検出信号はＯＲ条件、ＡＮＤ
条件など、所定の論理条件で組み合わせられ、これによ
り出力動作が制御される。
処理回路３２に送られる。処理回路３２はマイクロコン
ピュータなどの制御回路から成り、ＣＲＴ３３に欠陥個
所を表示したり、マーキング手段３４を用いて基板１の
欠陥個所にマーキングを施したりする出力動作を制御す
る。２つの処理部４．７の検出信号はＯＲ条件、ＡＮＤ
条件など、所定の論理条件で組み合わせられ、これによ
り出力動作が制御される。
ここで特徴抽出処理部４について説明する。２値化回路
３から出力された画情報はシフトレジスタ５を通過した
後、第３図（ａ）のような７Ｘ７画素の２次元情報とし
て並列に取り出され、そのうちの中央部１ビツトと周辺
のリング状の８ビツトの画情報のみが第３図（ｂ）のよ
うに抽出される。抽出された９ビツトの画情報２０は演
算回路６に入力される。
３から出力された画情報はシフトレジスタ５を通過した
後、第３図（ａ）のような７Ｘ７画素の２次元情報とし
て並列に取り出され、そのうちの中央部１ビツトと周辺
のリング状の８ビツトの画情報のみが第３図（ｂ）のよ
うに抽出される。抽出された９ビツトの画情報２０は演
算回路６に入力される。
シフトレジスタ５から出力される７Ｘ７画素の幅は第３
図（６）のように回路パターンの微細なリード（直線部
）よりもわずかに狭く設定しである。そして、このよう
な範囲内に上記のよフに設定した９ビツトの画情報のビ
ット構成全てについて考えてみると、９ビー２トの白、
黒組み合わせ、すなわち２’＝ ５１２通りの組み合わ
せは正常な回路パターンを走査した場合に現れ得るビッ
ト構成と、絶対現れ得ないビット構成に分類することが
できる。
図（６）のように回路パターンの微細なリード（直線部
）よりもわずかに狭く設定しである。そして、このよう
な範囲内に上記のよフに設定した９ビツトの画情報のビ
ット構成全てについて考えてみると、９ビー２トの白、
黒組み合わせ、すなわち２’＝ ５１２通りの組み合わ
せは正常な回路パターンを走査した場合に現れ得るビッ
ト構成と、絶対現れ得ないビット構成に分類することが
できる。
したがって未実施例では演算回路６をＲＯＭから構成し
、シフトレジスタ５の出力する画情報２０の９ビツトの
信号をＲＯＭのアドレス入力とし、各アドレスの内容に
ビットパターンに応じて正常パターンおよび欠陥パター
ンを示す１またはＯの情報を予め格納しておく。
、シフトレジスタ５の出力する画情報２０の９ビツトの
信号をＲＯＭのアドレス入力とし、各アドレスの内容に
ビットパターンに応じて正常パターンおよび欠陥パター
ンを示す１またはＯの情報を予め格納しておく。
どのビットパターンが正常で、どのパターンが欠陥であ
るかは被検査パターンの種類により少しずつ異なってく
るが、本実施例では次のようにパターンを分類する。
るかは被検査パターンの種類により少しずつ異なってく
るが、本実施例では次のようにパターンを分類する。
たとえば、第３図（６）のように正常なり一ド２１を読
み取った場合にはシフトレジスタ５の出力する９ビツト
の画情報２０は全て黒となる。
み取った場合にはシフトレジスタ５の出力する９ビツト
の画情報２０は全て黒となる。
また、第３図（ｄ）、（ｅ）のように白、黒のビットが
混在していても、リード２１のパターン境界部、ランド
２２のパターン境界部を走査した場合には画情報２０に
このようなビットパターンが現われ得る。
混在していても、リード２１のパターン境界部、ランド
２２のパターン境界部を走査した場合には画情報２０に
このようなビットパターンが現われ得る。
ところが、第３図（ｆ）、（ｇ）、（ｈ）はいずれも正
常なパターンでは現われ得ないパターンで、第３図（ｆ
）はパターンの細り（または導体接近）、第３図（ｇ）
は突起（または欠け）、第３図（ｈ）は孤立点（または
ピンホール）などを走査した際に出力されるビットパタ
ーンである（」二足のカッコ内はいずれも図のビットパ
ターンの白黒を反転させた場合の欠陥である）。
常なパターンでは現われ得ないパターンで、第３図（ｆ
）はパターンの細り（または導体接近）、第３図（ｇ）
は突起（または欠け）、第３図（ｈ）は孤立点（または
ピンホール）などを走査した際に出力されるビットパタ
ーンである（」二足のカッコ内はいずれも図のビットパ
ターンの白黒を反転させた場合の欠陥である）。
以上のような分類に応じて演算回路（ＲＯＭ）６の内容
を正常、欠陥をそれぞれ表わすｌ、Ｏに設定しておけば
、読み取りに同期して順次ＲＯＭの内容を読み出すだけ
で正常、欠陥の判定を行なうことができる。実験によれ
ば上記９ビツトの判定のみ°でも微小欠陥のおよそ７０
％は検出できることがわかった。
を正常、欠陥をそれぞれ表わすｌ、Ｏに設定しておけば
、読み取りに同期して順次ＲＯＭの内容を読み出すだけ
で正常、欠陥の判定を行なうことができる。実験によれ
ば上記９ビツトの判定のみ°でも微小欠陥のおよそ７０
％は検出できることがわかった。
以１−．のような構成によれば、演算回路６はたかだか
５１２ビツトのメモリ容量のＲＯＭから構成できるので
簡単安価に製造でき１面倒なプログラミングも必要なく
、処理速度も速い、なお演算回路６はＲＡＭなどから構
成してもよい。
５１２ビツトのメモリ容量のＲＯＭから構成できるので
簡単安価に製造でき１面倒なプログラミングも必要なく
、処理速度も速い、なお演算回路６はＲＡＭなどから構
成してもよい。
以上では７Ｘ７画素から中心１ビツトリング状に８ビツ
トの計９ビットのパターンを抽出し、そのビット構成に
より判定を行なっているが、抽出ビット数および各抽出
−ビット位置がこれに限定されないのはもちろんである
。
トの計９ビットのパターンを抽出し、そのビット構成に
より判定を行なっているが、抽出ビット数および各抽出
−ビット位置がこれに限定されないのはもちろんである
。
たとえば、もう少し広い範囲の欠陥までを検出するため
、第３図（ｉ）、（ｊ）のように」二足９ビットの周財
にさらに８ビツトの画素を抽出し、欠陥判定を行なうこ
とができる。第３図（ｉ）。
、第３図（ｉ）、（ｊ）のように」二足９ビットの周財
にさらに８ビツトの画素を抽出し、欠陥判定を行なうこ
とができる。第３図（ｉ）。
（ｊ）はそれぞれ大きな突起、孤立点の欠陥検出パター
ンを示している。
ンを示している。
さらに、範囲を広げ第３図（ｈ）のようなパターンで２
５ビツトの画情報を抽出し、このビットパターンを調べ
ることにより欠陥検出を行なってもよい。
５ビツトの画情報を抽出し、このビットパターンを調べ
ることにより欠陥検出を行なってもよい。
以」二のような画素の抽出により、疑似欠陥の検出もな
く、プリント基板上のほとんどの欠陥パターンを検出す
ることができる。
く、プリント基板上のほとんどの欠陥パターンを検出す
ることができる。
続いて、相互比較処理部７につき説明する。
一般に相互比較検査では、カメラで読み取った正常な回
路パターンをメモリに記憶し、走査した画情報とメモリ
内の正常なパターンを比較する処理が行なわれる。
路パターンをメモリに記憶し、走査した画情報とメモリ
内の正常なパターンを比較する処理が行なわれる。
ところが、従来では正常パターンを読み取り、記憶する
場合、たとえばカメラのＣＯＤの１画素が３０Ｘ３０μ
ｍの範囲をカバーするとすれば、 ５００Ｘ ５００
ｍｍのプリント基板一枚の回路パターンを読み取り記憶
するためにはｅ。
場合、たとえばカメラのＣＯＤの１画素が３０Ｘ３０μ
ｍの範囲をカバーするとすれば、 ５００Ｘ ５００
ｍｍのプリント基板一枚の回路パターンを読み取り記憶
するためにはｅ。
（５ｏｏｘ １０／３０）’＝＝２．７Ｘ １０＝３２
Ｍバイトにも及ぶ大容量のメモリが必要になった。
Ｍバイトにも及ぶ大容量のメモリが必要になった。
本実施例では、このメモリ容量を減少させるために、相
互比較に用いる正常画像、および被検査画像の画情報を
フィルタ８に通し、分解能を低下させるようにしている
。ここではフィルタ８によりカメラ２のＣＯＤの分解能
のｙ２（面積でいえば％）まで分解能を低下させている
。
互比較に用いる正常画像、および被検査画像の画情報を
フィルタ８に通し、分解能を低下させるようにしている
。ここではフィルタ８によりカメラ２のＣＯＤの分解能
のｙ２（面積でいえば％）まで分解能を低下させている
。
したがって、読み取った正常パターンを格納するメモリ
９のサイズは従来の％（先の例でいえば８Ｍバイト）ま
で縮少可能となる。
９のサイズは従来の％（先の例でいえば８Ｍバイト）ま
で縮少可能となる。
２値化回路３で２値化された被検査基板の画情報はフィ
ルタ８で分解能低下をうけ、メモリ９内の予め記憶され
た低分解能の正常パターンと比較回路３１で比較（減算
）することにより欠陥検出が行なわれるが、本実施例で
はメモリ９の出力する正常パターンを拡大／縮小回路ｌ
Ｏにより縮尺を変えた後比較回路３１に入力するように
している。
ルタ８で分解能低下をうけ、メモリ９内の予め記憶され
た低分解能の正常パターンと比較回路３１で比較（減算
）することにより欠陥検出が行なわれるが、本実施例で
はメモリ９の出力する正常パターンを拡大／縮小回路ｌ
Ｏにより縮尺を変えた後比較回路３１に入力するように
している。
これは、そのまま比較を行なうと、基板ｌの接地位置誤
差などがあった場合、わずかな位置ずれから疑似欠陥が
多く発生し、正常な欠陥検出が行なえなくなるためであ
る。
差などがあった場合、わずかな位置ずれから疑似欠陥が
多く発生し、正常な欠陥検出が行なえなくなるためであ
る。
第４図（ａ）のように被検査パターン４０が太り１４．
欠け１８を有していた場合、第４図（ｂ）のように正常
パターン４１を縮小して比較すれば少なくとも欠け１８
の部分を検出でき、第４図（６）のように正常パターン
４１を拡大すれば少なくとも太り１４の部分を検出でき
る。拡大、縮小された正常パターンについて並列に比較
処理を行なえば太りと欠けの両方が検出できることにな
る。
欠け１８を有していた場合、第４図（ｂ）のように正常
パターン４１を縮小して比較すれば少なくとも欠け１８
の部分を検出でき、第４図（６）のように正常パターン
４１を拡大すれば少なくとも太り１４の部分を検出でき
る。拡大、縮小された正常パターンについて並列に比較
処理を行なえば太りと欠けの両方が検出できることにな
る。
以上のような拡大／縮小により、６０Ｘ６０ｇｍの範囲
をメモリ９の１ビツトに対応させる場合、およそ １０
０ｇｍまでの位置ずれを許容することができた。
をメモリ９の１ビツトに対応させる場合、およそ １０
０ｇｍまでの位置ずれを許容することができた。
次に以上に述べた特徴抽出処理部４と、相互比較処理部
７の動作を組み合わせて処理する手順につき説明する。
７の動作を組み合わせて処理する手順につき説明する。
第５図は装置の全体的な作業手順および処理手順を示し
たフローチャート図である。
たフローチャート図である。
まず、第５図ステップ３１において、予め目視検査など
により欠陥のないことが確認された正常パターンを有す
るプリント基板を用意し、検査台ｌａ上に配置する。続
いてガイド板を用いるなど所定の方式に基づき、ステッ
プＳ２で基板の位置決めを行なう。
により欠陥のないことが確認された正常パターンを有す
るプリント基板を用意し、検査台ｌａ上に配置する。続
いてガイド板を用いるなど所定の方式に基づき、ステッ
プＳ２で基板の位置決めを行なう。
ステップＳ３ではカメラ２の走査範囲が基板サイズに対
応して設定されるとともに照明光量および２値化回路３
の２値化しきい値が決定される。
応して設定されるとともに照明光量および２値化回路３
の２値化しきい値が決定される。
ここでは、公知の白色基準板の走査などの手法により光
贋、シきい値が決定される。
贋、シきい値が決定される。
ステップＳ４でカメラ２による正常パターンの読み取り
が開始され、読み出されたデータはステップＳ５で２値
化されるとともに、フィルタ８による分解能低下処理−
を受け、メモリ９に順次格納される。
が開始され、読み出されたデータはステップＳ５で２値
化されるとともに、フィルタ８による分解能低下処理−
を受け、メモリ９に順次格納される。
続いて、ステップＳ６で正常基板と被検査プリント基板
ｌが交換され、検査台ｌａ上に配置される。
ｌが交換され、検査台ｌａ上に配置される。
ステップＳ７では、欠陥部の検出結果の出力方式が決定
される。ここでは不図示のキーボードなどの入力手段の
走査に応じ、欠陥部の座標をＣＲＴ１３に表示するか、
マーキング装、１１４により、基板とに直接マーキング
を施すかのいずれかを選択する。
される。ここでは不図示のキーボードなどの入力手段の
走査に応じ、欠陥部の座標をＣＲＴ１３に表示するか、
マーキング装、１１４により、基板とに直接マーキング
を施すかのいずれかを選択する。
ステン７’Ｓ８では被検査基板（エツチング前後のイス
れでもよい）の位置決めが行なわれ、続いてステップＳ
９でカメラ２により前記の正常基板の読み取りと同じ光
量、シきい値条件を用いて被検査基板の読み取りを開始
する。
れでもよい）の位置決めが行なわれ、続いてステップＳ
９でカメラ２により前記の正常基板の読み取りと同じ光
量、シきい値条件を用いて被検査基板の読み取りを開始
する。
読み取られた画情報は特徴抽出処理部４．相互比較処理
部７に入力され、ステップＳ１０゜Ｓｌｌで同時に前述
した欠陥検出処理が実行される。
部７に入力され、ステップＳ１０゜Ｓｌｌで同時に前述
した欠陥検出処理が実行される。
検出結果は順次処理回路３２に人力され、ステップＳ１
２において画処理部４．７の出力をＯＲ条件（あるいは
ＡＮＤ条件）など所定の論理条件で組み合わせる処理が
行なわれる。このとき、欠陥座標のデータはＣＲＴ３３
ないしマーキング装置３４のいずれかで出力できる形式
に変形される。
２において画処理部４．７の出力をＯＲ条件（あるいは
ＡＮＤ条件）など所定の論理条件で組み合わせる処理が
行なわれる。このとき、欠陥座標のデータはＣＲＴ３３
ないしマーキング装置３４のいずれかで出力できる形式
に変形される。
ステップＳ１３では欠陥個所の有無が処理回路３２で判
定され、欠陥がない場合にはステップＳ１４においてＣ
ＲＴ３３で正常表示を行ない、欠陥があった場合にはス
テップＳ７での選択に応じて、ステップＳ１５において
ＣＲＴ１３ないしマーキング装置３４により出力処理を
行なう。
定され、欠陥がない場合にはステップＳ１４においてＣ
ＲＴ３３で正常表示を行ない、欠陥があった場合にはス
テップＳ７での選択に応じて、ステップＳ１５において
ＣＲＴ１３ないしマーキング装置３４により出力処理を
行なう。
以上のように、本実施例においては特徴抽出法と相互比
較法の両方を併用し１両者の検出出力を組み合わせるよ
うにしているので、従来の一方の検査法のみでは検出で
きなかった特定形状の欠陥、あるいは位置合わせ誤差以
下の大きさの欠陥などを確実に検出することが可能であ
る。しかも、相互比較処理法の欠点であった大容賃のメ
モリの必要性９位置合わせ誤差による疑似欠陥検出など
が著しく改善され、これを特徴抽出法と組み合わせるこ
とにより特徴抽出法により検出できない特定形状の欠陥
をも検出できるようにした点で従来の検査装置に比して
大きく信頼性を向上させることができる。
較法の両方を併用し１両者の検出出力を組み合わせるよ
うにしているので、従来の一方の検査法のみでは検出で
きなかった特定形状の欠陥、あるいは位置合わせ誤差以
下の大きさの欠陥などを確実に検出することが可能であ
る。しかも、相互比較処理法の欠点であった大容賃のメ
モリの必要性９位置合わせ誤差による疑似欠陥検出など
が著しく改善され、これを特徴抽出法と組み合わせるこ
とにより特徴抽出法により検出できない特定形状の欠陥
をも検出できるようにした点で従来の検査装置に比して
大きく信頼性を向上させることができる。
［効 果］
以上の説明から明かなように本発明によれば、画像読み
取り手段により読み取った被検査プリント基板の回路パ
ターンの画情報を２値化し、２値化された画情報から局
所的な画情報を空間的に離散１−だ位置から所定パター
ンで取り出し、そのパター・ンの構成により回路パター
ンの欠陥を検出するとともに、前記の２値化された画情
報を、予め前記検出工程におＬ干るよりも低い分解能で
記憶した正常な回路パターンの画情報と同じ分解能で比
較することにより回路パターンの欠陥を検出し、Ｌ記の
２つの検出結果を組み合わせて出力処理を行なう構成を
採用しているので、複雑な画像処理系や大容量の記憶手
段を必要としない筒中安価な構成により、プリント基板
の位置合わゼ誤差などから生じる疑似欠陥を検出するこ
となく、信頼性の高い回路パターンの欠陥検出が可能な
優れたプリント基板検査方法およびその装置を提供する
ことができる。
取り手段により読み取った被検査プリント基板の回路パ
ターンの画情報を２値化し、２値化された画情報から局
所的な画情報を空間的に離散１−だ位置から所定パター
ンで取り出し、そのパター・ンの構成により回路パター
ンの欠陥を検出するとともに、前記の２値化された画情
報を、予め前記検出工程におＬ干るよりも低い分解能で
記憶した正常な回路パターンの画情報と同じ分解能で比
較することにより回路パターンの欠陥を検出し、Ｌ記の
２つの検出結果を組み合わせて出力処理を行なう構成を
採用しているので、複雑な画像処理系や大容量の記憶手
段を必要としない筒中安価な構成により、プリント基板
の位置合わゼ誤差などから生じる疑似欠陥を検出するこ
となく、信頼性の高い回路パターンの欠陥検出が可能な
優れたプリント基板検査方法およびその装置を提供する
ことができる。
第１図は本発明を採用したプリント基板検査装置の構成
を示したブロック図、第２図はプリント第４図は本発明
における相芽比較処理を示した説明図、第５図は第１図
の装置における作業および処理手順を示したフロ・−チ
ャー１・図である。 １・・・プリント基板 ２・・・カメラ３・・・２値
化回路 ４・・・特徴抽出処理部５・・・シフトレ
ジスタ ６・・・演算回路７・・・相互比較処理部 ８
・−・フィルタ９・・・メモリ ３０・・・拡
大／縮小回路３１・・・比較回路 ３２・・・処理
回路特許出願人 興 和 株式会社 、代理人 弁
理士 加 藤 卓 ・ ？−盟 ！ 警
を示したブロック図、第２図はプリント第４図は本発明
における相芽比較処理を示した説明図、第５図は第１図
の装置における作業および処理手順を示したフロ・−チ
ャー１・図である。 １・・・プリント基板 ２・・・カメラ３・・・２値
化回路 ４・・・特徴抽出処理部５・・・シフトレ
ジスタ ６・・・演算回路７・・・相互比較処理部 ８
・−・フィルタ９・・・メモリ ３０・・・拡
大／縮小回路３１・・・比較回路 ３２・・・処理
回路特許出願人 興 和 株式会社 、代理人 弁
理士 加 藤 卓 ・ ？−盟 ！ 警
Claims (1)
- 【特許請求の範囲】 １）画像読み取り手段により読み取った被検査プリント
基板の回路パターンの画情報を２値化する工程と、 ２値化された画情報から局所的な画情報を所定パターン
で取り出し、そのパターンの構成により回路パターンの
欠陥を検出する第１の検出工程と、 前記の２値化された画情報を、予め前記画像読み取り手
段により読み取り２値化し記憶した正常な回路パターン
の画情報と比較することにより回路パターンの欠陥を検
出する第２の検出工程と、 前記第１と第２の検出工程の検出結果を組み合わせ、所
定の出力手段を介して出力処理する処理工程を有するこ
とを特徴とするプリント基板検査方法。 ２）前記第１の検出工程において画情報の取り出しを行
なう場合、局所画像の中心部と、中心部から等距離にあ
る所定数の空間的に離散した位置から画情報を取り出す
ことを特徴とする特許請求の範囲第１項に記載のプリン
ト基板検査方法。 ３）前記第２の検出工程において画情報の比較を行なう
場合、正常回路パターンの画情報および被検査回路パタ
ーンの画情報が第１の検出工程における２値化画情報よ
りも低い分解能に予め変換されていることを特徴とする
特許請求の範囲第１項または第２項に記載のプリント基
板検査方法。 ４）画像読み取り手段により読み取った被検査プリント
基板の回路パターンの画情報を２値化する手段と、 ２値化された画情報から局所的な画情報を所定パターン
で取り出し、そのパターンの構成により回路パターンの
欠陥を検出する第１の検出手段と、 前記の２値化された画情報を、予め前記画像読み取り手
段により読み取り、２値化し記憶した正常な回路パター
ンの画情報と比較することにより回路パターンの欠陥を
検出する第２の検出手段と、 前記第１と第２の検出工程の検出結果を組み合わせ、所
定の出力手段を介して出力処理する処理手段を有するこ
とを特徴とするプリント基板検査装置。 ５）前記第１の検出手段において画情報の取り出しを行
なう場合、局所画像の中心部と、中心部から等距離にあ
る所定数の空間的に離散した位置から画情報を取り出す
ことを特徴とする特許請求の範囲第４項に記載のプリン
ト基板検査装置。 ６）前記第２の検出手段において画情報の比較を行なう
場合、正常回路パターンの画情報および被検査回路パタ
ーンの画情報が第１の検出手段における２値化画情報よ
りも低い分解能に予め変換されていることを特徴とする
特許請求の範囲第４項または第５項に記載のプリント基
板検査装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60199588A JPS6261390A (ja) | 1985-09-11 | 1985-09-11 | プリント基板検査方法およびその装置 |
| US06/905,922 US4758782A (en) | 1985-09-11 | 1986-09-10 | Method and apparatus for inspecting printed circuit board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60199588A JPS6261390A (ja) | 1985-09-11 | 1985-09-11 | プリント基板検査方法およびその装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6261390A true JPS6261390A (ja) | 1987-03-18 |
Family
ID=16410340
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60199588A Pending JPS6261390A (ja) | 1985-09-11 | 1985-09-11 | プリント基板検査方法およびその装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4758782A (ja) |
| JP (1) | JPS6261390A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020071101A (ko) * | 2001-03-03 | 2002-09-12 | (주)에스엠티코리아 | 피씨비 설계사양 검증시스템 및 이를 이용한 검증방법 |
| CN112651966A (zh) * | 2021-01-18 | 2021-04-13 | 厦门大学嘉庚学院 | 一种基于acyolov4_csp的印刷电路板微小缺陷检测方法 |
Families Citing this family (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA1286724C (en) * | 1986-03-27 | 1991-07-23 | Richard Ralph Goulette | Method and apparatus for monitoring electromagnetic emission levels |
| US4953100A (en) * | 1986-10-03 | 1990-08-28 | Omron Tateisi Electronics Co. | Apparatus for inspecting packaged electronic device |
| US4965515A (en) * | 1986-10-15 | 1990-10-23 | Tokyo Electron Limited | Apparatus and method of testing a semiconductor wafer |
| US5093797A (en) * | 1987-01-13 | 1992-03-03 | Omron Tateisi Electronics Co. | Apparatus for inspecting packaged electronic device |
| JPH0782542B2 (ja) * | 1988-01-29 | 1995-09-06 | 株式会社スキャンテクノロジー | 印字検査方法、印字検査装置および印刷物自動振分けシステム |
| KR0152260B1 (ko) * | 1988-07-08 | 1998-12-15 | 고다까 토시오 | 프로우브 장치 |
| JPH0271179A (ja) * | 1988-09-07 | 1990-03-09 | Hitachi Ltd | 半導体集積回路装置、その製造方法、検査方法及び補修方法 |
| JPH0341347A (ja) * | 1989-04-13 | 1991-02-21 | Mitsubishi Rayon Co Ltd | 欠陥検査方法およびその装置 |
| US5270655A (en) * | 1989-12-22 | 1993-12-14 | Matsushita Electric Industrial Co., Ltd. | Semiconductor integrated circuit having light emitting devices |
| US5204912A (en) * | 1990-02-26 | 1993-04-20 | Gerber Systems Corporation | Defect verification and marking system for use with printed circuit boards |
| US5495424A (en) * | 1990-04-18 | 1996-02-27 | Matsushita Electric Industrial Co., Ltd. | Method and apparatus for inspecting solder portions |
| US5202932A (en) * | 1990-06-08 | 1993-04-13 | Catawa Pty. Ltd. | X-ray generating apparatus and associated method |
| US5263095A (en) * | 1990-09-26 | 1993-11-16 | Dainippon Screen Mfg. Co., Ltd. | Method of and apparatus for processing linework image |
| US5185638A (en) * | 1991-04-26 | 1993-02-09 | International Business Machines Corporation | Computer controlled, multiple angle illumination system |
| US5274713A (en) * | 1991-09-23 | 1993-12-28 | Industrial Technology Research Institute | Real-time apparatus for detecting surface defects on objects |
| US5495535A (en) * | 1992-01-31 | 1996-02-27 | Orbotech Ltd | Method of inspecting articles |
| US6298149B1 (en) | 1996-03-21 | 2001-10-02 | Cognex Corporation | Semiconductor device image inspection with contrast enhancement |
| US6259827B1 (en) | 1996-03-21 | 2001-07-10 | Cognex Corporation | Machine vision methods for enhancing the contrast between an object and its background using multiple on-axis images |
| DE19709939A1 (de) * | 1997-03-11 | 1998-09-17 | Atg Test Systems Gmbh | Verfahren und Vorrichtung zum Prüfen von Leiterplatten |
| US6075881A (en) * | 1997-03-18 | 2000-06-13 | Cognex Corporation | Machine vision methods for identifying collinear sets of points from an image |
| US6608647B1 (en) | 1997-06-24 | 2003-08-19 | Cognex Corporation | Methods and apparatus for charge coupled device image acquisition with independent integration and readout |
| US6381375B1 (en) | 1998-02-20 | 2002-04-30 | Cognex Corporation | Methods and apparatus for generating a projection of an image |
| US6381366B1 (en) | 1998-12-18 | 2002-04-30 | Cognex Corporation | Machine vision methods and system for boundary point-based comparison of patterns and images |
| US6687402B1 (en) | 1998-12-18 | 2004-02-03 | Cognex Corporation | Machine vision methods and systems for boundary feature comparison of patterns and images |
| US6684402B1 (en) | 1999-12-01 | 2004-01-27 | Cognex Technology And Investment Corporation | Control methods and apparatus for coupling multiple image acquisition devices to a digital data processor |
| US20040189847A1 (en) * | 2000-03-08 | 2004-09-30 | Dazor Manufacturing Corp. | Video magnification inspection system |
| US6748104B1 (en) | 2000-03-24 | 2004-06-08 | Cognex Corporation | Methods and apparatus for machine vision inspection using single and multiple templates or patterns |
| DE10043726C2 (de) * | 2000-09-05 | 2003-12-04 | Atg Test Systems Gmbh | Verfahren zum Prüfen von Leiterplatten mit einem Paralleltester und eine Vorrichtung zum Ausführen des Verfahrens |
| US7006669B1 (en) | 2000-12-31 | 2006-02-28 | Cognex Corporation | Machine vision method and apparatus for thresholding images of non-uniform materials |
| JP2002259948A (ja) * | 2001-03-02 | 2002-09-13 | Tdk Corp | 次処理決定方法、検査方法および検査装置 |
| JP4490615B2 (ja) * | 2001-12-25 | 2010-06-30 | 株式会社東芝 | 半導体処理装置、半導体処理システムおよび半導体処理管理方法 |
| US6822624B2 (en) * | 2002-09-10 | 2004-11-23 | Universal Avionics Systems Corporation | Display generation system |
| US7639861B2 (en) | 2005-09-14 | 2009-12-29 | Cognex Technology And Investment Corporation | Method and apparatus for backlighting a wafer during alignment |
| US8111904B2 (en) | 2005-10-07 | 2012-02-07 | Cognex Technology And Investment Corp. | Methods and apparatus for practical 3D vision system |
| US8162584B2 (en) | 2006-08-23 | 2012-04-24 | Cognex Corporation | Method and apparatus for semiconductor wafer alignment |
| US20110129125A1 (en) * | 2009-12-01 | 2011-06-02 | Soo Kyung Kim | Biochip detection system with image correction unit and distorted image correcting method using the same |
| CN103091332B (zh) * | 2013-01-16 | 2014-09-24 | 浙江科技学院 | 一种基于机器视觉的u型粉管的检测方法及其检测系统 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49131543A (ja) * | 1973-04-20 | 1974-12-17 | ||
| JPS5748163A (en) * | 1980-09-03 | 1982-03-19 | Hitachi Ltd | Method and device for inspection of pattern |
| JPS60501429A (ja) * | 1983-03-21 | 1985-08-29 | ベルトロニクス，インコ−ポレ−テツド | 物体の認識方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3991302A (en) * | 1974-11-22 | 1976-11-09 | Grumman Aerospace Corporation | Method for detecting and isolating faults in digital and analog circuits with multiple infrared scanning under conditions of different stimuli |
| US4056716A (en) * | 1976-06-30 | 1977-11-01 | International Business Machines Corporation | Defect inspection of objects such as electronic circuits |
| US4507605A (en) * | 1982-05-17 | 1985-03-26 | Testamatic, Incorporated | Method and apparatus for electrical and optical inspection and testing of unpopulated printed circuit boards and other like items |
-
1985
- 1985-09-11 JP JP60199588A patent/JPS6261390A/ja active Pending
-
1986
- 1986-09-10 US US06/905,922 patent/US4758782A/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49131543A (ja) * | 1973-04-20 | 1974-12-17 | ||
| JPS5748163A (en) * | 1980-09-03 | 1982-03-19 | Hitachi Ltd | Method and device for inspection of pattern |
| JPS60501429A (ja) * | 1983-03-21 | 1985-08-29 | ベルトロニクス，インコ−ポレ−テツド | 物体の認識方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020071101A (ko) * | 2001-03-03 | 2002-09-12 | (주)에스엠티코리아 | 피씨비 설계사양 검증시스템 및 이를 이용한 검증방법 |
| CN112651966A (zh) * | 2021-01-18 | 2021-04-13 | 厦门大学嘉庚学院 | 一种基于acyolov4_csp的印刷电路板微小缺陷检测方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4758782A (en) | 1988-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6261390A (ja) | プリント基板検査方法およびその装置 | |
| US5848189A (en) | Method, apparatus and system for verification of patterns | |
| EP0195161A2 (en) | Apparatus for automatically inspecting objects and identifying or recognizing known and unknown portions thereof, including defects and the like and method | |
| JPH05256796A (ja) | 検査システム | |
| CA1257009A (en) | Process for optically testing circuit boards | |
| JP4071866B2 (ja) | 配線パターン検査装置 | |
| JPH08210820A (ja) | 部品実装基板の外観検査装置における被検査部の認識方法及び装置 | |
| JP2002005850A (ja) | 欠陥検査方法及びその装置、マスクの製造方法 | |
| JP2003086919A (ja) | パターン検査装置 | |
| JP3575512B2 (ja) | パターン検査方法及び装置 | |
| KR20230138869A (ko) | 검사 시스템, 교사 데이터 생성 장치, 교사 데이터 생성 방법 및 기록 매체에 기록된 프로그램 | |
| JP4084969B2 (ja) | パターン検査装置及びパターン検査方法 | |
| JPH06109446A (ja) | 配線パターン検査装置 | |
| JPH0429041A (ja) | 配線パターン検査装置 | |
| JP2003203218A (ja) | 外観検査装置および方法 | |
| JP3919505B2 (ja) | パターン検査装置および方法 | |
| JPS6186638A (ja) | 配線パターン欠陥検査方法 | |
| JP3210713B2 (ja) | 所定の特徴及び許容差の識別のための画像化パターンの収縮、拡張及び処理を用いた幾何学的パターン検査方法及び装置 | |
| CN114441554B (zh) | 检测方法 | |
| JP2001183119A (ja) | パターン検査装置 | |
| JP2676990B2 (ja) | 配線パターン検査装置 | |
| JP2819905B2 (ja) | 配線パターン検査装置 | |
| JP2745763B2 (ja) | 配線パターン検査装置 | |
| JP3189488B2 (ja) | プリント配線基板の検査装置 | |
| JPH05108799A (ja) | 配線パターン検査装置 |