JPS62275356A - 識別信号形成方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ３、発明の詳細な説明 Ａ、産業上の利用分野 本発明は、光ディスクの各セクタの先頭部等にそれぞれ
記録されるセクタアドレス等の識別信号を形成するため
の方法に関する。

Ｂ０発明の概要 本発明は、光デイスク記録媒体に対し、各セクタ毎に記
録されるトラックアドレスやセクタアドレスを含む識別
信号の形成方法において、１６ビットのトランクアドレ
ス及び８ビットのセクタアドレスに対して８ビットの整
数倍のビット数の誤り訂正用ＢＣＨ符号を付加したもの
を多重書きして識別信号を形成することにより、ランダ
ムエラーに対する誤り訂正能力を高めるとともに、エン
コード、デコードに要するハードウェア構成を簡略化す
るものである。

Ｃ０従来の技術 一般に、光ディスク、光磁気ディスク等のディスク状光
学記録媒体に（よ、同心円状あるいは／ｌＷＩ巻状（ス
パイラル状）のトラックが形成されており、１つのトラ
ックは複数のセクタに分割されている。

これらの各セクタのそれぞれ所定位１、例えば各先頭位
置には、新たなディスクの使用開始に先立つ所謂フォー
マツティング処理やディスク供給者側での所謂プリフォ
ーマツティング処理等により、同期パターン、アドレス
、ＣＲＣ誤り検出符号等の所謂識別信号が記録されてい
る。この識別信号のアドレス情報により、記録データに
対するランダムアクセスが可能となっている。

この識別信号の記録された各セクタの識別部は、ＩＤ部
あるいは広義のアドレス部とも称されており、従来にお
いては、例えばトラックアドレスとセクタアドレスにＣ
ＲＣ誤り検出符号が付加された単位情報（１ブロツク）
が多重書き（例えば３重書き）されて記録されている。

Ｄ１発明が解決しようとする問題点 ところで、このような従来の識別信号の記録形態におい
ては、エラーコードとしてＣＲＣのような誤り検出符号
を用いているため、バーストエラーに対してはデータ再
現性を良好に保てるものの、光デイスク特有のランダム
エラーに対して弱いという欠点がある。また、上記アド
レスと誤り検出符号とより成る記録情報単位の長さにつ
いては、格別の規定もなく、エンコーダやデコーダのハ
ードウェア構成を簡略化する配慮も何等なされていない
のが現状である。

本発明は、このような実情に鑑みてなされたものであり
、ランダムエラーに対する誤り訂正能力を高めるととも
に、エンコード、デコードに要するハードウェア構成を
簡略化し得るような識別信号形成方法の提供を目的とす
る。

Ｅ１問題点を解決するための手段 本発明に係る識別信号形成方法は、上述の問題点を解決
するために、複数のセクタに分割されたディスク状光学
記録媒体における各セクタのそれぞれ所定位置に記録さ
れる少なくともアドレスを含む識別信号の形成方法にお
いて、１６ビットのトランクアドレス及び８ビットのセ
クタアドレスに対して８ビットの整数倍のビット数の誤
り訂正用ＢＣＨ符号を付加したものを多重書きして識別
信号を形成することを特徴としている。

Ｆ１作用 ＢＣＨ符号を用いているため、簡単なハードウェア構成
にもかかわらず高い誤り訂正能力を達成でき、また８ビ
ットを基準としてその整数倍に各部のビット長を規定し
ているため、信号処理動作として同じサイクルの繰り返
しを利用することや回路の共用を図ることにより、ハー
ドウェア構成をより簡略化できる。

Ｇ、実施例 第１図は本発明の識別信号形成方法の一実施例を説明す
るための図であり、光デイスク上の１トラツクを直線的
に引き伸ばし、■セクタの識別部を拡大して模式的に示
している。

この第１図において、ｌトランクは複数のセクタから成
り、１セクタは、例えばプリフォーマットされた識別部
ＩＤＲと、−ＩＣのセクタデータが記録される領域とし
てのデータ部ＤＴＰとから成っている。識別部ＩＤＲの
先頭位置には、データ読み取り時にクロック発生用ＰＬ
Ｌ回路等の動作を安定化するための同期信号（ＰＬ○シ
ンク）ＰｕＯ２の記録部が先頭に配置され、この同期信
号ＰＬＯ３の記録部に連続して、セクタ識別アドレス情
報の１つの記録単位となるブロックＢＬが３重書きされ
て配置されている。すなわち、同じ内容のセクタ識別ア
ドレス情報の３つの記録単位ブロックＢＬＩ、ＢＬ２、
ＢＬ３が同期信号ＰＬＯ８に続いて順次配設されており
、各記録単位ブロックＢＬは、先頭にシンクパターンの
アドレスマークＳＰＡが配され、トランクアドレスＴＡ
、セクタアドレスＳＡ及びＢＣＨ符号よりなる誤り訂正
符号ＥＣＣが配されて成っている。なお、３つのブロッ
クＢＬＩ〜ＢＬ３により同しアドレス及びＥＣＣデータ
が３重書きされるわけであるが、各シンクパターン５Ｐ
ＡＩ、５ＰＡ２．５ＰＡ３については、各ブロックＢＬ
Ｉ〜ＢＬ３を識別するために、互いに異なるアドレスマ
ークが書かれている。

このような識別部ＩＤＲにおいて、トラノクアドレスＴ
Ａは１６ビソト、セクタアドレスＳＡは８ビットで、こ
れらのアドレスデータの合計は２４ビットとなっており
、誤り訂正符号ＥＣＣの長さは、アドレスデータの合計
に等しく２４ビットとなっている。また、シンクパター
ンのアドレスマークＳＰＡの長さは１２ビットで、これ
らのシンクパターンＳＰＡ、　　トラックアドレスＴＡ
、セクタアドレスＳＡ及び誤り訂正符号ＥＣＣの計６０
ビットで１つの記録単位となるブロックＢＬが構成され
ている。ここで、データ変調方式として所謂バイフェー
ズマーク（ディジタルＦＭ）方式を採用する場合には、
シンクパターンのアドレスマークＳＰＡ、）ランクアド
レスＴＡ及びセクタアドレスＳＡより成るアドレス部、
及び誤り訂正符号ＥＣＣの各チャンネルクロックは、そ
れぞれ２４．４８及び４８となって、１ブロツクＢＬは
計１２０チャンネルクロックで構成されることになる。

このようなアドレス情報の１つの記録単位となるブロッ
クＢＬが、ＢＬＩ、ＢＬ２、ＢＬ３のように３重書きさ
れて、例えば８０チヤンネルクロツタのＰＬＯ同期信号
記録部に連なって配設されている。

次に、上記トラックアドレスＴＡ及びセクタアドレスＳ
Ａのビット数の選定理由について説明する。先ず、一般
のディジタル信号処理系においては、８ビット（１バイ
ト）及びその倍数のビット数が広く採用されており、デ
ィジタル回路部品等も、この８ビットあるいはその倍数
のビット数のものが多いことを考慮すると、各アドレス
ＴＡ、ＳＡのビット数も８ビットあるいはその倍数を採
用することが好ましい。また、トラックアドレスＴＡに
ついては、光ディスクに記録可能な最大トランク数を識
別可能であることが必要とされるが、現在開発され供給
されつつある光ディスクのサイズ（径）としては、３．
５インチ、５インチ、１２インチ等が挙げられ、トラン
クピンチはいずれも略１．６μｍ程度となっていること
より、１枚の光デイスク上のトランク数の最大値は、最
大径１２インチのディスクの有効記録領域としての半径
が約７３ｍから約１４８鶴までの略７５會■幅の領域に
記録可能な約４７００本となる。したがって、８ビット
で指定可能なアドレス故２５６では足りず、トラックア
ドレスＴＡのビット数としては１６ビノトが必要となる
。次に、セクタアドレスＳＡの最大値については、ｌセ
クタのデータ記録容量によっても異なるが、通常ＩＫＢ
（１０２４バイト）で１トラツク当たり最大４０セクタ
程度であり、ｌセクタ５１２バイトとしても、１トラツ
ク当たり７０〜８０セクタ程度である。したがって、セ
クタアドレスＳＡは８ビットでよい。

次に、誤り訂正符号ＥＣＣのビット数についても、上述
と同様に８ビット又はその倍数が好ましいわけであるが
、従来のＣＲＣと同様に１６ビノトとした場合には、エ
ラー訂正能力が不充分であり、光デイスク特有のランダ
ムエラーに対して弱いという欠点がある。そこで、２４
ビットのＢＣＨ符号を採用し、符号間距離が１２で誤り
訂正能力が５の誤り訂正符号ＥＣＣとしている。このＢ
ＣＨ符号は、シリアル信号処理により生成でき、符号間
距離を大きくとれ、誤り訂正能力が高いという利点を有
している。

以上のような各部ビット数を採用することにより、次の
ような利点がある。すなわち、上記誤り訂正符号ＥＣＣ
は、上述した各アドレスＴＡ、ＤＡのビット数の合計２
４ビットに等しくなっており、さらに、シンクパターン
のアドレスマークＳＰＡも含めて、全てが１２ビット　
（２４チヤンネルクロツク）の整数倍となっており、ハ
ードウェアの点から見ても同じサイクルの繰り返しを行
う簡単な構成でよく、エンコーダ（符号器）やデコーダ
（復号器）の規模をより小さくできる。また、各アドレ
スＴＡ、ＤＡの各ビット数及び誤り訂正符号ＥＣＣのビ
ット数は、いずれも８ビットの倍数となっているため、
例えばデータ部ＤＴＲで用いられている８−１０変換等
の所謂ハイドベースの変調方式とのマツチングも良く、
識別部ＩＤＲに各種バイトベース変調を採用することも
容易に実現できる。さらに、上述のように多重書き（３
重書き）されたブロックＢＬＩ−ＢＬ３の各アドレス値
や各誤り訂正符号を単純比較する場合において、あるい
は目的アドレス等の基準アドレス及び該基準アドレスを
エンコードして得られた誤り訂正符号と、セクタの識別
部を実際に読み取って得られたアドレス及び誤り訂正符
号とを単純比較する場合において、例えば２４ビットの
比較器（コンパレータ）を１つ用いて時分割的にアドレ
スデータの比較動作と誤り訂正符号データの比較動作と
を行わせることができ、ハードウェア構成を簡略化する
ことができる。

次に、上記誤り訂正符号ＥＣＣの一興体例となるＢＣＨ
符号について、第２図及び第３図を参照しながら説明す
る。第２図の入力端子１１には、上記トランクアドレス
ＴＡ及びセクタアドレスＳＡの全２４ビットのデータが
供給されており、例えば、トラックアドレスＴＡのＭＳ
Ｂ（最上位とノド）Ｄ２．からセクタアドレスＳＡのＬ
ＳＢ　（最下位ビン））Ｄ＋１までがこの順に供給され
ている。

この入力データは、ＢＣＨ符号生成回路１２に供給され
るとともに切換スイッチ１３の被ｉ！沢端子ａに供給さ
れ、切換スイッチ１３からのデータは切換スイッチ１４
の被選択端子ａを介して出力端子１５より取り出される
。ＢＣＨ符号生成回路１２は、２４個の１ビット遅延素
子ＤＬと、例えば１４個の加算器（排他的論理和回路）
ＡＲと、スイッチ１６とから成り、生成多項式Ｇ（×）
が例えば Ｇ（ｘ）−ｘ”コ＋×１９十ｘＩＩ＋、×１４千Ｘｌ！
＋ｘＩ！＋ｘＩ＠＋ｘ”＋ｘ’＋ｘ”＋ｘ’＋ｘ’＋ｘ
”＋ｘ＋１となるような２３ピントのＢＣＨ符号を生成
するものである。この２３ビットのＢＣＨ符号は、符号
間距離が１１で、誤り訂正能力が５ビア）と強力であり
、さらにパリティ付加回路１７により偶数パリティ１ビ
ットが付加されて、２４ビー／　トの拡張ＢＣＨ符号が
形成される。このパリティ付加回路１７は、排他的論理
和をとる加算器ＡＲと、１ビット遅延素子ＤＬと、イン
バータＩＮＶとから成り、スイッチ１８が閉じられ（オ
ンされ）ている間の入力データを順次加算する（排他的
論理和をとる）ことにより、全データビットに対するパ
リティビットを出力する。

このような回路構成において、入力端子１１に対して、
第３図に示すように時刻ｔ０からトラックアドレスＴＡ
のＭＳＢ（最上位ビア））Ｄｚ＊が入力開始され、時刻
ｔ１、ｔ、・・・となるに従って順次り。、Ｄ２１・・
・が入力されるようになり、時刻ｔ。〜ｔ２４間にセク
タアドレスＳＡのＬＳＢ（ｌ下位ビット）Ｄｏが人力さ
れるときの動作について説明する。このアドレスデータ
の全２４ビットが供給される上記時刻ｔ、からＬ１２ま
での間は、上記切換スイッチ１３及び１４はいずれも被
選択端子ａ側に切換接続されており、出力端子１５から
は上記人力データＤ！１〜Ｄ０がそのまま順次出力され
る。またこの時刻ｔ０からｔｉ４までの間は、上記スイ
ッチ１６がオン状態で上記ＢＣＨ符号生成動作が行われ
、スイッチ１８もオン状態でパリティデータ生成中とな
っている。次に、時刻ｔ２４〜ｔ４９の２４ビットクロ
ツクの間は、誤り訂正符号データの出力が順次行われる
期間であり、切換スイッチ１３は端子す側に切換接続さ
れスイッチ１６はオフされることによって、時刻ｔｚａ
〜ｔ４゜の２３ビットクロツクの間に上記ＢＣＨ符号生
成回路１２からの出力ＥＣＣデータＰ、〜Ｐ０を順次出
力し、この間スイッチ１８をオンし続けてパリティデー
タ生成を持続させ、こうして生成されたパリティデータ
Ｑを次の時刻ｔ４−〜ｔ４９の１ビットクロック間で出
力する。切換スイッチ１４はこの１ビットクロック間の
み端子す側に切換接続され、スイッチ１８はこの間のみ
オフされる。

以上のようなりＣＨ符号の誤り訂正符号によれば、シリ
アル演算処理で良いため、例えばリードソロモン符号等
に比べて回路構成が簡単で済み、処理速度も高速である
。また、Ｂ　ＨＣ符号による高い誤り検出及び訂正能力
に加えて、ｌビットのパリティビットを付加しているた
め、高速性が要求される場合等には、このパリティチェ
ックのみで済ませることも可能である。

なお、本発明は、上記実施例のみに限定されるものでは
なく、例えば多重書きの数は３重に限定されず、また、
ＢＣＨ符号の生成回路も第３図の例には限定されず種々
の構成が可能である。

Ｈ１発明の効果 本発明の識別信号形成方法によれば、トラックアドレス
、セクタアドレス及び践り訂正符号が、いずれも８ビッ
トの倍数に設定されるため、サイクルの繰り返しや回路
の共用等によりハードウェア構成を簡略化でき、バイト
ベース変調とのマツチングが良好である。また、誤り訂
正符号にＢＤＨ符号を採用しているため、シリアル処理
で符号生成が行え、簡単な構成にもかかわらずランダム
エラーに対して強力な誤り対策が実現できる。

【図面の簡単な説明】

第１図は本発明の一実施例となる識別信号形成方法によ
り形成され記録された識別部のフォーマットを示す図、
第２図は該実施例に用いられる誤り訂正符号生成回路の
一例を示すブロック図、第３図は第２図の構成の動作を
説明するためのタイムチャートである。 ＩＤＲ・・・識別部 ＤＴＰ・・・データ部 ＴＡ・・・トラックアドレス ＳＡ・・・セクタアドレス ＥＣＣ・・・誤り訂正符号 １１・・・入力端子 １２・・・ＢＣＨ符号生成回路 １５・・・出力端子 １７・・・パリティ付加回路

Claims (1)

1. 【特許請求の範囲】 複数のセクタに分割されたディスク状光学記録媒体にお
   ける各セクタのそれぞれ所定位置に記録される少なくと
   もアドレスを含む識別信号の形成方法において、 １６ビットのトラックアドレス及び８ビットのセクタア
   ドレスに対して８ビットの整数倍のビット数の誤り訂正
   用ＢＣＨ符号を付加したものを多重書きして識別信号を
   形成することを特徴とする識別信号形成方法。