JPS62168280A - ベクトル描画装置 - Google Patents
ベクトル描画装置Info
- Publication number
- JPS62168280A JPS62168280A JP61009564A JP956486A JPS62168280A JP S62168280 A JPS62168280 A JP S62168280A JP 61009564 A JP61009564 A JP 61009564A JP 956486 A JP956486 A JP 956486A JP S62168280 A JPS62168280 A JP S62168280A
- Authority
- JP
- Japan
- Prior art keywords
- vector
- word
- display memory
- pixels
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000013598 vector Substances 0.000 title claims abstract description 90
- 230000015654 memory Effects 0.000 claims abstract description 57
- 238000000034 method Methods 0.000 claims description 22
- 238000010586 diagram Methods 0.000 description 10
- 238000007796 conventional method Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000010422 painting Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000010187 selection method Methods 0.000 description 2
- UKUVVAMSXXBMRX-UHFFFAOYSA-N 2,4,5-trithia-1,3-diarsabicyclo[1.1.1]pentane Chemical compound S1[As]2S[As]1S2 UKUVVAMSXXBMRX-UHFFFAOYSA-N 0.000 description 1
- 206010011224 Cough Diseases 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 210000003205 muscle Anatomy 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/20—Function-generator circuits, e.g. circle generators line or curve smoothing circuits
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/393—Arrangements for updating the contents of the bit-mapped memory
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Image Generation (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔目 次〕
概要
産業上の利用分野
従来の技術と発明が解決しようとする問題点問題点を解
決するための手段 作用 実施例 発明の効果 〔概要〕 ビットマツプ型の表示用メモリを備えた表示装置におい
て、該表示用メモリを、N×N(Nは正の整数)の画素
からなる正方形の領域に分割しておき、該表示用メモリ
にベクトルを描画するとき、該描画するベクトルの傾き
(α)に対応して、該傾き(α)が、45度以上のとき
には、左右の隣接した2つの上記領域を選択し、該ベク
トルの傾き(α)が、45度以下のときには、上下の隣
接した2つの上記領域を選択して、同時に当該ベクトル
を構成する画素に対応したデータを書き込み1表示する
ようにしたものである。
決するための手段 作用 実施例 発明の効果 〔概要〕 ビットマツプ型の表示用メモリを備えた表示装置におい
て、該表示用メモリを、N×N(Nは正の整数)の画素
からなる正方形の領域に分割しておき、該表示用メモリ
にベクトルを描画するとき、該描画するベクトルの傾き
(α)に対応して、該傾き(α)が、45度以上のとき
には、左右の隣接した2つの上記領域を選択し、該ベク
トルの傾き(α)が、45度以下のときには、上下の隣
接した2つの上記領域を選択して、同時に当該ベクトル
を構成する画素に対応したデータを書き込み1表示する
ようにしたものである。
本発明は、ビットマツプ型の表示メモリを備えた表示装
置において、該表示メモリに高速にベクトルを描画して
表示するベクトル描画方式に関する。
置において、該表示メモリに高速にベクトルを描画して
表示するベクトル描画方式に関する。
最近の計算機システムの高性能化に伴って、複雑な画像
データを処理して表示することが行われるようになって
きた。
データを処理して表示することが行われるようになって
きた。
この場合、該画像を構成している複数個のベクトル(直
線)を、表示装置の表示メモリに高速に。
線)を、表示装置の表示メモリに高速に。
且つ経済的に描画して表示することが要求される。
又、該画像処理においては、該画像に対する拡大/縮小
を実時間で実現することが必要となるが、このような要
求に対処する為にも、上記ベクトルを、表示装置の表示
メモリに高速に描画して、表示することが必要となる。
を実時間で実現することが必要となるが、このような要
求に対処する為にも、上記ベクトルを、表示装置の表示
メモリに高速に描画して、表示することが必要となる。
〔従来の技術と発明が解決しようとする問題点〕第4図
は、従来のベクトル描画方式の概念を説明した図であっ
て、(a)は表示用メモリに対するベクトルの書き込み
9表示の態様を示し、(b)、(C)は従来技術による
ベクトル書き込み方式を示しており、(d)は従来技術
の問題点の一つを説明している。
は、従来のベクトル描画方式の概念を説明した図であっ
て、(a)は表示用メモリに対するベクトルの書き込み
9表示の態様を示し、(b)、(C)は従来技術による
ベクトル書き込み方式を示しており、(d)は従来技術
の問題点の一つを説明している。
一般に、ビットマツプ型のディスプレイ(CRT)の表
示画面は、通常、1000ドツト×1000ドツト程度
の画素からなり、それぞれの画素に対応して表示用メモ
リ1ビツトを有している。
示画面は、通常、1000ドツト×1000ドツト程度
の画素からなり、それぞれの画素に対応して表示用メモ
リ1ビツトを有している。
このような型のディスプレイ(CRT)上でベクトル(
直線)を表示する場合には、本図の(a)に示すように
、点列を該表示用メモリに書き込む必要がある。
直線)を表示する場合には、本図の(a)に示すように
、点列を該表示用メモリに書き込む必要がある。
従来方式の1つは、(b)図に示すように、上記表示用
メモリ 1の語単位に読み書きするものであり、該ベク
トルの開始点である■は語41に含まれるが、■は語3
1に含まれると云うように、それぞれの点が、互いに異
なる語に含まれる為、1回の書き込みに対して、ベクト
ルの1点しか描画できず、描画速度が遅いと云う問題が
あった。
メモリ 1の語単位に読み書きするものであり、該ベク
トルの開始点である■は語41に含まれるが、■は語3
1に含まれると云うように、それぞれの点が、互いに異
なる語に含まれる為、1回の書き込みに対して、ベクト
ルの1点しか描画できず、描画速度が遅いと云う問題が
あった。
従来方式の他の1つは、(c)図に示すように、任意の
点から、例えば、4×4の画素からなる正方形の領域を
1語として読み書きするものであり、1回の書き込みで
4点が描画できる為高速ではあるが、該4×4の正方形
の領域が任意の位置をとる為、そのアドレスの計算、或
いは、データの順序も、該領域の始点画素のアドレスに
よって変わる等して複雑であり、関連ハードウェアが大
規模になると云う問題があった。
点から、例えば、4×4の画素からなる正方形の領域を
1語として読み書きするものであり、1回の書き込みで
4点が描画できる為高速ではあるが、該4×4の正方形
の領域が任意の位置をとる為、そのアドレスの計算、或
いは、データの順序も、該領域の始点画素のアドレスに
よって変わる等して複雑であり、関連ハードウェアが大
規模になると云う問題があった。
このときの様子を示したものが、(d)図であって、例
えば、(イ)点を始点画素とした4×4の画素からなる
正方形の領域においては、本図から明らかな如く、一定
の順序でデータを書き込むことができるが、(ロ)点を
始点画素とした同じ4×4の画素からなる正方形の領域
においては、書き込みデータの順序に逆転(例えば、^
、B、8,9.IE。
えば、(イ)点を始点画素とした4×4の画素からなる
正方形の領域においては、本図から明らかな如く、一定
の順序でデータを書き込むことができるが、(ロ)点を
始点画素とした同じ4×4の画素からなる正方形の領域
においては、書き込みデータの順序に逆転(例えば、^
、B、8,9.IE。
F、−の如く)が発生する為、書き込みゲートに対する
制御がが複雑になると云う問題があった。
制御がが複雑になると云う問題があった。
本発明は上記従来の欠点に鑑み、上記4×4の画素から
なる正方形の語の構成を簡単にして、少ないハードウェ
アでアクセスができ、且つベクトルを構成する複数個の
画素を同時に書き込むことができる方法を提供すること
を目的とするものである。
なる正方形の語の構成を簡単にして、少ないハードウェ
アでアクセスができ、且つベクトルを構成する複数個の
画素を同時に書き込むことができる方法を提供すること
を目的とするものである。
第1図は本発明の詳細な説明する図であって、(a)は
語の選択方式を示し、(b)は表示用メモリ1における
各語の配置例を示している。
語の選択方式を示し、(b)は表示用メモリ1における
各語の配置例を示している。
本発明においては、同時に書き込みができる4×4の画
素からなる正方形の領域(語) 11を、図示の如く固
定化し、ベクトル(直線)の傾き (α)が、45度以
下の時には、上下に隣接した2つの語を選択し、該ベク
トルの傾き (α)が45度以上の時には、左右の隣接
した2つの語を選択し、それぞれの2語に同時に当該ベ
クトルを構成する画素に対応するデータを書き込むよう
に構成する。
素からなる正方形の領域(語) 11を、図示の如く固
定化し、ベクトル(直線)の傾き (α)が、45度以
下の時には、上下に隣接した2つの語を選択し、該ベク
トルの傾き (α)が45度以上の時には、左右の隣接
した2つの語を選択し、それぞれの2語に同時に当該ベ
クトルを構成する画素に対応するデータを書き込むよう
に構成する。
これは、上記ベクトルの傾き(α)が45度以下の場合
、該上下の2つの語のそれぞれにおいて、当該ベクトル
を構成する点(画素)が、始端、終端を除くと常に4つ
含まれる点に着目して決定した選択方法である。
、該上下の2つの語のそれぞれにおいて、当該ベクトル
を構成する点(画素)が、始端、終端を除くと常に4つ
含まれる点に着目して決定した選択方法である。
この様子の一部を本図(a)において、斜線で示してお
り、語i+1から始まるベクトルの傾き (α)が45
度以下であると、該斜線で示した画素の範囲内において
、いかなるベクトルも、上下に隣接した各語内に4つの
画素を含むことが理解できる。
り、語i+1から始まるベクトルの傾き (α)が45
度以下であると、該斜線で示した画素の範囲内において
、いかなるベクトルも、上下に隣接した各語内に4つの
画素を含むことが理解できる。
本発明の他のポイントは、上記のようにして、隣接する
上下、または左右の2つの語を同時に選択する必要があ
る為、本図(b)で示したように、表示用メモリ 1を
2つに分割して、それぞれの表示用メモリ la、 l
bに、上記上下、または左右の隣接した語が必ず、該2
つに分割された表示用メモリ la、 lbの別の部分
に入るように構成する所にある。
上下、または左右の2つの語を同時に選択する必要があ
る為、本図(b)で示したように、表示用メモリ 1を
2つに分割して、それぞれの表示用メモリ la、 l
bに、上記上下、または左右の隣接した語が必ず、該2
つに分割された表示用メモリ la、 lbの別の部分
に入るように構成する所にある。
今、表示用メモリ 1aに存在する1+1語の領域11
(ハツチで示す)に注目すると、その語の上下。
(ハツチで示す)に注目すると、その語の上下。
左右の語は、下図の如くになる。
即ち、該i+1語の上下の語は、1語と、2i+1語で
あり、該i+1語の左右の語は、i語と、112語であ
って、表示用メモリ Iを第1図(b)のような構成に
すると、上記上下、左右の語は何れも、別の表示用メモ
リ1bに含まれていることが分かる。
あり、該i+1語の左右の語は、i語と、112語であ
って、表示用メモリ Iを第1図(b)のような構成に
すると、上記上下、左右の語は何れも、別の表示用メモ
リ1bに含まれていることが分かる。
表示用メモリ1をこのように構成することによって、任
意の語の上下、又は左右の2つの語を同時にアクセスす
ることができる。
意の語の上下、又は左右の2つの語を同時にアクセスす
ることができる。
即ち、本発明によれば、ビットマツプ型の表示用メモリ
を備えた表示装置において、該表示用メモリを、N×N
(Nは正の整数)の画素からなる正方形の領域に分割し
ておき、該表示用メモリにベクトルを描画するとき、該
描画するベクトルの傾き(α)に対応して、該傾き(α
)が、45度以上のときには、左右の隣接した2つの上
記領域を選択し、該ベクトルの傾き(α)が、45度以
下のときには、上下の隣接した2つの上記領域を選択し
て、同時に当該ベクトルを構成する画素に対応したデー
タを書き込み5表示するようにしたものであるので、簡
単なメモリアクセス回路によって、ベクトルを構成する
複数の画素を、一度のアクセスで書き込むことができ、
高速のベクトル描画が可能となる効果がある。
を備えた表示装置において、該表示用メモリを、N×N
(Nは正の整数)の画素からなる正方形の領域に分割し
ておき、該表示用メモリにベクトルを描画するとき、該
描画するベクトルの傾き(α)に対応して、該傾き(α
)が、45度以上のときには、左右の隣接した2つの上
記領域を選択し、該ベクトルの傾き(α)が、45度以
下のときには、上下の隣接した2つの上記領域を選択し
て、同時に当該ベクトルを構成する画素に対応したデー
タを書き込み5表示するようにしたものであるので、簡
単なメモリアクセス回路によって、ベクトルを構成する
複数の画素を、一度のアクセスで書き込むことができ、
高速のベクトル描画が可能となる効果がある。
以下本発明の実施例を図面によって詳述する。
第2図は本発明の一実施例をブロック図で示した図であ
り、2つに分割されて構成されている表示用メモリ L
a、lbと、ベクトルを構成している画素に対応するデ
ータを書き込む為の語レジスタ5 a +5b、及びそ
の関連機構が本発明を実施するのに必要な機能ブロック
である。
り、2つに分割されて構成されている表示用メモリ L
a、lbと、ベクトルを構成している画素に対応するデ
ータを書き込む為の語レジスタ5 a +5b、及びそ
の関連機構が本発明を実施するのに必要な機能ブロック
である。
以下、前述の第1図で示した傾き(α)が45度以下の
ベクトルを描画する場合を例にして、本発明によるベク
トル描画方式を説明する。
ベクトルを描画する場合を例にして、本発明によるベク
トル描画方式を説明する。
一般に、表示装置では、表示用メモリ 1からディスプ
レイ(CRT)の各画素に表示する為の情報(データ)
を読み出し、該表示データに従って、変換表(LOT)
をアクセスして得られた輝度情報から、上記ディスプレ
イ(CR1’ )に表示する為のビデオ信号を生成する
部分が必要であるが、この部分については、本発明に直
接関係ないので、本実施例においては省略しである。
レイ(CRT)の各画素に表示する為の情報(データ)
を読み出し、該表示データに従って、変換表(LOT)
をアクセスして得られた輝度情報から、上記ディスプレ
イ(CR1’ )に表示する為のビデオ信号を生成する
部分が必要であるが、この部分については、本発明に直
接関係ないので、本実施例においては省略しである。
先ず、第1図(a)で示した例(■〜[相])では、該
ベクトルの傾き (α)は、45度以下であるので、上
下に隣接した2つの語を選択するように機能する。
ベクトルの傾き (α)は、45度以下であるので、上
下に隣接した2つの語を選択するように機能する。
この時の選択動作は、当該ベクトルの最初の点■を含む
語i+1と、該ベクトルが上向きであるので、上に隣接
した語である語1を選択する。
語i+1と、該ベクトルが上向きであるので、上に隣接
した語である語1を選択する。
この2つの語に対して、同時に書き込むことにより、■
〜■の4点を同時に書き込むことができる。この場合、
語lには、当該ベクトルを構成している画素は存在して
いないので、実質的には不必要なアクセスとなる。
〜■の4点を同時に書き込むことができる。この場合、
語lには、当該ベクトルを構成している画素は存在して
いないので、実質的には不必要なアクセスとなる。
次に、■を含む語i+2と、上方向の語2を選択するこ
とにより、当該ベクトルの■〜■の4点を同時に書き込
むことができる。
とにより、当該ベクトルの■〜■の4点を同時に書き込
むことができる。
同じような考え方により、該ベクトル(直線)の傾きが
45度を越える場合には、左右の隣接する2つの語を選
択することにより、4点の同時書き込みが可能となる。
45度を越える場合には、左右の隣接する2つの語を選
択することにより、4点の同時書き込みが可能となる。
以下、第2図によって、上記のベクトル描画方式を、よ
り具体的に説明する。
り具体的に説明する。
表示用メモリ lは、la、1.bで示す2つの表示用
メモリに分割されていて、上下、又は左右の隣接した領
域(語)11は、必ず、互いに別の表示用メモリ 1a
+又は1bに入るように構成されている。
メモリに分割されていて、上下、又は左右の隣接した領
域(語)11は、必ず、互いに別の表示用メモリ 1a
+又は1bに入るように構成されている。
先ず、当該表示装置の制御装置6から、当該描画すべき
ベクトルの始点座標が、Xアドレスカウンタ3a、Yア
ドレスカウンタ3bに設定され、それぞれ、Xアドレス
レジスタ2a、Yアドレスレジスタ2bに転送される。
ベクトルの始点座標が、Xアドレスカウンタ3a、Yア
ドレスカウンタ3bに設定され、それぞれ、Xアドレス
レジスタ2a、Yアドレスレジスタ2bに転送される。
そして、公知のディジタルディファレンシャルアナライ
ザ(ODA)アルゴリズムを実行するハードウェア4に
よって、クロックが制御されることにより、上記Xアド
レスカウンタ3a、Yアドレスカウンタ3bが加減算さ
れて、当該ベクトルを構成する画素を指示するアドレス
が決定される。
ザ(ODA)アルゴリズムを実行するハードウェア4に
よって、クロックが制御されることにより、上記Xアド
レスカウンタ3a、Yアドレスカウンタ3bが加減算さ
れて、当該ベクトルを構成する画素を指示するアドレス
が決定される。
こうして、該ベクトルを構成する各画素のアドレスが決
定されると、該アドレスに基づいて、書き込みクロック
が制御され、該ベクトルを構成する各画素に対応するデ
ータが、それぞれ語レジスタ5a、5bに書き込まれる
。
定されると、該アドレスに基づいて、書き込みクロック
が制御され、該ベクトルを構成する各画素に対応するデ
ータが、それぞれ語レジスタ5a、5bに書き込まれる
。
このとき、咳語が4×4の画素からなる場合には、4つ
の画素が、該語レジスタ5a、5bに書き込まれると、
該語レジスタ5a、5bの内容が、マルチプレクサ(M
PX 5.6)を通して、表示用メモリ la。
の画素が、該語レジスタ5a、5bに書き込まれると、
該語レジスタ5a、5bの内容が、マルチプレクサ(M
PX 5.6)を通して、表示用メモリ la。
1bに書き込まれるように動作する。
第1図の例では、Xアドレスレジスタ2aの値はl゛で
あり、Yアドレスレジスタ2bの値は1゛(但し、アド
レスとしての意味は1xi)である。
あり、Yアドレスレジスタ2bの値は1゛(但し、アド
レスとしての意味は1xi)である。
従って、マルチプレクサ(MPX 1.2)は、上記の
ODAアルゴリズムハードウェア4からの選択信号によ
って、それぞれ該Xアドレスレジスタ2aの値そのもの
(即ち、±1でない方)を選択するように制御される。
ODAアルゴリズムハードウェア4からの選択信号によ
って、それぞれ該Xアドレスレジスタ2aの値そのもの
(即ち、±1でない方)を選択するように制御される。
同じようにして、マルチプレクサ(MPX 4)はYア
ドレスレジスタ2bの値そのものを、マルチプレクサ(
MPX 3)はYアドレスレジスタ2bの値−1を選択
するように制御される。
ドレスレジスタ2bの値そのものを、マルチプレクサ(
MPX 3)はYアドレスレジスタ2bの値−1を選択
するように制御される。
このようにして、目的とする語i+1と1語1とが同時
に選択されることになる。
に選択されることになる。
この時、マルチプレクサ(MPX 5.6)を介して、
前述の語レジスタ5a、5bの内容が、上記表示用メモ
リ la、Ibの選択された語に書き込まれる。
前述の語レジスタ5a、5bの内容が、上記表示用メモ
リ la、Ibの選択された語に書き込まれる。
但し、この時の書き込みの方法は通常とは異なり、語レ
ジスタ5a、5bの内容を、書き込みイネーブル情報(
EN)として、図示していない表示用メモリへの書き込
み情報を制御し、1′、又は“0′を書き込むように動
作する。これにより、語レジスタ5a、5bの内容が“
1゛のビットに対応する表示用メモリのビットはセット
、又はリセットされ1語レジスタ5a、5bの内容がO
゛のビットに対応する表示用メモリのビットは変更され
ずに、以前の値を保持するように機能する。
ジスタ5a、5bの内容を、書き込みイネーブル情報(
EN)として、図示していない表示用メモリへの書き込
み情報を制御し、1′、又は“0′を書き込むように動
作する。これにより、語レジスタ5a、5bの内容が“
1゛のビットに対応する表示用メモリのビットはセット
、又はリセットされ1語レジスタ5a、5bの内容がO
゛のビットに対応する表示用メモリのビットは変更され
ずに、以前の値を保持するように機能する。
上記の各マルチプレクサ(MPX i)での選択は、当
該描画すべきベクトル(直線)の傾き (α)と、該ベ
クトルの進行方向によって、上下方向、又は左右方向の
2つの語が選択されるように決定される。
該描画すべきベクトル(直線)の傾き (α)と、該ベ
クトルの進行方向によって、上下方向、又は左右方向の
2つの語が選択されるように決定される。
次に、語レジスタ5a、5bに対するベクトルの書き込
み方式について、更に詳細に説明する。
み方式について、更に詳細に説明する。
前述のように、本発明においては、ベクトル(直線)の
傾き(α)によって、注目している画素を含む4×4の
画素からなる領域(語)11 に、該ベクトルを構成
する各画素に対応するデータを書き込む必要がある。
傾き(α)によって、注目している画素を含む4×4の
画素からなる領域(語)11 に、該ベクトルを構成
する各画素に対応するデータを書き込む必要がある。
今、第1図に示したように、該ベクトルが上位方向に向
いてものとすると、当該ベクトルの始点画素を含む語と
、その上、又は左右の語に、同時にデータを書き込むこ
とになるが、各語に含まれている当該ベクトルを構成す
る画素は、Xアドレスカウンタ3aと、Yアドレスカウ
ンタ3bの最下位の2ビツトによって指定し、上記上、
又は左右の語については、上記Xアドレスカウンタ3a
+Yアドレスカウンタ3bの第3ビツト目の値によって
選択する。
いてものとすると、当該ベクトルの始点画素を含む語と
、その上、又は左右の語に、同時にデータを書き込むこ
とになるが、各語に含まれている当該ベクトルを構成す
る画素は、Xアドレスカウンタ3aと、Yアドレスカウ
ンタ3bの最下位の2ビツトによって指定し、上記上、
又は左右の語については、上記Xアドレスカウンタ3a
+Yアドレスカウンタ3bの第3ビツト目の値によって
選択する。
即ち、該第3ビツト目の値がl゛のときは、第2図の語
レジスタ5aを選択し、該第3ビツト目の値が0゛のと
きは、語レジスタ5bを選択するように機能させる。
レジスタ5aを選択し、該第3ビツト目の値が0゛のと
きは、語レジスタ5bを選択するように機能させる。
このとき、該ベクトルの傾き(α)によって、Xアドレ
スカウンタ3aと、Yアドレスカウンタ3bの何れかを
使用する。
スカウンタ3aと、Yアドレスカウンタ3bの何れかを
使用する。
例えば、該ベクトルの傾き(α)が45度以下のときは
、前述のように上下の語を選択する必要があるので、Y
アドレスカウンタ3bの第3ビツト目を、マルチプレク
サ(MPX ?)で選択し、該ベクトルの傾き(α)が
45度以上のときは、左右の語を選択する必要があるの
で、Xアドレスカウンタ3aの第3ビツト目を、上記マ
ルチプレクサ(MPX 7)で選択するように機能させ
る。
、前述のように上下の語を選択する必要があるので、Y
アドレスカウンタ3bの第3ビツト目を、マルチプレク
サ(MPX ?)で選択し、該ベクトルの傾き(α)が
45度以上のときは、左右の語を選択する必要があるの
で、Xアドレスカウンタ3aの第3ビツト目を、上記マ
ルチプレクサ(MPX 7)で選択するように機能させ
る。
このような選択制御を行うようにすると、当該ベクトル
の始点画素が含まれる語の位置によって、書き込みデー
タの順序が逆転する(即ち、語レジスタ5aから、語レ
ジスタ5bに書き込まれる)ことが起こるので、この場
合には、例えば、マルチプレクサ(MPX 5.6)に
よって、表示用メモリla。
の始点画素が含まれる語の位置によって、書き込みデー
タの順序が逆転する(即ち、語レジスタ5aから、語レ
ジスタ5bに書き込まれる)ことが起こるので、この場
合には、例えば、マルチプレクサ(MPX 5.6)に
よって、表示用メモリla。
1bに語レジスタ5a、5bの内容を書き込む時に、元
に戻す制御を行えばよい。
に戻す制御を行えばよい。
第3図は、このような、語レジスタへのベクトルデータ
の書き込み方式を示した図であって、当該ベクトルの始
点画素を含むデータを、該語レジスタ5bに書き込んだ
とすると、該語の上側に有るデータは語レジスタ5ag
に、左右のデータは語レジスタ5a、に書き込まれるこ
とになる。
の書き込み方式を示した図であって、当該ベクトルの始
点画素を含むデータを、該語レジスタ5bに書き込んだ
とすると、該語の上側に有るデータは語レジスタ5ag
に、左右のデータは語レジスタ5a、に書き込まれるこ
とになる。
然しなから、該ベクトルの始点画素を含む語が、本図の
°ハツチ゛で示した語にくると、原語に書き込まれるデ
ータは、そのアドレスの関係から、先ず、第2図の語レ
ジスタ5aに書き込まれ、その上側のデータは、語レジ
スタ5bに書き込まれると云う、前述の例とは逆転した
書き込みが行われることになる。
°ハツチ゛で示した語にくると、原語に書き込まれるデ
ータは、そのアドレスの関係から、先ず、第2図の語レ
ジスタ5aに書き込まれ、その上側のデータは、語レジ
スタ5bに書き込まれると云う、前述の例とは逆転した
書き込みが行われることになる。
従って、この場合には、該語レジスタ5a 、 5bの
内容を、表示メモリ la、 lbに書き込む際、5a
側の内容を、下側の表示メモリに、5b側の内容を上側
の表示メモリに書き込むように制御する必要がある。
内容を、表示メモリ la、 lbに書き込む際、5a
側の内容を、下側の表示メモリに、5b側の内容を上側
の表示メモリに書き込むように制御する必要がある。
上記、詳細に説明した実施例は、該ベクトルの傾き(α
)が45度以下の場合を例にして説明したが、該ベクト
ルの傾き (α)が45度以上の場合についても、選択
される語が上下から左右に変わる以外は、上記と同じよ
うな制御方式で描画される。
)が45度以下の場合を例にして説明したが、該ベクト
ルの傾き (α)が45度以上の場合についても、選択
される語が上下から左右に変わる以外は、上記と同じよ
うな制御方式で描画される。
このように、本発明は、表示用メモリ 1に、ベクトル
を描画するに当たって、予め、該表示用メモリ 1を、
例えば、4×4の画素からなる正方形の語単位に分割し
ておき、該ベクトルの傾き(α)に応じて、注目してい
る画素を含む語の、上下、又は左右の隣接する語に、同
時に複数個の画素に書き込みができるように、上記表示
メモリ 1を2つに分割して、上記の上下、又は左右の
語が必ず、該2つに分割した表示用メモリ la、 l
bの別々のメモリに入るように構成した所に特徴がある
。
を描画するに当たって、予め、該表示用メモリ 1を、
例えば、4×4の画素からなる正方形の語単位に分割し
ておき、該ベクトルの傾き(α)に応じて、注目してい
る画素を含む語の、上下、又は左右の隣接する語に、同
時に複数個の画素に書き込みができるように、上記表示
メモリ 1を2つに分割して、上記の上下、又は左右の
語が必ず、該2つに分割した表示用メモリ la、 l
bの別々のメモリに入るように構成した所に特徴がある
。
以上、詳細に説明したように、本発明のベクトル描画方
式は、ビットマツプ型の表示用メモリを備えた表示装置
において、該表示用メモリを、N×N(Nは正の整数)
の画素からなる正方形の領域に分割しておき、該表示用
メモリにベクトルを描画するとき、該描画するベクトル
の傾き (α)に対応して、該傾き (α)が、45度
以上のときには、左右の隣接した2つの上記領域を選択
し、該ベクトルの傾き(α)が、45度以下のときには
、上下の隣接した2つの上記領域を選択して、同時に当
該ベクトルを構成する画素に対応したデータを書き込み
1表示するようにしたものであるので、簡単なメモリア
クセス回路によって、ベクトルを構成する複数の画素を
、一度のアクセスで書き込むことができ、高速のベクト
ル描画が可能となる効果がある。
式は、ビットマツプ型の表示用メモリを備えた表示装置
において、該表示用メモリを、N×N(Nは正の整数)
の画素からなる正方形の領域に分割しておき、該表示用
メモリにベクトルを描画するとき、該描画するベクトル
の傾き (α)に対応して、該傾き (α)が、45度
以上のときには、左右の隣接した2つの上記領域を選択
し、該ベクトルの傾き(α)が、45度以下のときには
、上下の隣接した2つの上記領域を選択して、同時に当
該ベクトルを構成する画素に対応したデータを書き込み
1表示するようにしたものであるので、簡単なメモリア
クセス回路によって、ベクトルを構成する複数の画素を
、一度のアクセスで書き込むことができ、高速のベクト
ル描画が可能となる効果がある。
第1図は本発明の詳細な説明した図。
第2図は本発明の一実施例をブロック図で示した図。
第3図は語レジスタへのベクトルデータの書き込み方式
を示した図。 第4図は従来のベクトル描画方式の概念を説明する図。 である。 図面において、 1、 la、 lbは表示用メモリ。 11は4×4の画素からなる領域(語)。 2aはXアドレスレジスタ。 2bはYアドレスレジスタ。 3aはXアドレスカウンタ。 3bはYアドレスカウンタ。 4はODAアルゴリズムハードウェア。 5a、5bは語レジスタ。 MPXI〜7はマルチプレクサ。 ■〜[相]はベクトルを構成する画素。 αは、ベクトルの1頃き。 (θン Cb) 本fg月 の、−faL台−をも史eat尺 図・第
1 図 (b) /醍ξξのへ゛7ト/しオ石画方式f→傍←ミE看迦哨
−4b口笛 4 図 (C) 4芝釆9ベクトル車筋画方式゛の超光唸乞名免咀イろ口
笛 4 図
を示した図。 第4図は従来のベクトル描画方式の概念を説明する図。 である。 図面において、 1、 la、 lbは表示用メモリ。 11は4×4の画素からなる領域(語)。 2aはXアドレスレジスタ。 2bはYアドレスレジスタ。 3aはXアドレスカウンタ。 3bはYアドレスカウンタ。 4はODAアルゴリズムハードウェア。 5a、5bは語レジスタ。 MPXI〜7はマルチプレクサ。 ■〜[相]はベクトルを構成する画素。 αは、ベクトルの1頃き。 (θン Cb) 本fg月 の、−faL台−をも史eat尺 図・第
1 図 (b) /醍ξξのへ゛7ト/しオ石画方式f→傍←ミE看迦哨
−4b口笛 4 図 (C) 4芝釆9ベクトル車筋画方式゛の超光唸乞名免咀イろ口
笛 4 図
Claims (3)
- (1)ビットマップ型の表示用メモリ(1)を備えた表
示装置において、 該表示用メモリ(1)を、N×N(Nは正の整数)の画
素からなる正方形の領域(11)に分割しておき、 該表示用メモリ(1)にベクトルを描画するとき、該描
画するベクトルの傾き(α)に対応して、上下、又は左
右に隣接した、上記N×Nの画素からなる2つの領域(
11)を選択して、同時にベクトルデータを書き込むよ
うに制御することを特徴とするベクトル描画方式。 - (2)上記2つのN×Nの画素からなる領域(11)を
選択するのに、上記表示メモリ(1)に描画すべきベク
トルの傾き(α)が、45度以上のときには、左右の隣
接した2つの該領域(11)を選択し、該ベクトルの傾
き(α)が、45度以下のときには、上下の隣接した2
つの該領域(11)を選択するように制御することを特
徴とする特許請求の範囲第1項に記載のベクトル描画方
式。 - (3)上記表示メモリ(1)を上記N×Nの画素からな
る正方形の領域(11)に分割して構成する際、該表示
メモリ(1)を2つに分割し、上記上下、又は左右の隣
接した上記N×Nの画素からなる正方形の領域(11)
が、上記2つに分割された表示メモリ(1a、1b)の
必ず別の部分に存在するようにしたことを特徴とする特
許請求の範囲第1項に記載のベクトル描画方式。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61009564A JP2737898B2 (ja) | 1986-01-20 | 1986-01-20 | ベクトル描画装置 |
EP87100449A EP0231780B1 (en) | 1986-01-20 | 1987-01-15 | Vector pattern processing circuit for bit map display system |
DE8787100449T DE3783473T2 (de) | 1986-01-20 | 1987-01-15 | Vektormusterverarbeitungsschaltung fuer eine anzeigeeinheit mit einem bitbildspeicher. |
US07/273,676 US4888584A (en) | 1986-01-20 | 1988-11-21 | Vector pattern processing circuit for bit map display system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61009564A JP2737898B2 (ja) | 1986-01-20 | 1986-01-20 | ベクトル描画装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS62168280A true JPS62168280A (ja) | 1987-07-24 |
JP2737898B2 JP2737898B2 (ja) | 1998-04-08 |
Family
ID=11723785
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61009564A Expired - Fee Related JP2737898B2 (ja) | 1986-01-20 | 1986-01-20 | ベクトル描画装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US4888584A (ja) |
EP (1) | EP0231780B1 (ja) |
JP (1) | JP2737898B2 (ja) |
DE (1) | DE3783473T2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02500142A (ja) * | 1987-12-18 | 1990-01-18 | ディジタル イクイプメント コーポレーション | グラフィックス変換システムにおける製図方法 |
US4935880A (en) * | 1987-12-24 | 1990-06-19 | Digital Equipment Corporation | Method of tiling a figure in graphics rendering system |
CA2025782A1 (en) * | 1989-10-16 | 1991-04-17 | Sampo Kaasila | Method for determining the optimum angle for displaying a line on raster output devices |
US5029108A (en) * | 1990-09-24 | 1991-07-02 | Destiny Technology Corporation | Edge enhancement method and apparatus for dot matrix devices |
US5363483A (en) * | 1992-10-28 | 1994-11-08 | Intellution, Inc. | Updating objects displayed in a computer system |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60196880A (ja) * | 1984-03-19 | 1985-10-05 | Seiko Instr & Electronics Ltd | 描画デ−タ演算回路制御方式 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3735389A (en) * | 1970-02-24 | 1973-05-22 | Zeta Research | Digital graphic display apparatus, system and method |
US3716705A (en) * | 1970-08-18 | 1973-02-13 | R Newell | Pattern generator and method |
US4052719A (en) * | 1973-07-30 | 1977-10-04 | Independent Broadcasting Authority | Television receiver system having facility for storage and display of character information selected from digitally encoded broadcast transmissions |
US4566002A (en) * | 1979-03-30 | 1986-01-21 | Canon Kabushiki Kaisha | Data output apparatus capable of rotating data output therefrom relative to data input thereto |
DE3381991D1 (de) * | 1982-06-28 | 1990-12-20 | Toshiba Kawasaki Kk | Bildanzeigesteuereinrichtung. |
US4667190A (en) * | 1982-07-30 | 1987-05-19 | Honeywell Inc. | Two axis fast access memory |
JPH067304B2 (ja) * | 1982-12-10 | 1994-01-26 | 株式会社日立製作所 | 図形処理装置 |
US4691295A (en) * | 1983-02-28 | 1987-09-01 | Data General Corporation | System for storing and retreiving display information in a plurality of memory planes |
US4648049A (en) * | 1984-05-07 | 1987-03-03 | Advanced Micro Devices, Inc. | Rapid graphics bit mapping circuit and method |
US4663729A (en) * | 1984-06-01 | 1987-05-05 | International Business Machines Corp. | Display architecture having variable data width |
-
1986
- 1986-01-20 JP JP61009564A patent/JP2737898B2/ja not_active Expired - Fee Related
-
1987
- 1987-01-15 EP EP87100449A patent/EP0231780B1/en not_active Expired - Lifetime
- 1987-01-15 DE DE8787100449T patent/DE3783473T2/de not_active Expired - Fee Related
-
1988
- 1988-11-21 US US07/273,676 patent/US4888584A/en not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60196880A (ja) * | 1984-03-19 | 1985-10-05 | Seiko Instr & Electronics Ltd | 描画デ−タ演算回路制御方式 |
Also Published As
Publication number | Publication date |
---|---|
EP0231780A3 (en) | 1989-05-31 |
DE3783473T2 (de) | 1993-05-06 |
EP0231780A2 (en) | 1987-08-12 |
EP0231780B1 (en) | 1993-01-13 |
JP2737898B2 (ja) | 1998-04-08 |
DE3783473D1 (de) | 1993-02-25 |
US4888584A (en) | 1989-12-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4979738A (en) | Constant spatial data mass RAM video display system | |
JPH09245179A (ja) | コンピュータグラフィックス装置 | |
CA2130050C (en) | Method and apparatus for constructing a frame buffer with a fast copy means | |
JPS646477B2 (ja) | ||
JPS62168280A (ja) | ベクトル描画装置 | |
JPS61190387A (ja) | フレーム・バツフア・メモリ用制御器 | |
JPH0443594B2 (ja) | ||
JPH0816808A (ja) | 画像表示装置および画像表示方法 | |
JPH0863595A (ja) | 画像の回転処理方法およびその装置 | |
JPH05308569A (ja) | 画像合成装置 | |
JPS63187285A (ja) | マルチウインドウ表示装置 | |
JPS5881065A (ja) | 多重ビデオスクロール表示装置 | |
JPH0253797B2 (ja) | ||
JPH05313644A (ja) | 画像メモリ | |
JPH05313645A (ja) | 画像合成表示装置 | |
JPS61141484A (ja) | 画像表示装置 | |
JPS6354681A (ja) | 画像表示制御装置 | |
JPS623295A (ja) | 表示画像補償方法 | |
JPH0812541B2 (ja) | 画像合成表示回路 | |
JPH08336105A (ja) | 画像データ表示制御方法及びこれを用いた画像表示制御装置 | |
JPH0429193A (ja) | 液晶表示装置 | |
JPS62214431A (ja) | メモリアクセス機構 | |
JPH01204094A (ja) | 画像メモリ装置 | |
JPH02160290A (ja) | 画像回転方法 | |
JPH0415689A (ja) | 画像表示回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |