JPH0443594B2 - - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は画像表示装置に関し、特に表示用機器
に文章（テキスト）や静止画像と動画像を混在し
て表示する表示制御装置に関する。

〔従来の技術〕

ラスタ走査型陰極線ブラウン管（以下CRTと
いう）を表示用機器として使用し、メモリ（例え
ばダイナミツクメモリを用いたリフレツシユメモ
リ）に格納された文章（テキスト）、図形、画像
等の情報を表示する機能は、画像処理装置の重要
な機能の１つである。従来この種の表示制御装置
では、一般にテキスト、図形、画像などの画面上
に表示すべき情報をリフレツシユメモリに編集、
格納しておきそれをCRTの走査タイミングに同
期して順次読み出して、映像信号に変換しCRT
に供給することによつて表示する方法が採られて
おり、この方法では、CRT画面上を多数の小区
画に規則的に分割し各々の小区画内に文字または
図形素片を対応させ、テキストまたは静止画を文
字や図形素片の連なりとして表現するものであ
る。最近では、この種のテキストや静止画情報の
表示ばかりではなく、時間的にその表示すべき画
面上の位置を任意に移動して表示するところの動
画情報の表示が特にゲーム機器などの分野で要求
されている。

第４図はテキスト、静止画と動画を混在して表
示させる従来の表示装置の主要部を示すブロツク
図である。この表示装置では、例えば上空を鳥、
飛行機等が移動している様子を表示する場合に、
動きのない地上の風景を静止画として表示し、飛
行機等の移動物体を動画として表現している。静
止画を表示する部分は図中の点線で囲まれた部分
であり、表示データが編集、記憶されているリフ
レツシユメモリ（以下映像メモリという）１０
２、静止画アドレス発生回路１０４及びその周辺
回路から構成されている。表示データは中央処理
装置（以下CPUという）１０１から映像メモリ
１０２のアドレス指定を行うことによつて入出力
される。映像メモリ１０２に編集、記憶されてい
る静止画の表示データはCRTの走査に同期して
表示される順番に静止画アドレス発生回路１０４
で指定されて順次読み出され静止画データレジス
タ１０３によつて直列映像信号１１１に変換され
る。動画を表示制御する部分は、画面上の表示位
置、表示図形の識別情報など、動画図形の属性情
報が格納される属性メモリ１１２、表示図形の識
別情報によつて実際の形状データを出力する形状
データメモリ１１３及び周辺回路から構成されて
いる。表示期間中には垂直方向の走査毎に動画サ
ーチカウンタ１１７でアドレス指定して属性メモ
リ１１２の内容を読出し動画検出回路１１５によ
つて表示位置情報を基にしてその位置で表示すべ
き動画図形が判別され、対応した形状データが図
形識別情報を基にして形状データメモリ１１３か
ら読み出され、属性情報で指定された水平方向の
位置に対応するようバツフアメモリ１１４に格納
される。次にバツフアメモリ１１４の内容は走査
系に同期したタイミングで順次読み出され、動画
データレジスタ１１６によつて直列映像信号１１
９となる。映像信号１１９は静止画の映像信号１
１１と混合器１２０によつて合成され映像信号発
生回路１０７に供給されてCRT１０８の表示に
反映される。

〔発明が解決しようとする問題点〕

上述した従来の表示装置では、静止画の表示系
と動画の表示系をそれぞれ別々に構成する必要が
あり、静止画の表示データと動画の表示データは
それぞれ別系統の映像メモリに格納され共用する
ことは困難である。また、表示用のアドレス発生
回路や並列一直列変換シフトレジスタ等の周辺ハ
ードウエアを両表示系でそれぞれ必要とし、信号
線の増加を招き回路的にかなり大規模なものにな
り安価な表示制御装置を提供することはできな
い。

本発明は、単一の映像メモリに静止画の表示デ
ータと動画の形状データを格納させ、静止画表示
系と動画表示系に必要とされるハードウエアをで
きる限り共用化して、安価な表示制御装置を提供
することを目的にしている。

〔問題点を解決するための手段〕

本発明の表示制御装置は、静止画および動画の
表示データを記憶する映像メモリと、次の走査線
で表示する静止画の表示データアドレスと走査線
上での表示位置情報を発生する静止画制御部と、
次の走査線上に表示すべき動画を検出してその動
画の表示データアドレスと走査線上での表示位置
情報を発生する動画制御部と、一走査線上に表示
すべき情報を抽出して走査線の画素データとして
記憶する編集メモリと、表示すべき動画の検出に
応じて映像メモリの表示データ読出しアドレス指
定情報と編集メモリの画素データ書込みアドレス
指定情報を選択的に切替える手段と、映像メモリ
の読出しデータと編集メモリに格納されている画
素データと動画処理の状態を判別して編集メモリ
への書込み動作と画素データの発生を制御する手
段とを有し、一系統の編集メモリに静止画と動画
の表示データを識別可能な形態で予盾なく全て編
集して記憶し、静止画と動画および動画間での表
示優先順位を保ちながら混在した映像信号を発生
するようにしたものである。

〔実施例〕

次に、本発明について図面を参照して説明す
る。第１図は本発明の一実施例のブロツク構成図
である。実施例の表示制御装置は、テキスト、静
止画の表示データに加え動画の形状データを記憶
する映像メモリ２と、静止画表示データの読出し
アドレスを発生する静止画アドレス発生回路３
と、その静止画表示データの走査線上での位置情
報を発生する静止画位置情報発生回路４と、動画
図形の種類を示す動画識別情報、表示すべき位置
を指定する表示位置情報、色情報およびその他動
画表示に必要な属性情報を記憶する属性メモリ５
と、属性情報を順次読出すためのアドレスを発生
する動画サーチカウンタ６と、読出された表示位
置情報を基にして各走査線上に表示すべき動画を
検出する動画検出回路７および走査線上での表示
位置情報を発生する動画位置情報発生回路８と、
動画識別情報を基にして形状データの読出しアド
レスを発生する動画アドレス発生回路９と、映像
メモリから読出された表示データを映像信号出力
に対応したデータに変換、編集して記憶する編集
メモリ１０と、編集メモリの書込み、読出しアド
レスを制御する編集メモリアドレス制御回路１１
と、編集メモリへの書込みデータを生成する書込
み制御回路１２と、読出した表示データを並列・
直列変換して直列映像データを発生する映像デー
タレジスタ１３と、CRTの走査タイミング信号
を発生する走査信号発生回路１４と、直列映像デ
ータおよび走査タイミング信号を基にCRTを駆
動する信号を発生する映像信号発生回路１５から
構成される。

映像メモリ２には、アドレス選択回路１７の出
力及びデータ入出力ライン３０が接続され、
CPU１からの書き込み操作を指示するメモリ書
き込み信号読み出し操作を指示するメモリ読み出
し信号が供給されている。また属性メモリ５にも
同様にアドレス選択回路１９の出力およびデータ
入出力ライン３１が接続されている。映像メモリ
２及び動画制御の属性メモリ５に表示データ、属
性情報を書き込む場合、まずアドレス選択回路１
７，１９でCPUのアドレスバス３２の値がアド
レス指定信号として伝達されるように選択し、デ
ータバツフア１８，２０を介してデータの入出力
ライン３０，３１がデータバス３３に接続される
ようにする。CPU１はこれらの制御ラインを通
して映像メモリ２及び属性メモリ５のアドレスを
指定しデータを書込む。各メモリに所定の表示デ
ータが記憶されると次にこれらのデータを表示す
るためのメモリアクセスが開始される。通常、ア
ドレス選択回路１７は静止画アドレス発生回路３
の出力が映像メモリ２に供給されるよう切換え制
御する。同時に、メモリ読み出し信号が活性化さ
れ、映像メモリ２から静止画の表示データを読み
出す。静止画アドレス発生回路３では、映像メモ
リ２の読み出し毎に表示アドレスの更新を行い、
表示アドレスを更新しながら映像メモリ２を続け
てアクセスし、順次静止画の表示データを読出
す。この表示データは、静止画位置情報発生回路
４の出力を編集メモリアドレス制御回路１１で選
択して書込みアドレス指定を行い、編集メモリ１
０に格納される。また、表示アドレスが更新され
ることにより映像メモリ２から読出された表示デ
ータの走査線上での表示位置が移動することにな
り、静止画位置情報発生回路４では、静止画の表
示データの格納に連動して発生する表示位置情報
を更新する。このようにして、映像メモリ２のア
クセスと編集メモリ１０のアクセスとをくり返し
て、一走査線分の静止画の表示データが編集メモ
リに編集されて格納される。

一方、動画制御系では、アドレス選択回路１９
で動画サーチカウンタ６の出力を属性メモリ５の
アドレス指定情報として選択し、属性メモリ５か
ら動画属性情報を順番に読出し、表示位置の属性
情報と走査線情報とを動画検出回路７で比較して
次の走査線上で表示すべき動画図形の検出を行
う。動画検出回路７で表示すべき動画が検出され
た場合、動画サーチカウンタ６の更新を保留して
検出したサーチアドレスを保持し、その属性メモ
リ５からの読出し情報を基に、動画位置情報発生
回路８で表示位置の属性情報から走査線上での表
示位置情報、動画アドレス発生回路９で動画識別
情報から動画の形状パターンが格納される映像メ
モリ２のアドレス指定情報を、それぞれ生成す
る。

さらに、静止画アドレス発生回路３と静止画位
置情報発生回路４の表示アドレスおよび表示位置
の更新を保留させるとともに、アドレス選択回路
１７で動画アドレス発生回路９の出力を選択して
映像メモリ２から動画図形の形状データを読出
し、編集メモリアドレス制御回路１１で動画位置
情報発生回路８の出力を選択して、動画の表示位
置に対応したアドレスの編集メモリに動画図形の
形状データを格納する。

このようにして、表示すべき動画の検出に応じ
て映像メモリ２から動画形状データが読出されて
編集メモリ１０に編集されて記憶される。なお、
動画検出回路７で表示すべき動画が検出されない
場合、映像メモリ２から動画データを読出す動作
は起らず、先に述べた静止画の表示データ読出し
と、編集動作が続けられる。

編集メモリ１０は、少なくとも１走査線の表示
に必要な表示データを記憶できる容量を持ち、書
込み動作時には編集メモリアドレス制御回路１１
で静止画位置情報発生回路４または動画位置情報
発生回路８の出力を選択して書込みアドレス３４
として供給し、映像メモリ２から読出された表示
データが表示タイミングや映像信号レベルなど直
接表示に対応するデータに変換、編集されて記憶
される。また、読出し動作時には、編集メモリア
ドレス制御回路１１で走査信号発生回路１４の出
力を読出しアドレス３５として選択し、映像信号
のタイミングに同期して連続したアドレスを周期
的に供給して、編集メモリのデータを順次読出
す。この読出されたデータは、映像データレジス
タ１３にロードされて並列−直列変換がなされ、
表示画素のドツトクロツクに同期してシフトされ
て、直列映像信号となり、映像信号の増巾器など
を含む映像信号発生回路１５を経由してCRT１
６に供給される。

以上述べたように、一走査線上に表示すべき静
止画および動画の表示データを映像メモリ２から
読出す動作と、編集メモリ１０に書込む動作と、
アドレス選択回路１７および編集メモリアドレス
制御回路１１の動作を、動画検出回路７の動画検
出信号により制御しながら繰り返すことにより、
同一の編集メモリに静止画と動画の表示データを
全て編集して記憶する。さらに、その記憶データ
を走査線信号に同期して読出し、CRTに供給す
る映像信号を発生する。これら一連の動作を繰り
返すことによつて、静止画と動画が混在した表示
を行う。

ここで、編集メモリ１０に映像メモリ２から読
み出された表示データを編集、記憶する場合に
は、静止画と動画では表示の優先順位が異なるた
め、書込み制御回路１２によつて編集メモリの書
き込み信号を制御し、優先順位付けを行なう。つ
まり、手前にあるもの程優先順位が高く、動画図
形の後方にある静止画（背景）の優先順位は低
く、動画が移動して重なつた部分は動画図形の表
示データを上書きして優先的に表示させる。これ
は動画図形間でも同様の制御が必要になり所定の
優先順位に応じて上書き制御を行なう。第２図は
書込み制御回路の論理回路図であり、以下この図
を基にして説明する。編集メモリ１０に格納され
る１画素の情報は例えば第３図に示すように５ビ
ツトで構成されるとする。画素情報の内、外形デ
ータOLは、動画図形のデータか静止画のデータ
かを区別するもので、動画図形の表示データが書
かれた場合に“１”にする。画素データD₀〜D₃
は、色情報であり、CRTの色信号など光学的な
信号に変換される情報である。第２図の書込み制
御回路は、２個のアンドゲート５０，５１と１個
のオアーゲート５２と反転回路５３で構成され
る。第１図実施例の映像メモリ２から読出された
表示情報３０は、編集メモリ１０の画素データ
D₀〜D₃として入力されるとともにオアーゲート
５２で画素データD₀〜D₃のいずれかのビツトに
有効データが入力されたことを判断される。実施
例の装置では、画素データD₀〜D₃が全て“０”
の状態を表示データが存在しない、つまり色情報
を持たない透明に意味づけており、何らかの色情
報が編集メモリ１０に書込まれた時に有効データ
が格納されたと判断している。アンドゲート５０
は、第１図実施例の動画検出回路７で表示すべき
動画を検出して動画の表示データ処理している時
に発生される動画処理信号とオアーゲート５２の
信号を入力として、動画図形の画素データが書か
れたことを判断して外形データOLの入力情報を
発生する。反転回路５３は、編集メモリアドレス
制御回路１１の書込みアドレス信号３４で指定さ
れる編集メモリ１０の外形データOL出力を入力
として、まだ該アドレスに動画図形の表示データ
が格納されていないことを示す信号を発生する。
アンドゲート５１は、オアーゲート５２と反転回
路５３の出力に加え編集メモリの書込みタイミン
グ信号を入力として、既に動画図形の画素データ
が格納されてなく、且つ書き込む画素データが透
明でないとき、編集メモリ１０の書込み制御信号
を発生する。静止画の表示データ書き込み時には
外形データOLをチエツクし、既に動画データが
書き込まれている状態であれば、書き込み信号を
活性化しない。次に動画の表示データ書き込み時
には静止画と同様に外形データOLをチエツクし、
動画内でも優先順位の高位のものが書かれている
場合には、書き込み信号を活性化せず、高位のも
のが書かれていない場合には、書き込み信号を活
性化するとともに外形データOL入力を生成し、
画素データD₀〜D₃と合せて編集メモリに書き込
む。ここで、実施例の装置では、動画内での優先
順位として、動画サーチカウンタ６の指定で表示
すべき動画の検出が早くされるものに高順次を与
えており、先に検出された動画図形の画素情報が
格納されていれば編集メモリに書き込みが起らな
いことにより動画の優先順位制御を実現してい
る。

〔発明の効果〕

以上説明したように本発明は、静止画と動画と
いつた異なる表示データを混在して表示する制御
において、静止画と動画の表示データを同一の編
集メモリに格納するようにし、映像メモリや並列
−直列変換シフトレジスタといつた表示に不可欠
な周辺制御回路を静止画表示系と動画表示系とで
別々に構成する必要がなく、最小限のハードウエ
アで静止画と動画の表示制御装置を実現できる効
果がある。

また、静止画と動画の表示データを編集メモリ
に格納する制御においては、同編集メモリの一部
に各表示データの識別情報を格納し、静止画と動
画の表示データが重なる部分でこの識別情報及び
既に記憶されている表示データを用いて有効表示
データの判別制御を行なうため、動画図形の編集
処理を静止画の同処理に割り込ませることがで
き、処理可能な期間まで検出された動画図形の属
性情報を一時記憶して蓄えておくといつた非効率
的な制御も必要なく、装置全体の構成は極めて簡
単にできる。

さらに編集メモリに供給する読み出し用のアド
レス情報は、表示タイミングに同期して連続的に
値が変化するものでよく一般に表示装置では
CRTのタイミング制御に必要な同期信号を生成
する部分に用いられているカウンタ類等の出力か
ら得ることができるため専用の制御回路は必要と
しない。

このように、本発明によれば静止画表示系と動
画表示系に必要とされるハードウエアを共用化し
最小限のハードウエアで安価な表示制御装置を提
供することができる。

【図面の簡単な説明】

第１図は本発明の一実施例のブロツク構成図、
第２図は一実施例の書込み制御回路の論理回路
図、第３図は一実施例の編集メモリの画素情報ホ
ーマツト、第４図は従来の表示制御装置のブロツ
ク構成図である。 １，１０１……CPU、２，１０２……映像メ
モリ、３，１０４……静止画アドレス発生回路、
４……静止画位置情報発生回路、５，１１２……
動画属性メモリ、６，１１７……動画サーチカウ
ンタ、７，１１５……動画検出回路、８……動画
位置情報発生回路、９……動画アドレス発生回
路、１０……編集メモリ、１１……編集メモリア
ドレス制御回路、１２……書込み制御回路、１３
……映像データレジスタ、１４，１０５……走査
信号発生回路、１５，１０７……映像信号発生回
路、１６，１０８……CRT、１７，１９，１０
６，１１８……アドレス選択回路、１８，２０…
…データバツフア、３０，３１……データ入出力
ライン、３２……アドレスバス、３３……データ
バス、３４……書込みアドレス、３５……読出し
アドレス、５０，５１……アンドゲート、５２…
…オアーゲート、５３……反転回路、１０３……
静止画データレジスタ、１１３……形状データメ
モリ、１１４……バツフアメモリ、１１６……動
画データレジスタ、１２０……混合器。

Claims (1)

【特許請求の範囲】
1. １ 映像メモリに記憶される静止画および動画の
   表示データを読出して表示装置への映像信号を発
   生する表示制御装置において、次の走査線に対応
   する静止画の表示データアドレスと走査線上での
   表示位置情報を発生する静止画制御部と、複数の
   動画から次走査線上に表示すべき動画を検出して
   その動画の表示データアドレスと走査線上での表
   示位置情報を発生する動画制御部と、一走査線上
   に表示すべき情報を抽出して走査線の画素データ
   として記憶する編集メモリと、前記動画制御部の
   表示すべき動画の検出に応じて静止画制御部の情
   報または動画制御部の情報を選択し映像メモリの
   読出しアドレス指定情報と編集メモリの書込みア
   ドレス指定情報として供給する手段と、映像メモ
   リから読出された表示データと既に編集メモリに
   格納されている画素データと動画処理の状態を判
   別して編集メモリへの書込み動作と書込む画素デ
   ータの発生を制御する手段とを有し、所定の優先
   順位で静止画と動画を混在表示させることを特徴
   とする表示制御装置。