JPS6210907A - 差動増幅回路 - Google Patents
差動増幅回路Info
- Publication number
- JPS6210907A JPS6210907A JP15106485A JP15106485A JPS6210907A JP S6210907 A JPS6210907 A JP S6210907A JP 15106485 A JP15106485 A JP 15106485A JP 15106485 A JP15106485 A JP 15106485A JP S6210907 A JPS6210907 A JP S6210907A
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- collector
- amplifier circuit
- capacitance
- differential amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、周波数特性を改善した差動増幅回路に関する
ものである。
ものである。
従来の技術
従来の差動増幅回路について第４図〜第５図を用いて説
明する。第４図において、ＰＮＰ型のトランジスタ（Ｑ
、）（Ｑ、）は差動入力増幅回路を構成し、その共通エ
ミッタが定電流源１を介して電源Ｖｃｃに接続される。
明する。第４図において、ＰＮＰ型のトランジスタ（Ｑ
、）（Ｑ、）は差動入力増幅回路を構成し、その共通エ
ミッタが定電流源１を介して電源Ｖｃｃに接続される。
ＮＰＮ型のトランジスタ（Ｑ、）（Ｑ４）はカレントミ
ラー回路を構成し、その共通ベースがトランジスタ（Ｑ
３）のコレクタに接続される。またトランジスタ（Ｑａ
）の＝ルクタがトランジスタ（Ｑｌ）のコレクタに、ト
ランジスタ（Ｑ４）のコレクタがトランジスタ（Ｑ２）
のコレクタに子れぞれ接続されることにより、差動増幅
回路が形成され、非反転入力端子２及び反転入力端ｆ−
３から入力される非反転入力及び反転入力が出力端子４
から単一出力として取り出される。
ラー回路を構成し、その共通ベースがトランジスタ（Ｑ
３）のコレクタに接続される。またトランジスタ（Ｑａ
）の＝ルクタがトランジスタ（Ｑｌ）のコレクタに、ト
ランジスタ（Ｑ４）のコレクタがトランジスタ（Ｑ２）
のコレクタに子れぞれ接続されることにより、差動増幅
回路が形成され、非反転入力端子２及び反転入力端ｆ−
３から入力される非反転入力及び反転入力が出力端子４
から単一出力として取り出される。
第５図は別の回路例を示しており、この例では、トラン
ジスタ（Ｑ、）（Ｑ２）としてＮ Ｐ Ｎ トランジス
タを、またトランジスタ（Ｑ３）（Ｑ、）としてＰ Ｎ
Ｐトランジスタを用いている。動作原理は第４図に示
す回路と同様である。
ジスタ（Ｑ、）（Ｑ２）としてＮ Ｐ Ｎ トランジス
タを、またトランジスタ（Ｑ３）（Ｑ、）としてＰ Ｎ
Ｐトランジスタを用いている。動作原理は第４図に示
す回路と同様である。
発明が解決しようとする問題点
しかしながら、このような従来の回路構成では、上記差
動増幅回路を入力段増幅回路として演算増幅回路に用い
た場合、その位相の周波数特性が優れず、演算増幅回路
の閉ループ利得が小さいという問題点があった。
動増幅回路を入力段増幅回路として演算増幅回路に用い
た場合、その位相の周波数特性が優れず、演算増幅回路
の閉ループ利得が小さいという問題点があった。
本発明は上記従来の問題点を解消するもので。
周波数特性を向」二できる差動増幅回路を提供すること
を目的とする。
を目的とする。
問題点を解決するための手段
に記問題点を解決するため、本発明の差動増幅回路は、
カレントミラー回路を構成する一対の同一導電型のベー
スを有するバイポーラトランジスタの各々を、差動入力
増幅回路を構成する一対の前記ベースと反対導電型のベ
ースを有するバイポーラトランジスタの各々の負荷とし
て接続し、前記カレントミラー回路を構成する一対のバ
イポーラトランジスタの共通ベースとその一方のバイポ
ーラトランジスタのコレクタとを抵抗を介して接続し、
さらに前記カレントミラー回路を構成する両トランジス
タのコレクタ・エミッタ間に容置を有せしめた構成とし
たものである。
カレントミラー回路を構成する一対の同一導電型のベー
スを有するバイポーラトランジスタの各々を、差動入力
増幅回路を構成する一対の前記ベースと反対導電型のベ
ースを有するバイポーラトランジスタの各々の負荷とし
て接続し、前記カレントミラー回路を構成する一対のバ
イポーラトランジスタの共通ベースとその一方のバイポ
ーラトランジスタのコレクタとを抵抗を介して接続し、
さらに前記カレントミラー回路を構成する両トランジス
タのコレクタ・エミッタ間に容置を有せしめた構成とし
たものである。
作用
上記構成によれば、抵抗及び容量により、カレントミラ
ー回路を構成する一対のバイポーラトランジスタのうち
一方のバイポーラトランジスタがオンからオフに変化す
る速度が速くなり、したがって出力トランジスタである
他方のパイボーラドランジスタの立−Ｌり速度が速くな
ることから１周波数特性が向」ニする。
ー回路を構成する一対のバイポーラトランジスタのうち
一方のバイポーラトランジスタがオンからオフに変化す
る速度が速くなり、したがって出力トランジスタである
他方のパイボーラドランジスタの立−Ｌり速度が速くな
ることから１周波数特性が向」ニする。
実施例
以下、本発明の実施例を第１図〜第３図に基づいて説明
する。
する。
□第１図は本発明の第１の実施例における差動増幅回路
の回路図で、第４図に示す構成要素と同一の構成要素に
は同一の符号を付してその説明を省略する。第１図にお
いて、（Ｒ）はトランジスタ。
の回路図で、第４図に示す構成要素と同一の構成要素に
は同一の符号を付してその説明を省略する。第１図にお
いて、（Ｒ）はトランジスタ。
（Ｑ３） （Ｑ、）の共通ベースとトランジスタ（Ｑ８
）のコレクタとの間に接続された抵抗、（Ｃ１）はトラ
ンジスタ（Ｑ、）のコレクタ・エミッタ間の容量、（Ｃ
２）はトランジスタ（Ｑ４）のコレクタ・エミッタ間の
容量である。前記容１（Ｃ□）（Ｃ２）は、コレクタ・
エミッタ間の寄生容量が大きくなる構造を持つトランジ
スタ（Ｑ、）（Ｑ、）のそれぞれのコレクタ・エミッタ
間の寄生容量であってもよいし、あるいはトランジスタ
（Ｑ、）（Ｑ、）のそれぞれのコレクタ・エミッタ間に
強制的に外付けした容量とコレクタ・エミッタ間の寄生
容量との合成容量であってもよい。このように本実施例
の差動増幅回路は、第４図の従来回路とは、抵抗（Ｒ）
及び容量（Ｃ，）（Ｃ２）が使用されているという点に
おいて異なる。但し、Ｃ１＝ Ｃ，とする。なお、トラ
ンジスタ（Ｑ、）（Ｑ、）のコレクタベース間及びベー
ス・エミッタ間の寄生容量は図示を省略している。
）のコレクタとの間に接続された抵抗、（Ｃ１）はトラ
ンジスタ（Ｑ、）のコレクタ・エミッタ間の容量、（Ｃ
２）はトランジスタ（Ｑ４）のコレクタ・エミッタ間の
容量である。前記容１（Ｃ□）（Ｃ２）は、コレクタ・
エミッタ間の寄生容量が大きくなる構造を持つトランジ
スタ（Ｑ、）（Ｑ、）のそれぞれのコレクタ・エミッタ
間の寄生容量であってもよいし、あるいはトランジスタ
（Ｑ、）（Ｑ、）のそれぞれのコレクタ・エミッタ間に
強制的に外付けした容量とコレクタ・エミッタ間の寄生
容量との合成容量であってもよい。このように本実施例
の差動増幅回路は、第４図の従来回路とは、抵抗（Ｒ）
及び容量（Ｃ，）（Ｃ２）が使用されているという点に
おいて異なる。但し、Ｃ１＝ Ｃ，とする。なお、トラ
ンジスタ（Ｑ、）（Ｑ、）のコレクタベース間及びベー
ス・エミッタ間の寄生容量は図示を省略している。
この差動増幅回路において、トランジスタ（Ｑ３）（Ｑ
４）の電流増幅率をｈＦＥ、入力信号の角周波数をωと
おけば、抵抗Ｒ１容量Ｃ工＝Ｃ２＝Ｃが存在することに
より、出力端子４における位、相Ｑの周波数特性は、第
４図に示す従来の差動増幅回路に比較して たけ改善され、差動増幅回路のカットオフ周波数付近で
その効果が顕著に現われる。
４）の電流増幅率をｈＦＥ、入力信号の角周波数をωと
おけば、抵抗Ｒ１容量Ｃ工＝Ｃ２＝Ｃが存在することに
より、出力端子４における位、相Ｑの周波数特性は、第
４図に示す従来の差動増幅回路に比較して たけ改善され、差動増幅回路のカットオフ周波数付近で
その効果が顕著に現われる。
これは、抵抗Ｒ及び容量Ｃが存在することにより、トラ
ンジスタ（Ｑ３）がオンからオフに変化する速度が速く
なり、したがって出力トランジスタ（Ｑ４）の出力の立
上り速度が向上し、この向上の度合はＣＲ積が大きい程
顕著になり、位相改善度Ｑを示す上記第■式の結果とも
−・致する。
ンジスタ（Ｑ３）がオンからオフに変化する速度が速く
なり、したがって出力トランジスタ（Ｑ４）の出力の立
上り速度が向上し、この向上の度合はＣＲ積が大きい程
顕著になり、位相改善度Ｑを示す上記第■式の結果とも
−・致する。
この原理について、第３図を用いてさらに詳細に説明す
る。カレントミラー回路を構成するＮ ｌ）Ｎ型のトラ
ンジスタ（Ｑ□）のコレクタ・エミッタ間に容量（ＣＡ
）が、ベース・エミッタ間に容量（ｃｏ）が、そしてコ
レクタ・ベース間に容量（Ｃ（りと抵抗（ＲＡ）との並
列回路がそれぞれ接続されており、さらに、コレクタ・
エミッタ間に電源Ｖｃｃ（Ｑ＝０．７■）が、第１図の
トランジスタ（Ｑｌ）を等何曲に置換えたスイッチ（Ｓ
Ｗ）により加えられていると考える。そして、スイッチ
（ＳＷ）をオフしたときのベース電位ＶＢＥの立下がる
速度がどの程度容重（ＣＡ）及び抵抗（ＲＡ）に依存す
るかを考察する。
る。カレントミラー回路を構成するＮ ｌ）Ｎ型のトラ
ンジスタ（Ｑ□）のコレクタ・エミッタ間に容量（ＣＡ
）が、ベース・エミッタ間に容量（ｃｏ）が、そしてコ
レクタ・ベース間に容量（Ｃ（りと抵抗（ＲＡ）との並
列回路がそれぞれ接続されており、さらに、コレクタ・
エミッタ間に電源Ｖｃｃ（Ｑ＝０．７■）が、第１図の
トランジスタ（Ｑｌ）を等何曲に置換えたスイッチ（Ｓ
Ｗ）により加えられていると考える。そして、スイッチ
（ＳＷ）をオフしたときのベース電位ＶＢＥの立下がる
速度がどの程度容重（ＣＡ）及び抵抗（ＲＡ）に依存す
るかを考察する。
スイッチ（ＳＷ）がオフすると、容量（ＣＡ）は放電し
始め、その電流の大半はコレクタ電流に、残りがベース
電流になる。また同時に容Ｉｔ（Ｇｏ）も放電し始め、
その電流は全てベース電流となり、その放電が完了した
ときベース電位が零となる。
始め、その電流の大半はコレクタ電流に、残りがベース
電流になる。また同時に容Ｉｔ（Ｇｏ）も放電し始め、
その電流は全てベース電流となり、その放電が完了した
ときベース電位が零となる。
ベース電流は容量（ＣＡ）の放電電流の一部と容量（（
’： ｏ ）の放電電流とからなるが、抵抗（ＲＡ）が
零でない場合、容量（ＣＡ）からの放電電流は容量（Ｃ
ｎ）からの放電電流よりも時定数ｃｃ−Ｒ＾だけ遅れて
ベース電流に寄与することになる。つまり、この時定数
Ｃｃ−ＲＡが大きい程、ベース電位は速く立下がり、ト
ランジスタ（Ｑ３）がオフすることになる。
’： ｏ ）の放電電流とからなるが、抵抗（ＲＡ）が
零でない場合、容量（ＣＡ）からの放電電流は容量（Ｃ
ｎ）からの放電電流よりも時定数ｃｃ−Ｒ＾だけ遅れて
ベース電流に寄与することになる。つまり、この時定数
Ｃｃ−ＲＡが大きい程、ベース電位は速く立下がり、ト
ランジスタ（Ｑ３）がオフすることになる。
以、ｈのことから、容量（ＣＡ）及び抵抗（ＲＡ）が大
きい場合、スイッチ（Ｓ Ｗ）のオフによるベース電位
の立下がりは、そうでない場合に比較して速くなること
になる。
きい場合、スイッチ（Ｓ Ｗ）のオフによるベース電位
の立下がりは、そうでない場合に比較して速くなること
になる。
第２図は本発明の第２の実施例における差動増幅回路の
回路図で、この実施例は第５図に示す従来回路と対応し
ており、動作原理は第１の実施例と同様であって、同様
の効果を得ることができる。
回路図で、この実施例は第５図に示す従来回路と対応し
ており、動作原理は第１の実施例と同様であって、同様
の効果を得ることができる。
発明の効果
以上述べたごとく本発明によれば、カレントミラー回路
を構成する一対のバイポーラトランジスタの共通ベース
とその一方のバイポーラトランジスタのコレクタとを抵
抗を介して接続し、さらに前記力ルントミラー回路を構
成する両トランジスタのコレクタ・エミッタ間に容鼠を
有せしめたので、抵抗及び容置により、出力における位
相Ｑの周波数特性を向−１〕させ得る。
を構成する一対のバイポーラトランジスタの共通ベース
とその一方のバイポーラトランジスタのコレクタとを抵
抗を介して接続し、さらに前記力ルントミラー回路を構
成する両トランジスタのコレクタ・エミッタ間に容鼠を
有せしめたので、抵抗及び容置により、出力における位
相Ｑの周波数特性を向−１〕させ得る。
る差動増幅回路の回路図、第３図は本発明の差動増幅回
路の原理説明図、第４図及び第５図は各々従来の差動増
幅回路の回路図である。 （Ｑ□）〜（Ｑ４）・・・トランジスタ、（Ｒ）・・・
抵抗、（Ｃ１）（Ｃ２）・・・容量 代理人 森 本 義 弘 第１図 第２図 Ｗ 第４図
路の原理説明図、第４図及び第５図は各々従来の差動増
幅回路の回路図である。 （Ｑ□）〜（Ｑ４）・・・トランジスタ、（Ｒ）・・・
抵抗、（Ｃ１）（Ｃ２）・・・容量 代理人 森 本 義 弘 第１図 第２図 Ｗ 第４図
Claims (1)
- 【特許請求の範囲】 １、カレントミラー回路を構成する一対の同一導電型の
ベースを有するバイポーラトランジスタの各々を、差動
入力増幅回路を構成する一対の前記ベースと反対導電型
のベースを有するバイポーラトランジスタの各々の負荷
として接続し、前記カレントミラー回路を構成する一対
のバイポーラトランジスタの共通ベースとその一方のバ
イポーラトランジスタのコレクタとを抵抗を介して接続
し、さらに前記カレントミラー回路を構成する両トラン
ジスタのコレクタ・エミッタ間に容量を有せしめた差動
増幅回路。 ２、カレントミラー回路を構成する両トランジスタのコ
レクタ・エミッタ間の容量として、両トランジスタのコ
レクタ・エミッタ間の寄生容量を用いた特許請求の範囲
第１項記載の差動増幅回路。 ３、カレントミラー回路を構成する両トランジスタのコ
レクタ・エミッタ間の容量として、両トランジスタのコ
レクタ・エミッタ間の寄生容量と、両トランジスタのコ
レクタ・エミッタ間に接続されたコンデンサとの合成容
量を用いた特許請求の範囲第１項記載の差動増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15106485A JPS6210907A (ja) | 1985-07-08 | 1985-07-08 | 差動増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15106485A JPS6210907A (ja) | 1985-07-08 | 1985-07-08 | 差動増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6210907A true JPS6210907A (ja) | 1987-01-19 |
Family
ID=15510511
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15106485A Pending JPS6210907A (ja) | 1985-07-08 | 1985-07-08 | 差動増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6210907A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0338316A2 (de) * | 1988-04-16 | 1989-10-25 | TEMIC TELEFUNKEN microelectronic GmbH | Bandpassverstärker |
-
1985
- 1985-07-08 JP JP15106485A patent/JPS6210907A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0338316A2 (de) * | 1988-04-16 | 1989-10-25 | TEMIC TELEFUNKEN microelectronic GmbH | Bandpassverstärker |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6354006A (ja) | 電流ミラ−回路 | |
| US5389894A (en) | Power amplifier having high output voltage swing and high output drive current | |
| JP3082690B2 (ja) | 演算増幅回路 | |
| US4560955A (en) | Monolithic integrated transistor HF crystal oscillator circuit | |
| JPS6210907A (ja) | 差動増幅回路 | |
| JP3214174B2 (ja) | 演算増幅器 | |
| JP3427482B2 (ja) | 演算増幅器 | |
| JP3427429B2 (ja) | 演算増幅器およびこれを用いたアクティブフィルタ | |
| JP3024579B2 (ja) | 演算増幅回路 | |
| JP2504075B2 (ja) | トランジスタ増幅器 | |
| JP2600648B2 (ja) | 差動増幅回路 | |
| JP2001509992A (ja) | 低電力高線形性対数線形制御の方法および装置 | |
| JPS593606Y2 (ja) | 相補差動増幅回路 | |
| JPH0421363B2 (ja) | ||
| JP3141892B2 (ja) | 演算増幅器 | |
| Harden et al. | A triple-channel micropower operational amplifier | |
| JPS5819859Y2 (ja) | 差動増幅回路 | |
| JP3283910B2 (ja) | クランプ型電流電圧変換回路 | |
| JPS6133710Y2 (ja) | ||
| JPH09298425A (ja) | 増幅器の位相補償方法、及び、増幅器 | |
| JPH01278108A (ja) | 差動増幅回路 | |
| JPH09162666A (ja) | リミッタ回路 | |
| JPH11234059A (ja) | 増幅回路 | |
| JPS62154807A (ja) | 差動増幅回路 | |
| JPS6238009A (ja) | 差動増幅器 |