JPS6210907A - Differential amplifier circuit - Google Patents
Differential amplifier circuitInfo
- Publication number
- JPS6210907A JPS6210907A JP15106485A JP15106485A JPS6210907A JP S6210907 A JPS6210907 A JP S6210907A JP 15106485 A JP15106485 A JP 15106485A JP 15106485 A JP15106485 A JP 15106485A JP S6210907 A JPS6210907 A JP S6210907A
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- collector
- amplifier circuit
- capacitance
- differential amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、周波数特性を改善した差動増幅回路に関する
ものである。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a differential amplifier circuit with improved frequency characteristics.
従来の技術
従来の差動増幅回路について第4図〜第5図を用いて説
明する。第4図において、PNP型のトランジスタ(Q
、)(Q、)は差動入力増幅回路を構成し、その共通エ
ミッタが定電流源1を介して電源Vccに接続される。2. Description of the Related Art A conventional differential amplifier circuit will be described with reference to FIGS. 4 and 5. In Figure 4, a PNP type transistor (Q
, )(Q, ) constitute a differential input amplifier circuit, and their common emitters are connected to a power supply Vcc via a constant current source 1.
NPN型のトランジスタ(Q、)(Q4)はカレントミ
ラー回路を構成し、その共通ベースがトランジスタ(Q
3)のコレクタに接続される。またトランジスタ(Qa
)の=ルクタがトランジスタ(Ql)のコレクタに、ト
ランジスタ(Q4)のコレクタがトランジスタ(Q2)
のコレクタに子れぞれ接続されることにより、差動増幅
回路が形成され、非反転入力端子2及び反転入力端f−
3から入力される非反転入力及び反転入力が出力端子4
から単一出力として取り出される。The NPN type transistor (Q, ) (Q4) constitutes a current mirror circuit, whose common base is connected to the transistor (Q, ) (Q4).
3) is connected to the collector. Also, a transistor (Qa
) = the collector of the transistor (Ql) is the collector of the transistor (Q4), and the collector of the transistor (Q4) is the collector of the transistor (Q2)
A differential amplifier circuit is formed by connecting the collectors of the non-inverting input terminal 2 and the inverting input terminal f-
The non-inverting input and inverting input input from 3 are output terminal 4.
as a single output.
第5図は別の回路例を示しており、この例では、トラン
ジスタ(Q、)(Q2)としてN P N トランジス
タを、またトランジスタ(Q3)(Q、)としてP N
Pトランジスタを用いている。動作原理は第4図に示
す回路と同様である。FIG. 5 shows another circuit example, in which an N P N transistor is used as the transistor (Q,) (Q2), and a P N transistor is used as the transistor (Q3) (Q,).
A P transistor is used. The operating principle is similar to the circuit shown in FIG.
発明が解決しようとする問題点
しかしながら、このような従来の回路構成では、上記差
動増幅回路を入力段増幅回路として演算増幅回路に用い
た場合、その位相の周波数特性が優れず、演算増幅回路
の閉ループ利得が小さいという問題点があった。Problems to be Solved by the Invention However, with such a conventional circuit configuration, when the above-mentioned differential amplifier circuit is used as an input stage amplifier circuit in an operational amplifier circuit, its phase frequency characteristics are not excellent, and the operational amplifier circuit The problem was that the closed loop gain was small.
本発明は上記従来の問題点を解消するもので。The present invention solves the above-mentioned conventional problems.
周波数特性を向」二できる差動増幅回路を提供すること
を目的とする。It is an object of the present invention to provide a differential amplifier circuit that can control frequency characteristics.
問題点を解決するための手段
に記問題点を解決するため、本発明の差動増幅回路は、
カレントミラー回路を構成する一対の同一導電型のベー
スを有するバイポーラトランジスタの各々を、差動入力
増幅回路を構成する一対の前記ベースと反対導電型のベ
ースを有するバイポーラトランジスタの各々の負荷とし
て接続し、前記カレントミラー回路を構成する一対のバ
イポーラトランジスタの共通ベースとその一方のバイポ
ーラトランジスタのコレクタとを抵抗を介して接続し、
さらに前記カレントミラー回路を構成する両トランジス
タのコレクタ・エミッタ間に容置を有せしめた構成とし
たものである。Means for Solving the Problems In order to solve the problems, the differential amplifier circuit of the present invention has the following features:
Each of a pair of bipolar transistors having bases of the same conductivity type constituting a current mirror circuit is connected as a load for each of a pair of bipolar transistors having bases of a conductivity type opposite to the bases constituting a differential input amplifier circuit. , connecting the common base of the pair of bipolar transistors constituting the current mirror circuit and the collector of one of the bipolar transistors through a resistor,
Further, a container is provided between the collector and emitter of both transistors constituting the current mirror circuit.
作用
上記構成によれば、抵抗及び容量により、カレントミラ
ー回路を構成する一対のバイポーラトランジスタのうち
一方のバイポーラトランジスタがオンからオフに変化す
る速度が速くなり、したがって出力トランジスタである
他方のパイボーラドランジスタの立−Lり速度が速くな
ることから1周波数特性が向」ニする。Effects According to the above configuration, the resistance and capacitance increase the speed at which one of the pair of bipolar transistors constituting the current mirror circuit changes from on to off, and therefore the other bipolar transistor, which is the output transistor, Since the rising and falling speed of the transistor becomes faster, the frequency characteristics are improved.
実施例
以下、本発明の実施例を第1図〜第3図に基づいて説明
する。Embodiments Hereinafter, embodiments of the present invention will be explained based on FIGS. 1 to 3.
□第1図は本発明の第1の実施例における差動増幅回路
の回路図で、第4図に示す構成要素と同一の構成要素に
は同一の符号を付してその説明を省略する。第1図にお
いて、(R)はトランジスタ。□FIG. 1 is a circuit diagram of a differential amplifier circuit according to a first embodiment of the present invention, and the same components as those shown in FIG. 4 are given the same reference numerals and their explanations will be omitted. In FIG. 1, (R) is a transistor.
(Q3) (Q、)の共通ベースとトランジスタ(Q8
)のコレクタとの間に接続された抵抗、(C1)はトラ
ンジスタ(Q、)のコレクタ・エミッタ間の容量、(C
2)はトランジスタ(Q4)のコレクタ・エミッタ間の
容量である。前記容1(C□)(C2)は、コレクタ・
エミッタ間の寄生容量が大きくなる構造を持つトランジ
スタ(Q、)(Q、)のそれぞれのコレクタ・エミッタ
間の寄生容量であってもよいし、あるいはトランジスタ
(Q、)(Q、)のそれぞれのコレクタ・エミッタ間に
強制的に外付けした容量とコレクタ・エミッタ間の寄生
容量との合成容量であってもよい。このように本実施例
の差動増幅回路は、第4図の従来回路とは、抵抗(R)
及び容量(C,)(C2)が使用されているという点に
おいて異なる。但し、C1= C,とする。なお、トラ
ンジスタ(Q、)(Q、)のコレクタベース間及びベー
ス・エミッタ間の寄生容量は図示を省略している。(Q3) The common base of (Q, ) and the transistor (Q8
), the resistor (C1) is the collector-emitter capacitance of the transistor (Q, ), (C
2) is the capacitance between the collector and emitter of the transistor (Q4). The capacity 1 (C□) (C2) is the collector
It may be the parasitic capacitance between the collector and emitter of each transistor (Q,) (Q,), which has a structure where the parasitic capacitance between the emitters becomes large, or the parasitic capacitance between each of the transistors (Q,) (Q,). It may be a composite capacitance of a capacitor forcibly attached externally between the collector and emitter and a parasitic capacitance between the collector and emitter. In this way, the differential amplifier circuit of this embodiment is different from the conventional circuit shown in FIG.
and capacitance (C, ) (C2) are used. However, it is assumed that C1=C. Note that parasitic capacitances between the collector and base and between the base and emitter of the transistor (Q,) (Q,) are omitted from illustration.
この差動増幅回路において、トランジスタ(Q3)(Q
4)の電流増幅率をhFE、入力信号の角周波数をωと
おけば、抵抗R1容量C工=C2=Cが存在することに
より、出力端子4における位、相Qの周波数特性は、第
4図に示す従来の差動増幅回路に比較して
たけ改善され、差動増幅回路のカットオフ周波数付近で
その効果が顕著に現われる。In this differential amplifier circuit, transistor (Q3) (Q
If the current amplification factor in 4) is hFE and the angular frequency of the input signal is ω, then due to the existence of resistor R1 capacitance C=C2=C, the phase at output terminal 4 and the frequency characteristics of phase Q are as follows: This is greatly improved compared to the conventional differential amplifier circuit shown in the figure, and the effect becomes noticeable near the cutoff frequency of the differential amplifier circuit.
これは、抵抗R及び容量Cが存在することにより、トラ
ンジスタ(Q3)がオンからオフに変化する速度が速く
なり、したがって出力トランジスタ(Q4)の出力の立
上り速度が向上し、この向上の度合はCR積が大きい程
顕著になり、位相改善度Qを示す上記第■式の結果とも
−・致する。This is because the presence of resistance R and capacitance C increases the speed at which the transistor (Q3) changes from on to off, and therefore increases the rise speed of the output of the output transistor (Q4), and the degree of this improvement is The larger the CR product, the more noticeable it becomes, and it agrees with the result of the above equation (2) indicating the degree of phase improvement Q.
この原理について、第3図を用いてさらに詳細に説明す
る。カレントミラー回路を構成するN l)N型のトラ
ンジスタ(Q□)のコレクタ・エミッタ間に容量(CA
)が、ベース・エミッタ間に容量(co)が、そしてコ
レクタ・ベース間に容量(C(りと抵抗(RA)との並
列回路がそれぞれ接続されており、さらに、コレクタ・
エミッタ間に電源Vcc(Q=0.7■)が、第1図の
トランジスタ(Ql)を等何曲に置換えたスイッチ(S
W)により加えられていると考える。そして、スイッチ
(SW)をオフしたときのベース電位VBEの立下がる
速度がどの程度容重(CA)及び抵抗(RA)に依存す
るかを考察する。This principle will be explained in more detail using FIG. 3. Capacitance (CA) between the collector and emitter of N type transistor (Q□) that constitutes the current mirror circuit
), a capacitance (CO) is connected between the base and emitter, and a parallel circuit consisting of a capacitance (C) and a resistor (RA) is connected between the collector and base.
A power supply Vcc (Q = 0.7■) is connected between the emitters of a switch (S
I think that it is added by W). Then, consider how much the rate at which the base potential VBE falls when the switch (SW) is turned off depends on the capacitance (CA) and the resistance (RA).
スイッチ(SW)がオフすると、容量(CA)は放電し
始め、その電流の大半はコレクタ電流に、残りがベース
電流になる。また同時に容It(Go)も放電し始め、
その電流は全てベース電流となり、その放電が完了した
ときベース電位が零となる。When the switch (SW) is turned off, the capacitor (CA) begins to discharge, and most of the current becomes the collector current and the rest becomes the base current. At the same time, the capacity It(Go) also begins to discharge,
All of that current becomes a base current, and when the discharge is completed, the base potential becomes zero.
ベース電流は容量(CA)の放電電流の一部と容量((
’: o )の放電電流とからなるが、抵抗(RA)が
零でない場合、容量(CA)からの放電電流は容量(C
n)からの放電電流よりも時定数cc−R^だけ遅れて
ベース電流に寄与することになる。つまり、この時定数
Cc−RAが大きい程、ベース電位は速く立下がり、ト
ランジスタ(Q3)がオフすることになる。The base current is a part of the discharge current of the capacity (CA) and the capacity ((
': o), but if the resistance (RA) is not zero, the discharge current from the capacitor (CA) is equal to the capacitor (C
It contributes to the base current with a delay of time constant cc-R^ from the discharge current from n). In other words, the larger the time constant Cc-RA is, the faster the base potential falls and the transistor (Q3) is turned off.
以、hのことから、容量(CA)及び抵抗(RA)が大
きい場合、スイッチ(S W)のオフによるベース電位
の立下がりは、そうでない場合に比較して速くなること
になる。From h, if the capacitance (CA) and resistance (RA) are large, the base potential will fall faster when the switch (SW) is turned off than in the case where they are not.
第2図は本発明の第2の実施例における差動増幅回路の
回路図で、この実施例は第5図に示す従来回路と対応し
ており、動作原理は第1の実施例と同様であって、同様
の効果を得ることができる。FIG. 2 is a circuit diagram of a differential amplifier circuit according to a second embodiment of the present invention. This embodiment corresponds to the conventional circuit shown in FIG. 5, and the operating principle is the same as that of the first embodiment. Therefore, the same effect can be obtained.
発明の効果
以上述べたごとく本発明によれば、カレントミラー回路
を構成する一対のバイポーラトランジスタの共通ベース
とその一方のバイポーラトランジスタのコレクタとを抵
抗を介して接続し、さらに前記力ルントミラー回路を構
成する両トランジスタのコレクタ・エミッタ間に容鼠を
有せしめたので、抵抗及び容置により、出力における位
相Qの周波数特性を向−1〕させ得る。Effects of the Invention As described above, according to the present invention, the common base of a pair of bipolar transistors constituting a current mirror circuit and the collector of one of the bipolar transistors are connected via a resistor, and the current mirror circuit is further configured. Since a capacitor is provided between the collector and emitter of both transistors, the frequency characteristics of the phase Q at the output can be changed by the resistor and capacitor.
る差動増幅回路の回路図、第3図は本発明の差動増幅回
路の原理説明図、第4図及び第5図は各々従来の差動増
幅回路の回路図である。
(Q□)〜(Q4)・・・トランジスタ、(R)・・・
抵抗、(C1)(C2)・・・容量
代理人 森 本 義 弘
第1図
第2図
W
第4図FIG. 3 is a diagram explaining the principle of the differential amplifier circuit of the present invention, and FIGS. 4 and 5 are circuit diagrams of conventional differential amplifier circuits. (Q□) ~ (Q4)...Transistor, (R)...
Resistance, (C1) (C2)... Capacity agent Yoshihiro Morimoto Figure 1 Figure 2 W Figure 4
Claims (1)
ベースを有するバイポーラトランジスタの各々を、差動
入力増幅回路を構成する一対の前記ベースと反対導電型
のベースを有するバイポーラトランジスタの各々の負荷
として接続し、前記カレントミラー回路を構成する一対
のバイポーラトランジスタの共通ベースとその一方のバ
イポーラトランジスタのコレクタとを抵抗を介して接続
し、さらに前記カレントミラー回路を構成する両トラン
ジスタのコレクタ・エミッタ間に容量を有せしめた差動
増幅回路。 2、カレントミラー回路を構成する両トランジスタのコ
レクタ・エミッタ間の容量として、両トランジスタのコ
レクタ・エミッタ間の寄生容量を用いた特許請求の範囲
第1項記載の差動増幅回路。 3、カレントミラー回路を構成する両トランジスタのコ
レクタ・エミッタ間の容量として、両トランジスタのコ
レクタ・エミッタ間の寄生容量と、両トランジスタのコ
レクタ・エミッタ間に接続されたコンデンサとの合成容
量を用いた特許請求の範囲第1項記載の差動増幅回路。[Claims] 1. Each of the bipolar transistors having a pair of bases of the same conductivity type constituting a current mirror circuit is replaced with a bipolar transistor having a base of a conductivity type opposite to the pair of bases constituting a differential input amplifier circuit. A common base of a pair of bipolar transistors constituting the current mirror circuit is connected as a load to each of the transistors, and a collector of one of the bipolar transistors is connected via a resistor, and both transistors constituting the current mirror circuit are connected as a load to each of the transistors. A differential amplifier circuit with a capacitance between the collector and emitter. 2. The differential amplifier circuit according to claim 1, wherein the parasitic capacitance between the collectors and emitters of both transistors is used as the capacitance between the collectors and emitters of both transistors constituting the current mirror circuit. 3. The combined capacitance of the parasitic capacitance between the collectors and emitters of both transistors and the capacitor connected between the collectors and emitters of both transistors was used as the capacitance between the collectors and emitters of both transistors that constitute the current mirror circuit. A differential amplifier circuit according to claim 1.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15106485A JPS6210907A (en) | 1985-07-08 | 1985-07-08 | Differential amplifier circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15106485A JPS6210907A (en) | 1985-07-08 | 1985-07-08 | Differential amplifier circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6210907A true JPS6210907A (en) | 1987-01-19 |
Family
ID=15510511
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15106485A Pending JPS6210907A (en) | 1985-07-08 | 1985-07-08 | Differential amplifier circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6210907A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0338316A2 (en) * | 1988-04-16 | 1989-10-25 | TEMIC TELEFUNKEN microelectronic GmbH | Bandpass amplifier |
-
1985
- 1985-07-08 JP JP15106485A patent/JPS6210907A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0338316A2 (en) * | 1988-04-16 | 1989-10-25 | TEMIC TELEFUNKEN microelectronic GmbH | Bandpass amplifier |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6354006A (en) | Current mirror circuit | |
US5389894A (en) | Power amplifier having high output voltage swing and high output drive current | |
JP3082690B2 (en) | Operational amplifier circuit | |
US4560955A (en) | Monolithic integrated transistor HF crystal oscillator circuit | |
JPS6210907A (en) | Differential amplifier circuit | |
JP3214174B2 (en) | Operational amplifier | |
JP3427482B2 (en) | Operational amplifier | |
JP3427429B2 (en) | Operational amplifier and active filter using the same | |
JP3024579B2 (en) | Operational amplifier circuit | |
JP2504075B2 (en) | Transistor amplifier | |
JP2600648B2 (en) | Differential amplifier circuit | |
JP2001509992A (en) | Method and apparatus for low power, high linearity log-linear control | |
JPS593606Y2 (en) | Complementary differential amplifier circuit | |
JPH0421363B2 (en) | ||
JP3141892B2 (en) | Operational amplifier | |
Harden et al. | A triple-channel micropower operational amplifier | |
JPS5819859Y2 (en) | differential amplifier circuit | |
JP3283910B2 (en) | Clamp type current-voltage converter | |
JPS6133710Y2 (en) | ||
JPH09298425A (en) | Amplifier and phase compensation method for amplifier | |
JPH01278108A (en) | Differential amplifier circuit | |
JPH09162666A (en) | Limiter circuit | |
JPH11234059A (en) | Amplifying circuit | |
JPS62154807A (en) | Differential amplifier circuit | |
JPS6238009A (en) | Differential amplifier |