JPS62108346A - プロセス間通信方式 - Google Patents
プロセス間通信方式Info
- Publication number
- JPS62108346A JPS62108346A JP24866085A JP24866085A JPS62108346A JP S62108346 A JPS62108346 A JP S62108346A JP 24866085 A JP24866085 A JP 24866085A JP 24866085 A JP24866085 A JP 24866085A JP S62108346 A JPS62108346 A JP S62108346A
- Authority
- JP
- Japan
- Prior art keywords
- inter
- process communication
- data
- read
- logical address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
腹擢分更
本発明は、マルチプロセスを実行できるオペレーティン
グシステムにおけるプロセス間通信方式従来のＵＮＩＸ
あるいはＵＮ Ｉ Ｘベースのマルチプロセス実行環境
において、プロセス間で通信を行なわせるためにはプロ
セス間通信路が設定されたのちにプロセス同志が互いに
相手プロセスナンバーを知っている血縁関係にあること
が必要で、血縁関係をもたないプロセス間で通信を行な
わせることができないものになっている。
グシステムにおけるプロセス間通信方式従来のＵＮＩＸ
あるいはＵＮ Ｉ Ｘベースのマルチプロセス実行環境
において、プロセス間で通信を行なわせるためにはプロ
セス間通信路が設定されたのちにプロセス同志が互いに
相手プロセスナンバーを知っている血縁関係にあること
が必要で、血縁関係をもたないプロセス間で通信を行な
わせることができないものになっている。
また従来のＵＮＩＸのプロセス間通信にあっては、基本
的にはプロセス間通信を提供するメツセージエリアをフ
ァイルの一種としてとらえてディスクメモリを経由して
データの受渡しを行なわせるようにしているため、ファ
イルアクセスに多くの時間を要し、結果としてプロセス
間通信における実行速度が急に低下する事象となるボト
ルネックがディスクアクセスタイムに依存し、例えそれ
が高速のプロセッサで実行されようともボトルネックの
解消はできないものになっている。
的にはプロセス間通信を提供するメツセージエリアをフ
ァイルの一種としてとらえてディスクメモリを経由して
データの受渡しを行なわせるようにしているため、ファ
イルアクセスに多くの時間を要し、結果としてプロセス
間通信における実行速度が急に低下する事象となるボト
ルネックがディスクアクセスタイムに依存し、例えそれ
が高速のプロセッサで実行されようともボトルネックの
解消はできないものになっている。
第４図は従来のＵＮＩＸによるプロセス間通信の実装イ
メージを示すもので、プロセスＰＬとプロセスＰ２とは
相互に血縁関係をもっており、それらの間でプロセス間
通信を行なうときにはＭＭＵ（メモリマネジメントユニ
ット）を介してマツピングされたカーネル論理アドレス
データ空間ＡＤＳ上の特定エリアに例えば４０９６バイ
トのプロセス間通信用バッフ７エリアＢＡを確保する。
メージを示すもので、プロセスＰＬとプロセスＰ２とは
相互に血縁関係をもっており、それらの間でプロセス間
通信を行なうときにはＭＭＵ（メモリマネジメントユニ
ット）を介してマツピングされたカーネル論理アドレス
データ空間ＡＤＳ上の特定エリアに例えば４０９６バイ
トのプロセス間通信用バッフ７エリアＢＡを確保する。
そしてそのバッファエリアＢＡに書き込まれた内容は従
来のファイル管理方式と全く同じ管理下におかれ、その
ファイル制御ブロックとともに磁気ディスクメモリなど
の二次記憶装［ＭＭにおける特定のプロセス間通信エリ
アＡＩに格納される。
来のファイル管理方式と全く同じ管理下におかれ、その
ファイル制御ブロックとともに磁気ディスクメモリなど
の二次記憶装［ＭＭにおける特定のプロセス間通信エリ
アＡＩに格納される。
そしてその内容を読み込むプロセスにＣＰＵの使用権が
渡されると、そのプロセスはファイル制御ブロックのロ
ードに続いてメツセージの格納されているプロセス間通
信エリアＡｔからプロセス間通信エリアＡ２にその内容
をロードし、読込みを行なう。
渡されると、そのプロセスはファイル制御ブロックのロ
ードに続いてメツセージの格納されているプロセス間通
信エリアＡｔからプロセス間通信エリアＡ２にその内容
をロードし、読込みを行なう。
したがって、二次記憶装［ＭＭへのアクセスをともなっ
たプロセス間通信方式を採用しているため、その実行速
度”が遅くなる。ちなみに、ｌプロ、ツク当り５１２バ
イトの容量をもち、平均アクセスタイムが１５ｍ５の磁
気ディスクメモリを用いた場合、４０９６バイトのプロ
セス間通信用バッファエリアとその制御ブロックへの読
込みと書出しに合計２７０ｍ５もの時間がかかる。
たプロセス間通信方式を採用しているため、その実行速
度”が遅くなる。ちなみに、ｌプロ、ツク当り５１２バ
イトの容量をもち、平均アクセスタイムが１５ｍ５の磁
気ディスクメモリを用いた場合、４０９６バイトのプロ
セス間通信用バッファエリアとその制御ブロックへの読
込みと書出しに合計２７０ｍ５もの時間がかかる。
ｌ直
本発明は以上の点を考慮してなされたもので、任意のプ
ロセス間において通信を可能にするとともに、常に高速
でのプロセス間通信を行なわせることができるようにし
たプロセス間通信方式を提供するものである。
ロセス間において通信を可能にするとともに、常に高速
でのプロセス間通信を行なわせることができるようにし
たプロセス間通信方式を提供するものである。
橋廣
本発明はその目的速成のため、主記憶上の物理メモリ空
間を複数の論理メモリ空間にマツピングさせ、テキスト
セグメントとデータセグメントを別々の独立した空間に
設定させるメモリマネジメント手段と、特定の論理アド
レス空間上の任意の位置に対してデータの読込み、書出
しを行なわせる手段と、特定の論理アドレス空間上の任
意の位置に対してデータの読込み、書出しを行なう位置
を変更させる手段とをとり、主記憶上にプロセス間通信
用メツセージエリアを複数用意し、任意のメツセージエ
リアに対してデータの読込み、書出しを行なわせること
によりプロセス間通信を実行させるようにしている。
間を複数の論理メモリ空間にマツピングさせ、テキスト
セグメントとデータセグメントを別々の独立した空間に
設定させるメモリマネジメント手段と、特定の論理アド
レス空間上の任意の位置に対してデータの読込み、書出
しを行なわせる手段と、特定の論理アドレス空間上の任
意の位置に対してデータの読込み、書出しを行なう位置
を変更させる手段とをとり、主記憶上にプロセス間通信
用メツセージエリアを複数用意し、任意のメツセージエ
リアに対してデータの読込み、書出しを行なわせること
によりプロセス間通信を実行させるようにしている。
以下、添付図面を参照して本発明の一実施例について詳
述する。
述する。
第１図は本発明によるプロセス間通信の実装イメージを
示すもので、プロセスＰ１〜Ｐ４は相互にプロセス間通
信を行なうプロセスであり、それらがプロセス間通信を
行なう場合には、それら各プロセスＰＩ−Ｐ４がもつデ
ータ空間をＭＭＵの機能を使用することにより一時的に
スーパバイザデータ空間などのプロセス間通信用論理ア
ドレスデータ空間ＰＡＤＳに切り換える。そしてそのデ
ータ空間ＰＡＤＳにすでに設定されているいくつかのプ
ロセス間通信エリアＡＩ、Ａ２．Ａ３．・・・のうち、
プロセス間通信エリアの使用状況を示すプロセス間通信
エリアマツプを参照することにより、目的とするプロセ
ス間通信エリアＡｔ （ｉ＝１．２，３．・・・）の
中の特定の場所（読込み、書出し位置）までデータの読
込み、書出し位置を変更する。そして変更が行なわれた
位置からデータの読込み、書出しを実行することにより
プロセス間通信を行なわせることができるようになる。
示すもので、プロセスＰ１〜Ｐ４は相互にプロセス間通
信を行なうプロセスであり、それらがプロセス間通信を
行なう場合には、それら各プロセスＰＩ−Ｐ４がもつデ
ータ空間をＭＭＵの機能を使用することにより一時的に
スーパバイザデータ空間などのプロセス間通信用論理ア
ドレスデータ空間ＰＡＤＳに切り換える。そしてそのデ
ータ空間ＰＡＤＳにすでに設定されているいくつかのプ
ロセス間通信エリアＡＩ、Ａ２．Ａ３．・・・のうち、
プロセス間通信エリアの使用状況を示すプロセス間通信
エリアマツプを参照することにより、目的とするプロセ
ス間通信エリアＡｔ （ｉ＝１．２，３．・・・）の
中の特定の場所（読込み、書出し位置）までデータの読
込み、書出し位置を変更する。そして変更が行なわれた
位置からデータの読込み、書出しを実行することにより
プロセス間通信を行なわせることができるようになる。
なお、各プロセス間通信エリアＡｔ、Ａ２．Ａ３゜・・
・は第４図に示すプロセス間通信用バッファエリアＢＡ
に相当するため、例えば各エリアＡＩ、Ａ２、Ａ３．・
・・はそれぞれ４０９６バイトに設定される。
・は第４図に示すプロセス間通信用バッファエリアＢＡ
に相当するため、例えば各エリアＡＩ、Ａ２、Ａ３．・
・・はそれぞれ４０９６バイトに設定される。
第３図に、本発明によりプロセス間通信を行なわせると
きの動作モデルを示している。図中、ＴＳＳはプログラ
ム命令が書き込まれているテキストセグメント空間を、
ＤＳＳはそのプログラム命令を実行するデータセグメン
ト空間を、ＰＳＷはプロセッサステータスワードをそれ
ぞれ示している。このようなものにあって、データセグ
メント空間ＤＳＳにおいて排他制御が行なわれ、データ
セグメント空間ＤＳＳから遷移のためのトラップが行な
われてプロセス間通信用論理アドレスデータ空間ＰＡＤ
Ｓにおいてプロセス間通信が実行され、さらにプロセス
間通信用論理アドレスデータ空間ＰＡＤＳからデータセ
グメント空間ＤＳＳに回復のためのトラップがなされて
ページアドレスレジスタの設定が行なわれる。
きの動作モデルを示している。図中、ＴＳＳはプログラ
ム命令が書き込まれているテキストセグメント空間を、
ＤＳＳはそのプログラム命令を実行するデータセグメン
ト空間を、ＰＳＷはプロセッサステータスワードをそれ
ぞれ示している。このようなものにあって、データセグ
メント空間ＤＳＳにおいて排他制御が行なわれ、データ
セグメント空間ＤＳＳから遷移のためのトラップが行な
われてプロセス間通信用論理アドレスデータ空間ＰＡＤ
Ｓにおいてプロセス間通信が実行され、さらにプロセス
間通信用論理アドレスデータ空間ＰＡＤＳからデータセ
グメント空間ＤＳＳに回復のためのトラップがなされて
ページアドレスレジスタの設定が行なわれる。
第２図に、プロセス間通信エリアＡｉの使用例を示して
いる。図中、Ｕは使用中メツセージエリアを、Ｎは未使
用メツセージエリアをそれぞれ示している。また、ａは
読出し位置を、ｂは書込み位置をそれぞれ示している。
いる。図中、Ｕは使用中メツセージエリアを、Ｎは未使
用メツセージエリアをそれぞれ示している。また、ａは
読出し位置を、ｂは書込み位置をそれぞれ示している。
このように本発明によるプロセス間通信方式によれば、
特定の論理アドレス空間内にいくつかのプロセス間通信
用メツセージエリアを確保させ。
特定の論理アドレス空間内にいくつかのプロセス間通信
用メツセージエリアを確保させ。
特定の論理アドレス空間上の任意の位置に対してデータ
の読込み、書出しを行なわせることにより、プロセス間
通信用論理アドレスデータ空間の任意の位置に対してア
クセスすることを可能とするため、プロセス間通信を実
行する各プロセス同志は相互に血縁関係をもたなければ
ならないという制約を排除することができる。また論理
的に独立したプロセス間通信の個数（プロセス間通信エ
リアＡＩ、Ａ２．Ａ３．・・・の個数）の増大に対して
はプロセス間通信用論理アドレス空間を複数ページもつ
ことにより対処することができる。ちなみに、プロセス
間通信用論理アドレスデータ空間ＰＡＤＳを６４キロバ
イトとし、各プロセス間通信エリアＡｔ、Ａ２．Ａ３．
・・・の大きさを４０９６バイトに設定すると、論理的
に独立したプロセス間通信の個数は６４／４＝１６個確
保することができるようになる。したがって、これを越
える場合には別のページを利用すればよいことになる。
の読込み、書出しを行なわせることにより、プロセス間
通信用論理アドレスデータ空間の任意の位置に対してア
クセスすることを可能とするため、プロセス間通信を実
行する各プロセス同志は相互に血縁関係をもたなければ
ならないという制約を排除することができる。また論理
的に独立したプロセス間通信の個数（プロセス間通信エ
リアＡＩ、Ａ２．Ａ３．・・・の個数）の増大に対して
はプロセス間通信用論理アドレス空間を複数ページもつ
ことにより対処することができる。ちなみに、プロセス
間通信用論理アドレスデータ空間ＰＡＤＳを６４キロバ
イトとし、各プロセス間通信エリアＡｔ、Ａ２．Ａ３．
・・・の大きさを４０９６バイトに設定すると、論理的
に独立したプロセス間通信の個数は６４／４＝１６個確
保することができるようになる。したがって、これを越
える場合には別のページを利用すればよいことになる。
プロセス間通信用論理アドレスデータ空間ＰＡＤＳがメ
モリ上に存在する場合には、以上説明したようなＭＭＵ
の設定をはじめとしたいくつかの手続によりプロセス間
通信が実行できる。この場合、ＭＭＵの設定とプロセス
のディスパッチにかかる時間は多くとも数ｍＳで実行す
ることが可能であり、従来のようにボトルネックとなる
ディスクアクセスは存在しないことになる。
モリ上に存在する場合には、以上説明したようなＭＭＵ
の設定をはじめとしたいくつかの手続によりプロセス間
通信が実行できる。この場合、ＭＭＵの設定とプロセス
のディスパッチにかかる時間は多くとも数ｍＳで実行す
ることが可能であり、従来のようにボトルネックとなる
ディスクアクセスは存在しないことになる。
またプロセス間通信用論理アドレスデータ空間ＰＡＤＳ
のページ数が多数あるため、メモリ上におくことができ
ない場合はディスクメモリ上に退避することになるが、
この場合であっても従来よりも高速でプロセス間通信を
行なわせることができるようになる。
のページ数が多数あるため、メモリ上におくことができ
ない場合はディスクメモリ上に退避することになるが、
この場合であっても従来よりも高速でプロセス間通信を
行なわせることができるようになる。
第１図に示すプロセス間通信用論理アドレスデータ空間
ＰＡＤＳを二次記憶装置にロード／セーブす□る方法と
しては、第４図に示した従来の場合におけるロード／セ
ーブの場合と異なり、プロセスのスワップイン／スワッ
プアウトに用いられる方法を利用することができる。こ
の方法によれば。
ＰＡＤＳを二次記憶装置にロード／セーブす□る方法と
しては、第４図に示した従来の場合におけるロード／セ
ーブの場合と異なり、プロセスのスワップイン／スワッ
プアウトに用いられる方法を利用することができる。こ
の方法によれば。
独立したプロセス間通信のバスをより多く設定させるこ
とができるようになる。したがって、１回のディスクア
クセスによりプロセス間通信用論理アドレス空間ＰＡＤ
Ｓの指定された１ページ（例えば６４キロバイト）を全
てロード／セーブすることができるため、消費時間は（
１５＋α）ｍＳ程度ですむことになる。αはデータ転送
のためにかかる時間である６またその際、プログラム転
送よりもＤＭＡコントローラを用いたほうがより高速化
を図ることができるようになる。
とができるようになる。したがって、１回のディスクア
クセスによりプロセス間通信用論理アドレス空間ＰＡＤ
Ｓの指定された１ページ（例えば６４キロバイト）を全
てロード／セーブすることができるため、消費時間は（
１５＋α）ｍＳ程度ですむことになる。αはデータ転送
のためにかかる時間である６またその際、プログラム転
送よりもＤＭＡコントローラを用いたほうがより高速化
を図ることができるようになる。
羞米
以上、本発明によるプロセス間通信方式にあっては、血
縁関係のない任意のプロセス間でプロセス間通信をボト
ルネックを生ずることなく常に高速で行なわせることが
できるようになり、プロセスがプロセス間通信を行なう
前の子プロセスを生む時点でエリアを確保すればよく、
メモリの有効利用を図ることができるという優れた利点
を有している。
縁関係のない任意のプロセス間でプロセス間通信をボト
ルネックを生ずることなく常に高速で行なわせることが
できるようになり、プロセスがプロセス間通信を行なう
前の子プロセスを生む時点でエリアを確保すればよく、
メモリの有効利用を図ることができるという優れた利点
を有している。
第１図は本発明によるプロセス間通信の実装イメージを
示すブロック図、第２図はそのプロセス間通信エリアの
使用例を示す図、第３図は本発明によるプロセス間通信
の動作モデルを示すブロック図、第４図は従来のプロセ
ス間通信の実装イメージを示すブロック図である。 ２１〜Ｐ４・・・プロセス ＰＡＤＳ・・・プロセス間
通信用論理アドレスデータ空間 ＡＩ−Ａ６・・・プロ
セス間通信エリア ＴＳＳ・・・テキストセグメント空
間 ＤＳＳ・・・データセグメント空間 ＰＳＷ・・・
プロセッサステータスワード ＭＭ・・・二次記憶装置
示すブロック図、第２図はそのプロセス間通信エリアの
使用例を示す図、第３図は本発明によるプロセス間通信
の動作モデルを示すブロック図、第４図は従来のプロセ
ス間通信の実装イメージを示すブロック図である。 ２１〜Ｐ４・・・プロセス ＰＡＤＳ・・・プロセス間
通信用論理アドレスデータ空間 ＡＩ−Ａ６・・・プロ
セス間通信エリア ＴＳＳ・・・テキストセグメント空
間 ＤＳＳ・・・データセグメント空間 ＰＳＷ・・・
プロセッサステータスワード ＭＭ・・・二次記憶装置
Claims (1)
- 【特許請求の範囲】 １、主記憶上の物理メモリ空間を複数の論理メモリ空間
にマッピングさせ、テキストセグメントとデータセグメ
ントを別々の独立した空間に設定させるメモリマネジメ
ント手段と、特定の論理アドレス空間内にいくつかのプ
ロセス間通信用メッセージエリアを確保させる手段と、
特定の論理アドレス空間上の任意の位置に対してデータ
の読込み書出しを行なわせる手段と、特定の論理アドレ
ス空間上の任意の位置に対してデータの読込み、書出し
を行なう位置を変更させる手段とをとり、主記憶上にプ
ロセス間通信用メッセージエリアを複数用意し、任意の
メッセージエリアに対してデータの読込み、書出しを行
なわせることによりプロセス間通信を実行させるように
したプロセス間通信方式。 ２、主記憶上の物理メモリ空間を複数の論理メモリ空間
にマッピングさせ、テキストセグメントとデータセグメ
ントを別々の独立した空間に設定させるメモリマネジメ
ント手段と、特定の論理アドレス空間内にいくつかのプ
ロセス間通信用メッセージエリアを確保させる手段と、
特定の論理アドレス空間上の任意の位置に対してデータ
の読込み、書出しを行なわせる手段と、特定の論理アド
レス空間上の任意の位置に対してデータの読込み、書出
しを行なう位置を変更させる手段と、主記憶のアクセス
をＤＭＡによって行なわせる手段とをとり、主記憶上に
プロセス間通信用メッセージエリアを複数用意し、任意
のメッセージエリアに対してデータの読込み、書出しを
行なわせることによりプロセス間通信を実行させるよう
にしたプロセス間通信方式。 ３、主記憶上の物理メモリ空間を複数の論理メモリ空間
にマッピングさせ、テキストセグメントとデータセグメ
ントを別々の独立した空間に設定させるメモリマネジメ
ント手段と、特定の論理アドレス空間内にいくつかのプ
ロセス間通信用メッセージエリアを確保させる手段と、
特定の論理アドレス空間上の任意の位置に対してデータ
の読込み、書出しを行なわせる手段と、特定の論理アド
レス空間上の任意の位置に対してデータの読込み、書出
しを行なう位置を変更させる手段と、プロセス間通信用
論理アドレスデータ空間をスワップイン／アウトさせる
手段とをとり、主記憶上にプロセス間通信用メッセージ
エリアを複数用意し、任意のメッセージエリアに対して
データの読込み、書出しを行なわせることによりプロセ
ス間通信を実行させるようにしたプロセス間通信方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24866085A JPS62108346A (ja) | 1985-11-06 | 1985-11-06 | プロセス間通信方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24866085A JPS62108346A (ja) | 1985-11-06 | 1985-11-06 | プロセス間通信方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62108346A true JPS62108346A (ja) | 1987-05-19 |
Family
ID=17181437
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24866085A Pending JPS62108346A (ja) | 1985-11-06 | 1985-11-06 | プロセス間通信方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62108346A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01314335A (ja) * | 1988-06-14 | 1989-12-19 | Nec Corp | タスク間通信方式 |
| WO2007004374A1 (ja) * | 2005-07-06 | 2007-01-11 | Sony Computer Entertainment Inc. | 情報処理方法および情報処理装置 |
-
1985
- 1985-11-06 JP JP24866085A patent/JPS62108346A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01314335A (ja) * | 1988-06-14 | 1989-12-19 | Nec Corp | タスク間通信方式 |
| WO2007004374A1 (ja) * | 2005-07-06 | 2007-01-11 | Sony Computer Entertainment Inc. | 情報処理方法および情報処理装置 |
| JP2007018195A (ja) * | 2005-07-06 | 2007-01-25 | Sony Computer Entertainment Inc | 情報処理方法および情報処理装置 |
| US8234651B2 (en) | 2005-07-06 | 2012-07-31 | Sony Computer Entertainment Inc. | Information processing method and apparatus using the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6003112A (en) | Memory controller and method for clearing or copying memory utilizing register files to store address information | |
| JPS62108346A (ja) | プロセス間通信方式 | |
| JPH0548500B2 (ja) | ||
| JPS61184643A (ja) | 仮想計算機の起動制御方式 | |
| JPS59112325A (ja) | 電子計算機システム | |
| JPH11249937A (ja) | コンピュータシステム | |
| JPS6019816B2 (ja) | マイクロプログラム制御アダプタ | |
| JPH0567973B2 (ja) | ||
| CN114327751A (zh) | 一种面向多域隔离通信的虚拟pci设备及其实现方法 | |
| JPH0782443B2 (ja) | オペレ−テイングシステムのタスク管理方法 | |
| JP2003186666A (ja) | マイクロコンピュータおよびｄｍａ制御回路 | |
| JPH04307652A (ja) | マルチプロセッサ間通信方式 | |
| JP2001154860A (ja) | オペレーティングシステムのメモリ管理方法 | |
| JPH036644A (ja) | 記憶保護方式 | |
| JPS63197254A (ja) | 仮想記憶制御装置 | |
| JPH02231641A (ja) | マルチオペレーティングシステムにおけるファイルアクセス制御方式 | |
| JPH05334012A (ja) | 大容量化ディスク制御装置 | |
| JPS62154166A (ja) | マイクロコンピユ−タ | |
| JPS6134632A (ja) | 仮想計算機命令制御方式 | |
| JPS61157955A (ja) | タグ制御方式 | |
| JPH0520167A (ja) | メモリ管理装置 | |
| JPH04317147A (ja) | 記憶制御装置 | |
| JPH0471225B2 (ja) | ||
| JPH01130237A (ja) | 情報処理装置 | |
| JPH01177151A (ja) | 情報処理システム |