JPS6079748A - 半導体集積回路の多層配線構造 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は半導体集積回路の多層配線構造の改良に関する
。

（ロ）従来技術 最近半導体集積回路においてはポリイシド膜等の層間絶
縁膜を用いて多層配線を利用し、集積度の向上を図って
いる。

具体的に半導体集積回路の多層配線構造は第１図に示す
如く、半導体基板（１）と、基板（１）内に設けた所望
の拡散領域より成る素子（２）と、基板＋１１の素子（
２）を設けた一主面を被覆する酸化シリコンより成る第
１の絶縁膜（３）と、素子（２）の所望の領域にオーミ
ックコンタクトとし第１の絶縁膜（３）上を延在される
蒸着アルミニウムにより形成された第１の電極（４）と
、第１の電極（４）および第１の絶縁膜（３）を被覆す
る層間絶縁のためのポリイシド等より成る第２の絶縁膜
（５）と、第１の電極（４）上の第２の絶縁膜（５）に
設けたスルーホール（６）を介して第１の電極（４）と
接続され第２の絶縁膜（５）上に延在される蒸着アルミ
ニウムにより形成された第２の電極（力と、より構成さ
れている。

従来では斯る半導体集積回路の多層配線構造に於いて、
第２の絶縁膜（５）に設けるスルーホール（６）を第２
図（ａ）（ｂ）（Ｃ）　Ｋ示す如く正方形、長方形ある
いは円形で形成し５ていた。しかしながら第２の電極（
力に大電流が流れるとスルーホール（６）にも大電流が
流れ、スルーホール（６）のエッヂ部分で第２の電極（
力の段間被覆性（ステップカバレッジ）が悪くなってい
るので第２の電極（７）の電流容量がそこで少なくなり
局部的に発熱をするおそれがあった。

そして第２の絶縁膜（５）に熱に弱い高分子化合物等を
用いていると、第２の絶縁膜（５）は第１の電極（４）
と第２の電極（７）とが重なる部分で破壊され、層間絶
縁破壊を発生し第１の電極（４）と第２の電極（７）と
が導通する不良を発生する。

（ハ）発明の目的 本発明は断点に鑑みてなされ、従来の欠点を完全に除去
した半導体集積回路の多層配線構造を提供するものであ
る。

（→　発明の構成 本発明による半導体集積回路の多層配線構造は、ａ）　
少くとも一主面を有する半導体基板（１）と、ｂ）　該
半導体基板（１）に形成された複数の素子（２）と、 Ｃ）　前記半導体基板（１１の一主面を被覆する第１の
絶縁膜（３）と、 ｄ）　前記素子（２）の所望の領域に接触し且つ前記第
１の絶縁膜（３）上を延在される第１の電極（４）と、 ｅ）　前記第１の絶縁膜（３）及び第１の電極（４）を
被覆する第２の絶縁膜（５）と、 ｆ）　前記第１の電極（４）上の第２の絶縁膜（５）に
周辺が凹凸を有するスルーホール（６）を設け、該スル
ーホール（６）を介して前記第１の電極（４）と接触し
前記第２の絶縁膜（５）上を延在される第２の電極（力
と、 より構成されている。

（ホ）実施例 本発明に依れば第１図に示す如く、−主面を有する半導
体基板（１）には−主面より不純物を選択拡散してトラ
ンジスタや抵抗等の複数の素子（２）が集積化されてい
る。基板（１）の−主面は熱酸化による酸化シリコンよ
り成る第１の絶縁膜（３）で被覆される。第１の絶縁膜
（３）にはコンタクト孔を設け、素子（２）の所望の領
域とオーミック接触し且つ第１の絶縁膜（３）上を延在
される蒸着アルミニウムより形成された第１の電極（４
）を設ける。第１の絶縁膜（３）及び第１の電極（４）
上には層間絶縁のためのポリイシド等より成る第２の絶
縁膜（５）を設ける。第１の電極（４）上の第２の絶縁
膜（５）には本発明の特徴とする周辺が凹凸を有するス
ルーホール（６）を形成し、このスルーホール（６）を
介して第１の電極（４）と接続され且つ第２の絶縁膜（
５）上を延在される蒸着アルミニウムによる第２の電極
（７）を設けている。

本発明の特徴は第２の絶縁膜（５）に設けたスルーホー
ル（６）の形状にある。即ちスルーホール（６）はぞの
周辺が凹凸を有する形状にする。具体的には第３図（ａ
）に示す如く、正方形の各辺を内側にくぼませた形状で
あり、第３図（ｂ）に示す如く長方形の第２の電極（力
の延在方向の一辺を交互に凹凸状とした形状であり、第
３図（Ｃ）に示す如く円形の周辺を凹凸状にして波状に
した形状である。斯上したスルーホール（６）の形状で
はスルーホール（６）の面積に比べて周辺長を大きく取
れるので、第２の絶縁＋＋＝（５）のスルーホール（６
）のエッヂにおけるステップカバレッジの悪さによる大
きい接触抵抗を分散でき等測的にその値を少さくでき、
発熱を抑えることができる。

第４図は本発明による多層配線構造を説明する上面図で
ある。点線で示す部分は第１の電極（４）であり、実線
で示す部分は第２の絶縁膜（５）に形成したスルーホー
ル（６）であり、一点破線で示す部分は第２の電極（７
）である。本実施例では電流の流入方向である第２の電
極（７）の延在方向の一辺に凹凸を設けた長方形のスル
ーホール（６）により発熱を抑えて層間絶縁破壊を防止
している。

（へ）発明の効果 本発明に依れば半導体集積回路の多層配線構造に於いて
第２の電極（７）に電流を流しても発熱を抑えられ層間
絶縁が保持できるので、多層配線を制約なく自由に行な
え集積度の向上に寄与できる。

また本発明ではスルーホールの面積を変えることなく周
辺長を増大させるので、集積度の低下を招くおそれはな
い。更に本発明はその実施に当りスルーホール（６）の
マスクのみの変更で足り、現行の製造工程に直ちに導入
することが可能である。

【図面の簡単な説明】

第１図は半導体集積回路の多層配線構造を説明する断面
図、第２図（ａ）（ｂ）（Ｃ）は従来のスルーホールの
形状を説明する上面図、第３図（ａ）（ｂ）（Ｃ）は本
発明のスルーホールの形状を説明する上面図、第４図は
本発明による半導体集積回路の多層配線構造を説明する
上面図である。 （１）は半導体基板、　（２）は素子、　（３）は第１
の絶縁膜、　（４）は第１の電極、　（５）は第２の絶
縁膜、（６）はスルーホール、（７）は第２の電極であ
る。

Claims (1)

1. 【特許請求の範囲】 （１１８”）　少くとも一主面を有する半導体基板と、
   ｂ）　該半導体基板に形成された複数の素子と、 Ｃ）　前記基板の一主面を被覆する第１の絶縁膜と、 ｄ）　前記素子の所望の領域に接触し且つ前記第１の絶
   縁膜上を延在される第１の電極と、 ｅ）　前記第１の絶縁膜及び第１の電極を被慢する第２
   の絶縁膜と、 ｆ）　前記第１の電極上の第２の絶縁膜に周辺が凹凸を
   有するスルーホールを設は該スルーホールを介して前記
   第１の電極と接触し前記第２の絶縁膜上を延在される第
   ２の電極と、 を具備することを特徴とする半導体集積回路の多層配線
   構造。