JPS62156834A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPS62156834A JPS62156834A JP29354985A JP29354985A JPS62156834A JP S62156834 A JPS62156834 A JP S62156834A JP 29354985 A JP29354985 A JP 29354985A JP 29354985 A JP29354985 A JP 29354985A JP S62156834 A JPS62156834 A JP S62156834A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- interconnection layers
- contact hole
- wiring layer
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路装置に関し、特に多層配線構造
を有する半導体集積回路装置に関する。
を有する半導体集積回路装置に関する。
半導体集積回路装置の集積度の増大に伴って、素子間を
接続する配線密度も向上され、配線を２層以上に構成し
た所謂多層配線構造が採用されている。そして、上、下
に配設したこれらの配線は互いに層間絶縁膜によって電
気的に絶縁されており、必要な箇所においてこの層間絶
縁膜に開設したコンタクト孔を通して両者を接続してい
る。
接続する配線密度も向上され、配線を２層以上に構成し
た所謂多層配線構造が採用されている。そして、上、下
に配設したこれらの配線は互いに層間絶縁膜によって電
気的に絶縁されており、必要な箇所においてこの層間絶
縁膜に開設したコンタクト孔を通して両者を接続してい
る。
例えば、第３図はそのコンタクトの部分の一例を示す平
面図であり、２１，２２．２３は第１配線層、２４．２
５．２６は第２配線層であり、第１配線層２２．２３と
第２配線層２５．２６は夫々コンタクト２７．２８によ
って相互に接続されている。この場合、コンタクト２７
．２８の部分では、各配線層の配線幅を大きくし、ここ
にコンタクト孔を開設するように構成している。
面図であり、２１，２２．２３は第１配線層、２４．２
５．２６は第２配線層であり、第１配線層２２．２３と
第２配線層２５．２６は夫々コンタクト２７．２８によ
って相互に接続されている。この場合、コンタクト２７
．２８の部分では、各配線層の配線幅を大きくし、ここ
にコンタクト孔を開設するように構成している。
上述した従来の装置では、コンタクト２７．２８は配線
層内に包含するように構成しているため、製造に際して
のコンタクト孔と配線層との間の位置ずれに対する余裕
を付与する必要があり、したがってそのコンタクト孔を
開設する接続部では配線幅Ｌｂを、配線層２２．２３及
び２５．２６の通常の配線幅Ｌａよりも大きく形成して
いる。このため、接続部においては隣接する配線層との
間隔寸法Ｌｄが、他の部分の間隔寸法Ｌｃに比較して小
さくなり、配線層のパターニングのばらつきによって側
錠線層が接近し、場合によっては短絡するおそれがある
。特に、近年では配線幅及び配線間隔の微小化が進めら
れているため、この接続部での短絡が生じ易くなる。
層内に包含するように構成しているため、製造に際して
のコンタクト孔と配線層との間の位置ずれに対する余裕
を付与する必要があり、したがってそのコンタクト孔を
開設する接続部では配線幅Ｌｂを、配線層２２．２３及
び２５．２６の通常の配線幅Ｌａよりも大きく形成して
いる。このため、接続部においては隣接する配線層との
間隔寸法Ｌｄが、他の部分の間隔寸法Ｌｃに比較して小
さくなり、配線層のパターニングのばらつきによって側
錠線層が接近し、場合によっては短絡するおそれがある
。特に、近年では配線幅及び配線間隔の微小化が進めら
れているため、この接続部での短絡が生じ易くなる。
これを防止するために接続部における配線間隔Ｌｄを他
の部分と同程度にまでに広げると、他の部分の間隔Ｌｃ
が現状よりも大きくなることは避けられず、配線構造の
高密度高集積化の妨げになるという問題が生じる。
の部分と同程度にまでに広げると、他の部分の間隔Ｌｃ
が現状よりも大きくなることは避けられず、配線構造の
高密度高集積化の妨げになるという問題が生じる。
また、逆にコンタクト孔を微小化すると、コンタクト内
に残存される層間絶縁膜のエツチング残りによって良好
な配線接続が得られず、製造歩留の低下を招（という問
題が生じる。
に残存される層間絶縁膜のエツチング残りによって良好
な配線接続が得られず、製造歩留の低下を招（という問
題が生じる。
本発明の半導体集積回路装置は、配線間における短絡を
防止する一方で、配線間隔の低減を図り、しかも良好な
コンタクトを得て高密度、高集積に構成することを可能
とするものである。
防止する一方で、配線間隔の低減を図り、しかも良好な
コンタクトを得て高密度、高集積に構成することを可能
とするものである。
本発明の半導体集積回路装置は、下地絶縁膜。
第１配線層１層間絶縁膜及び第２配線層を積層形成して
なる多層配線構造において、下地絶縁膜と層間絶縁膜と
をエツチング選択比が相違する絶縁性材質で構成すると
ともに、コンタクト孔を第１配線層の幅板上に開設した
構成としている。
なる多層配線構造において、下地絶縁膜と層間絶縁膜と
をエツチング選択比が相違する絶縁性材質で構成すると
ともに、コンタクト孔を第１配線層の幅板上に開設した
構成としている。
次に、本発明を図面を参照して説明する。
第１図（ａ）、 （ｂ）は夫々本発明の一実施例の平
面図とそのＢＢ線断面図である。
面図とそのＢＢ線断面図である。
図において、１１はシリコン等の半導体基板でありこの
主面には図示を省略する半導体素子を形成している。こ
の半導体基板１１の表面にはシリコン酸化膜からなる下
地絶縁膜１２を厚く形成し、これをフィールド絶縁膜と
して構成している。そして、この下地絶縁膜１２の上に
は多結晶シリコン膜を所要パターンに形成した第１配線
層１，２゜３を形成している。また、これら第１配線Ｊ
ＷＩ。
主面には図示を省略する半導体素子を形成している。こ
の半導体基板１１の表面にはシリコン酸化膜からなる下
地絶縁膜１２を厚く形成し、これをフィールド絶縁膜と
して構成している。そして、この下地絶縁膜１２の上に
は多結晶シリコン膜を所要パターンに形成した第１配線
層１，２゜３を形成している。また、これら第１配線Ｊ
ＷＩ。
２．３上にはシリコン窒化膜からなる層間絶縁膜９を形
成してこれらを覆うとともに、その一部には第１配線層
の一部（図では第１配線層２．３の一部）を露呈させる
ように比較的広い範囲に亘って層間絶縁膜９を除去して
コンタクト孔９ａを開設している。そして、前記層間絶
縁膜９上に多結晶シリコンをパターニングした第２配線
層４．５゜６を形成し、前記コンタクト孔９ａにおいて
第１配線層２．３と第２配線層５，６とを夫々相互に接
続してコンタクト７．８を構成している。
成してこれらを覆うとともに、その一部には第１配線層
の一部（図では第１配線層２．３の一部）を露呈させる
ように比較的広い範囲に亘って層間絶縁膜９を除去して
コンタクト孔９ａを開設している。そして、前記層間絶
縁膜９上に多結晶シリコンをパターニングした第２配線
層４．５゜６を形成し、前記コンタクト孔９ａにおいて
第１配線層２．３と第２配線層５，６とを夫々相互に接
続してコンタクト７．８を構成している。
なお、実施例ではこの第２配線層上に形成する保護膜等
の図示は省略している。
の図示は省略している。
第２図（ａ）〜（ｅ）は前記装置の製造方法を工程順に
示す図である。
示す図である。
先ず、同図（ａ）のように半導体基板１１表面を１００
０℃、Ｈ□−０□雰囲気で熱酸化して膜厚９゜００人の
シリコン酸化膜１２をフィールド絶縁膜として形成し、
これを多層配線構造の下地絶縁膜とする。この下地絶縁
膜１２上に膜厚５０００人９層抵抗２０Ω／口の多結晶
シリコン膜１３を形成する。
０℃、Ｈ□−０□雰囲気で熱酸化して膜厚９゜００人の
シリコン酸化膜１２をフィールド絶縁膜として形成し、
これを多層配線構造の下地絶縁膜とする。この下地絶縁
膜１２上に膜厚５０００人９層抵抗２０Ω／口の多結晶
シリコン膜１３を形成する。
次いで、同図（ｂ）のように前記多結晶シリコン膜１３
上に第１配線と同じパターン形状に形成したフォトレジ
スト膜１４を形成し、これをマスクにして前記多結晶シ
リコン膜１３を浅くウェットエツチングする。このとき
、フォトレジスト膜１４の下側両側では多結晶シリコン
膜１３がだれるようにエツチングされる。
上に第１配線と同じパターン形状に形成したフォトレジ
スト膜１４を形成し、これをマスクにして前記多結晶シ
リコン膜１３を浅くウェットエツチングする。このとき
、フォトレジスト膜１４の下側両側では多結晶シリコン
膜１３がだれるようにエツチングされる。
続いて、同図（Ｃ）のように前記フォトレジスト膜１４
をマスクにして多結晶シリコン＋１！Ｊ １３をイオン
プラズマエツチングし、第１配線層１，２゜３を形成す
る。
をマスクにして多結晶シリコン＋１！Ｊ １３をイオン
プラズマエツチングし、第１配線層１，２゜３を形成す
る。
この上に、同図（ｄ）のように膜厚３０００人のシリコ
ン窒化膜を形成してこれを前記層間絶縁１摸９として構
成する。そして、同図（ｅ）のように図外のフォトレジ
スト膜をマスクとして前記層間絶縁膜９の一部、即ち第
１配’ａ層２．３の一部においてその配線を全幅方向に
含むような広い領域を反応性イオンエツチング法により
全厚さに亘ってエツチング除去し、コンタクト孔９ａを
開設する。
ン窒化膜を形成してこれを前記層間絶縁１摸９として構
成する。そして、同図（ｅ）のように図外のフォトレジ
スト膜をマスクとして前記層間絶縁膜９の一部、即ち第
１配’ａ層２．３の一部においてその配線を全幅方向に
含むような広い領域を反応性イオンエツチング法により
全厚さに亘ってエツチング除去し、コンタクト孔９ａを
開設する。
このとき、層間絶縁膜９としてのシリコン窒化膜は下地
絶縁膜１２としてのシリコン酸化膜とはエツチング選択
比が大きく相違するので、このシリコン窒化膜のエツチ
ングによってもシリコン酸化１１Ｑがエツチングされる
ことはなく、半導体基板１１の表面が露呈されることは
ない。
絶縁膜１２としてのシリコン酸化膜とはエツチング選択
比が大きく相違するので、このシリコン窒化膜のエツチ
ングによってもシリコン酸化１１Ｑがエツチングされる
ことはなく、半導体基板１１の表面が露呈されることは
ない。
しかる上で、第１図（ｂ）のように膜厚０．５μｍのア
ルミニウム膜１５を形成し、これを所要形状にパターニ
ングすることにより第２配線層４゜５．６を形成する。
ルミニウム膜１５を形成し、これを所要形状にパターニ
ングすることにより第２配線層４゜５．６を形成する。
この第２配線層の中、前記コンタクト孔９ａ上に位置さ
れる部分は、前記第１配線層２，３に夫々直接接続し、
コンタクト７゜８を構成することになる。
れる部分は、前記第１配線層２，３に夫々直接接続し、
コンタクト７゜８を構成することになる。
この構成によれば、コンタクト孔９ａは第１配線層２，
３を少なくとも配線幅方向に含む大きさで開設されるの
で、第２配線層５，６とのコンタクト７．８は夫々の配
線が交差する箇所に構成されることになる。このとき、
第１配線層はウェットエツチングによって角部がだれる
ように構成しているので、第２配線層の段差による断線
や短絡が発生する可能性は極めて小さい。また、コンタ
クト孔９ａは配線幅に対して十分に大きいので、パター
ンに多少の位置ずれが生じても確実に第１配線層を露呈
させることができる。また、このコンタクト孔９ａの開
設によっても下地絶縁膜１２がエツチングされることは
なく、したがって半導体基板１１が露呈されることがな
いので、第２配線層５．６が半導体基板１１と短絡する
ことばない。
３を少なくとも配線幅方向に含む大きさで開設されるの
で、第２配線層５，６とのコンタクト７．８は夫々の配
線が交差する箇所に構成されることになる。このとき、
第１配線層はウェットエツチングによって角部がだれる
ように構成しているので、第２配線層の段差による断線
や短絡が発生する可能性は極めて小さい。また、コンタ
クト孔９ａは配線幅に対して十分に大きいので、パター
ンに多少の位置ずれが生じても確実に第１配線層を露呈
させることができる。また、このコンタクト孔９ａの開
設によっても下地絶縁膜１２がエツチングされることは
なく、したがって半導体基板１１が露呈されることがな
いので、第２配線層５．６が半導体基板１１と短絡する
ことばない。
したがって、コンタクト７．８を形成するために、コン
タクト部分の配線幅を大きくする必要は全くなく、配線
層の幅寸法はもとより配線層間隔を微小化しても相互の
短絡が生じることはなく、これにより配線の高密度化、
高集積化を達成できる。また、配線幅寸法を微小化して
も、コンタクトは配線層の全幅に亘って構成されること
になるためコンタクト孔を微小化したときのようなコン
タクト不良が生じることはなく、製造歩留を向上できる
。
タクト部分の配線幅を大きくする必要は全くなく、配線
層の幅寸法はもとより配線層間隔を微小化しても相互の
短絡が生じることはなく、これにより配線の高密度化、
高集積化を達成できる。また、配線幅寸法を微小化して
も、コンタクトは配線層の全幅に亘って構成されること
になるためコンタクト孔を微小化したときのようなコン
タクト不良が生じることはなく、製造歩留を向上できる
。
ここで、本実施例では下地絶縁膜にシリコン酸化膜を、
層間絶縁膜にシリコン窒化膜を用いているが、他にＢＰ
ＳＧ （ボロンリンガラス）膜やアルミナ膜等のエツチ
ング選択比の異なる絶縁材料であれば、適宜に組合わせ
て適用することができる。
層間絶縁膜にシリコン窒化膜を用いているが、他にＢＰ
ＳＧ （ボロンリンガラス）膜やアルミナ膜等のエツチ
ング選択比の異なる絶縁材料であれば、適宜に組合わせ
て適用することができる。
以上説明したように本発明は、多層配線構造の下地絶縁
膜と層間絶縁膜とをエツチング選択比が相違する絶縁性
材質で構成するとともに、コンタクト孔を第１配線層の
幅板上に開設した構成としているので、従来の製造技術
を使用して容易に配線層のコンタクトを構成できるとと
もに、配線間の接続部の配線幅の増大や配線間の間隔の
増大を防止でき、これにより半導体集積回路装置の高密
度化、高集積化を実現できる。また、コンタクトを配線
層の全幅に亘って構成できるので、配線間の接続不良を
なくして製造歩留の向上を図ることもできる。
膜と層間絶縁膜とをエツチング選択比が相違する絶縁性
材質で構成するとともに、コンタクト孔を第１配線層の
幅板上に開設した構成としているので、従来の製造技術
を使用して容易に配線層のコンタクトを構成できるとと
もに、配線間の接続部の配線幅の増大や配線間の間隔の
増大を防止でき、これにより半導体集積回路装置の高密
度化、高集積化を実現できる。また、コンタクトを配線
層の全幅に亘って構成できるので、配線間の接続不良を
なくして製造歩留の向上を図ることもできる。
第１図（ａ）、 （ｂ）は本発明の一実施例の平面図
及びそのＢＢ線断面図、第２図（ａ）〜（ｅ）は製造方
法を工程順に示す断面図、第３図は従来構造の平面図で
ある。 １．２，３，２１，２２．２３・・・第１配線層、４゜
５、 ６． ２４． ２５． ２６・・・第２配線層、
７，８゜２７．２８・・・コンタクト、９・・・層間絶
縁膜、９ａ・・・コンタクト孔、１１・・・半導体基板
、１２・・・下地絶縁膜（フィールド絶縁膜）、１３・
・・多結晶シリコン膜、１４・・・フォトレジスト膜、
１５・・・アルミニウム膜。 シ
及びそのＢＢ線断面図、第２図（ａ）〜（ｅ）は製造方
法を工程順に示す断面図、第３図は従来構造の平面図で
ある。 １．２，３，２１，２２．２３・・・第１配線層、４゜
５、 ６． ２４． ２５． ２６・・・第２配線層、
７，８゜２７．２８・・・コンタクト、９・・・層間絶
縁膜、９ａ・・・コンタクト孔、１１・・・半導体基板
、１２・・・下地絶縁膜（フィールド絶縁膜）、１３・
・・多結晶シリコン膜、１４・・・フォトレジスト膜、
１５・・・アルミニウム膜。 シ
Claims (1)
- 【特許請求の範囲】 １、半導体基板の表面に設けた下地絶縁膜上に第１配線
層を形成し、この第１配線層を層間絶縁膜で覆った上に
第２配線層を形成し、前記層間絶縁膜に開設したコンタ
クト孔を通して前記第１及び第２の配線層を相互に接続
してなる多層配線構造において、前記下地絶縁膜と層間
絶縁膜とをエッチング選択比が相違する絶縁性材質で構
成するとともに、前記コンタクト孔を前記第１配線層の
幅以上の平面面積で開設したことを特徴とする半導体集
積回路装置。 ２、下地絶縁膜をシリコン酸化膜で、層間絶縁膜をシリ
コン窒化膜で夫々構成してなる特許請求の範囲第１項記
載の半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29354985A JPS62156834A (ja) | 1985-12-28 | 1985-12-28 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29354985A JPS62156834A (ja) | 1985-12-28 | 1985-12-28 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62156834A true JPS62156834A (ja) | 1987-07-11 |
Family
ID=17796191
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29354985A Pending JPS62156834A (ja) | 1985-12-28 | 1985-12-28 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62156834A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5899739A (en) * | 1995-09-18 | 1999-05-04 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58184741A (ja) * | 1982-04-23 | 1983-10-28 | Toshiba Corp | 半導体装置の製造方法 |
-
1985
- 1985-12-28 JP JP29354985A patent/JPS62156834A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58184741A (ja) * | 1982-04-23 | 1983-10-28 | Toshiba Corp | 半導体装置の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5899739A (en) * | 1995-09-18 | 1999-05-04 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4670091A (en) | Process for forming vias on integrated circuits | |
| JPH08306774A (ja) | 半導体装置及びその製造方法 | |
| JPS61112356A (ja) | 集積回路に貫通導体を形成する方法 | |
| JP2000100938A (ja) | 半導体装置の多層配線構造 | |
| JPS63240045A (ja) | 半導体装置 | |
| JPS62156834A (ja) | 半導体集積回路装置 | |
| JPS63211672A (ja) | 半導体集積回路装置 | |
| US6445071B1 (en) | Semiconductor device having an improved multi-layer interconnection structure and manufacturing method thereof | |
| JP2515408B2 (ja) | バイポ−ラ型半導体装置 | |
| JP2508831B2 (ja) | 半導体装置 | |
| JPH05226475A (ja) | 半導体装置の製造方法 | |
| JP3666401B2 (ja) | 半導体装置 | |
| JPS6347952A (ja) | 半導体装置 | |
| JP4284748B2 (ja) | 半導体装置とその製造方法 | |
| US8164197B2 (en) | Semiconductor device having multilayer interconnection structure | |
| JPS61239646A (ja) | 多層配線の形成方法 | |
| JPH05335307A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2828089B2 (ja) | 半導体装置の製造方法 | |
| JPH09232430A (ja) | 半導体デバイスの配線形成方法及び配線構造 | |
| JPH05160277A (ja) | 半導体装置 | |
| JPH0936222A (ja) | 半導体装置及びその製造方法 | |
| JPH04239751A (ja) | 半導体集積回路の製造方法 | |
| JPS60177652A (ja) | 半導体装置の製造方法 | |
| JPS6149439A (ja) | 半導体装置の製造方法 | |
| JPH06236931A (ja) | 配線構造及びその製造方法 |