JPS60192348A - 半導体集積回路の多層配線の形成方法 - Google Patents
半導体集積回路の多層配線の形成方法Info
- Publication number
- JPS60192348A JPS60192348A JP4757884A JP4757884A JPS60192348A JP S60192348 A JPS60192348 A JP S60192348A JP 4757884 A JP4757884 A JP 4757884A JP 4757884 A JP4757884 A JP 4757884A JP S60192348 A JPS60192348 A JP S60192348A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- wiring metal
- wiring
- layer
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は半導体集積回路の配線電極層が２層以上にわた
る多層配線の形成方法に関する。
る多層配線の形成方法に関する。
一つの半導体基板上に極めて微細に加工された多数の機
能素子が集積された大規模半導体集積回路などでは、上
部電極の配線が非常に複雑となり、ただ１層の金属膜だ
けでは必要とする接続個所の全てを満足することができ
ず、絶縁膜を介在させて第２層、第３層と配線金属膜を
配設する多層配線を行うことが一般に行われている。
能素子が集積された大規模半導体集積回路などでは、上
部電極の配線が非常に複雑となり、ただ１層の金属膜だ
けでは必要とする接続個所の全てを満足することができ
ず、絶縁膜を介在させて第２層、第３層と配線金属膜を
配設する多層配線を行うことが一般に行われている。
このような多層配線を形成する際に最も重要なことは各
配線金属膜が絶縁膜に設けられたコンタクトホールを介
して良好な接続状態を保つことである。然るに一般に層
間絶縁膜に設けられたコンタクトホール壁の配線金属膜
との段差形状に急峻な部分が生じやすいために、段差部
でのステップカバレージ不良が発生し断線をひき起こす
ことがある。
配線金属膜が絶縁膜に設けられたコンタクトホールを介
して良好な接続状態を保つことである。然るに一般に層
間絶縁膜に設けられたコンタクトホール壁の配線金属膜
との段差形状に急峻な部分が生じやすいために、段差部
でのステップカバレージ不良が発生し断線をひき起こす
ことがある。
例えば第１図は半導体集積回路の一部を模式的な断面図
で示したものであり、半導体基板１の主表面上に表面保
護膜２を介在させて第１層目の配線金属３を設け、さら
に絶縁膜４を被着し、その上に第２層目の配線金属５を
設けて２層配線とした場合であるが、配線金属３，５の
接続は絶縁膜４にあけられたコンタクトホール６により
行われる。しかし第１図に示すように絶縁膜４による段
差のために第２層目の配線金属５はコンタクトホール６
で鋭い角部が形成され断線してしまうことがある。
で示したものであり、半導体基板１の主表面上に表面保
護膜２を介在させて第１層目の配線金属３を設け、さら
に絶縁膜４を被着し、その上に第２層目の配線金属５を
設けて２層配線とした場合であるが、配線金属３，５の
接続は絶縁膜４にあけられたコンタクトホール６により
行われる。しかし第１図に示すように絶縁膜４による段
差のために第２層目の配線金属５はコンタクトホール６
で鋭い角部が形成され断線してしまうことがある。
これに対し、ステップカバレージ不良を回避する方法と
して、これまでいくつかの方法が行われてきた。第２図
は第１図と共通部分を同一符号で表わした半導体集積回
路の部分的断面図であるが例えば第２図のように絶縁膜
４０表面にこの絶縁膜よりもエツチング速度の速い膜７
を設けておき、コンタクトホール６を形成するフォトエ
ツチング工程で横方向のエツチングを縦方向より促進さ
せることにより、コンタクトホール６にテーパーをつけ
絶縁膜４に急峻な段差が生じないようにし、配線金属５
のステップカバレージの悪さを改善するベベル法も対策
の一つである。しかしこの方法は第１図の場合に比べて
処理自体は簡単であるとしてもコンタクトホール６にテ
ーパーをもたせた分だけ配線幅を広くしなければならな
いから、機能素子を微細化して集積度を高めるためには
好ましくない。その他に第２層目配線金属のステップカ
バレージ不良をな（丁ための方法として第１層配線金属
のＡｔのコンタクト部以外を陽極酸化してアルミナ（Ａ
ｌ２Ｏｇ ）の絶縁膜とし、コンタクト部を残す陽極酸
化法もあるが、横方向への酸化も同時に進行するので前
記ベベル法よりやや良好な程度であってやはりテーパ一
部が形成されるために微細な機能素子をもった集積回路
への適用には限界がある。その他所定の配線Ａｔ膜厚と
同じ厚さの絶縁膜に形成された配線パターンの溝にＡｔ
を埋め込んで見掛は上平坦な第１層目Ａｔ配線のパター
ンを形成するリフトオフ法は真に平坦な層とするには、
フォトレジストの塗布、除去などの工程を加える必要が
あるので工数がかかり、一方第１層配線Ａｔのパターン
をエツチングにより形成した後、その上からポリイミド
などの樹脂を塗布し平坦な層とする樹脂絶縁法はポリイ
ミドなどの微細加工が、その化学的性質から制約を受け
るなど、以上各方法ではそれぞれのもっている欠点を避
けることができない。
して、これまでいくつかの方法が行われてきた。第２図
は第１図と共通部分を同一符号で表わした半導体集積回
路の部分的断面図であるが例えば第２図のように絶縁膜
４０表面にこの絶縁膜よりもエツチング速度の速い膜７
を設けておき、コンタクトホール６を形成するフォトエ
ツチング工程で横方向のエツチングを縦方向より促進さ
せることにより、コンタクトホール６にテーパーをつけ
絶縁膜４に急峻な段差が生じないようにし、配線金属５
のステップカバレージの悪さを改善するベベル法も対策
の一つである。しかしこの方法は第１図の場合に比べて
処理自体は簡単であるとしてもコンタクトホール６にテ
ーパーをもたせた分だけ配線幅を広くしなければならな
いから、機能素子を微細化して集積度を高めるためには
好ましくない。その他に第２層目配線金属のステップカ
バレージ不良をな（丁ための方法として第１層配線金属
のＡｔのコンタクト部以外を陽極酸化してアルミナ（Ａ
ｌ２Ｏｇ ）の絶縁膜とし、コンタクト部を残す陽極酸
化法もあるが、横方向への酸化も同時に進行するので前
記ベベル法よりやや良好な程度であってやはりテーパ一
部が形成されるために微細な機能素子をもった集積回路
への適用には限界がある。その他所定の配線Ａｔ膜厚と
同じ厚さの絶縁膜に形成された配線パターンの溝にＡｔ
を埋め込んで見掛は上平坦な第１層目Ａｔ配線のパター
ンを形成するリフトオフ法は真に平坦な層とするには、
フォトレジストの塗布、除去などの工程を加える必要が
あるので工数がかかり、一方第１層配線Ａｔのパターン
をエツチングにより形成した後、その上からポリイミド
などの樹脂を塗布し平坦な層とする樹脂絶縁法はポリイ
ミドなどの微細加工が、その化学的性質から制約を受け
るなど、以上各方法ではそれぞれのもっている欠点を避
けることができない。
本発明の目的は上述の欠点を除去し、微細化された多数
の半導体素子を備えた集積回路の多層配線を行うに際し
て、良好な配線金属間の接続を保つことが可能な多層配
線の形成方法を提供することにある。
の半導体素子を備えた集積回路の多層配線を行うに際し
て、良好な配線金属間の接続を保つことが可能な多層配
線の形成方法を提供することにある。
本発明は、下層配線金属のコンタクト部以外の表面を適
当な深さだけエツチング除去し、コンタクト部が突出す
るように加工した後、コンタクト部以外の表面に絶縁膜
を抜機し、絶縁膜表面とコンタクト部の表面とが同一平
面上にあるようにして、この面の上に上層配線金属を被
着することにより、段差に基因する断線の生じない良好
な接続をもった多層配線を形成するものである。
当な深さだけエツチング除去し、コンタクト部が突出す
るように加工した後、コンタクト部以外の表面に絶縁膜
を抜機し、絶縁膜表面とコンタクト部の表面とが同一平
面上にあるようにして、この面の上に上層配線金属を被
着することにより、段差に基因する断線の生じない良好
な接続をもった多層配線を形成するものである。
以下本発明を実施例に基づき説明する。
第３図は本発明の方法により形成された配線金属層を有
する半導体集積回路の部分的拡大断面図であり、第４図
は同じく本発明の方法を工程順に示した断面図であるが
、いずれも第１図、第２図と共通部分は同一符号で表わ
しである。
する半導体集積回路の部分的拡大断面図であり、第４図
は同じく本発明の方法を工程順に示した断面図であるが
、いずれも第１図、第２図と共通部分は同一符号で表わ
しである。
嬉３図において、半導体基板１上に表面保護膜（５）
２を介して設けられた第１層配線金属３に、第２層配線
金属５との接続部となる突出部８が形成され、第１層配
線金属３の突出部８が形成されていない表面領域は絶縁
膜４で覆われて突出部８と絶縁膜４のそれぞれ上端面が
同一平面上にあるように配置されており、この平坦な面
に第２層配線金属５が被着されるので配線金属は段差に
よる厚さの変動などが起こり得ない構造となっている。
金属５との接続部となる突出部８が形成され、第１層配
線金属３の突出部８が形成されていない表面領域は絶縁
膜４で覆われて突出部８と絶縁膜４のそれぞれ上端面が
同一平面上にあるように配置されており、この平坦な面
に第２層配線金属５が被着されるので配線金属は段差に
よる厚さの変動などが起こり得ない構造となっている。
第４図ではこのような構造とするための製造工程をＡ−
Ｆまで工程順に配列して説明する。まず第４図Ａに示す
ように半導体基板１に表面保護膜２とＡｔなどの第１層
配線金属膜３をこの順に設は配線金属同志のコンタクト
部にのみフォトレジスト９を塗布する。この際第１層配
線金属膜３の厚さを第３図に示した突出部８の厚さ、す
なわち、第３図の絶縁膜４の直下に位置する部分の厚さ
ｔ。
Ｆまで工程順に配列して説明する。まず第４図Ａに示す
ように半導体基板１に表面保護膜２とＡｔなどの第１層
配線金属膜３をこの順に設は配線金属同志のコンタクト
部にのみフォトレジスト９を塗布する。この際第１層配
線金属膜３の厚さを第３図に示した突出部８の厚さ、す
なわち、第３図の絶縁膜４の直下に位置する部分の厚さ
ｔ。
と突出部８の突出した部分のみの厚さｔｌとの和ｔｏ＋
を工としておく必要がある。次にフォトレジスト９をマ
スクとして突出部８以外の配線金属膜３を厚さｔｌだけ
エツチング除去すると第４図Ｂ（６） となる。次いで第４図Ｃのように第２層配線金属膜を形
成するためにフォトレジスト１０を塗布してパターニン
グし工、チング後レジスト１０を除去すると第４図りの
ようになる。次に厚さｔｌの絶縁膜１１を設は突出部８
を除く表面にフォトレジスト１２を被覆すると第４図Ｅ
のごとくなる。このレジスト１２をマスクとして突出部
８に相当する個所の絶縁膜１１を工、チング除去した後
、レジスト１２を除去し、さらにｋｔなどの第２層配線
金属膜５を被着することにより、第４図Ｆのような層間
絶縁を有し、接続が正確な形状をもって行われる集積回
路の２層配線が形成される。なおこの実施例では２７１
Ｉ配線の場合ｔこついて述べたが３層以上の多層配線を
必要とするときは、上述のＡ、Ｆの工程を繰返し行えば
よいことは勿論である。
を工としておく必要がある。次にフォトレジスト９をマ
スクとして突出部８以外の配線金属膜３を厚さｔｌだけ
エツチング除去すると第４図Ｂ（６） となる。次いで第４図Ｃのように第２層配線金属膜を形
成するためにフォトレジスト１０を塗布してパターニン
グし工、チング後レジスト１０を除去すると第４図りの
ようになる。次に厚さｔｌの絶縁膜１１を設は突出部８
を除く表面にフォトレジスト１２を被覆すると第４図Ｅ
のごとくなる。このレジスト１２をマスクとして突出部
８に相当する個所の絶縁膜１１を工、チング除去した後
、レジスト１２を除去し、さらにｋｔなどの第２層配線
金属膜５を被着することにより、第４図Ｆのような層間
絶縁を有し、接続が正確な形状をもって行われる集積回
路の２層配線が形成される。なおこの実施例では２７１
Ｉ配線の場合ｔこついて述べたが３層以上の多層配線を
必要とするときは、上述のＡ、Ｆの工程を繰返し行えば
よいことは勿論である。
ｆｓ５図は一部第４図とは異る多層配線の形成方法を示
したものであるがこの場合も第４図と共通部分は同一符
号をもって表わしである。
したものであるがこの場合も第４図と共通部分は同一符
号をもって表わしである。
第５図に示した方法は、第４図りの工程までは同一であ
るから省略し、第４図りの状態から出発するものとし、
第１層配線金属膜３上に例えばポリイミド、ミラノール
系樹脂などの有機性絶縁膜もしくは無機性の絶縁膜１３
を回転塗布し表面を一様に平坦にすると突出部８におけ
るこの絶縁膜１３の厚さは、突出部が形成されていない
個所の絶縁膜の厚さよりかなり薄くなるが第５図Ａのご
とく半導体基板１と平行な平面が得られる。
るから省略し、第４図りの状態から出発するものとし、
第１層配線金属膜３上に例えばポリイミド、ミラノール
系樹脂などの有機性絶縁膜もしくは無機性の絶縁膜１３
を回転塗布し表面を一様に平坦にすると突出部８におけ
るこの絶縁膜１３の厚さは、突出部が形成されていない
個所の絶縁膜の厚さよりかなり薄くなるが第５図Ａのご
とく半導体基板１と平行な平面が得られる。
次いで突出部８０表面が露出するまで絶縁膜１３を一様
にエツチング除去して厚さを減少させれば基板１と平行
な平面をもったまま第５図Ｂのように移行することがで
きるので、この表面上に第２層配線金属膜５を被着し、
第５図Ｃの状態が得られる。
にエツチング除去して厚さを減少させれば基板１と平行
な平面をもったまま第５図Ｂのように移行することがで
きるので、この表面上に第２層配線金属膜５を被着し、
第５図Ｃの状態が得られる。
以上第４図と第５図の二つの実施例で示したように、い
ずれの場合も上下の配線金属層の接続部は下層配線金属
の突出部が受持つことになり、上下配線金属間の接続部
以外の個所は絶縁膜が充填密着されたようになるから、
鋭い角をもった配線個所の先する余地はない。なお第５
図の手順によれば第４図Ｅに相当するフォトレジストを
用いたバター２ングの工程が省略できるという点で有利
である。
ずれの場合も上下の配線金属層の接続部は下層配線金属
の突出部が受持つことになり、上下配線金属間の接続部
以外の個所は絶縁膜が充填密着されたようになるから、
鋭い角をもった配線個所の先する余地はない。なお第５
図の手順によれば第４図Ｅに相当するフォトレジストを
用いたバター２ングの工程が省略できるという点で有利
である。
以上実施例で示したように、本発明による多層配線の形
成方法は、半導体基板に絶縁膜を介して設けられる１層
目の配線金属膜が２層目の配線金属膜と接続し導通する
個所のみを凸状に残して、非接続部には凸状接続部と同
じ高さとなるようｌこ絶縁膜を被覆して上面を平坦とす
るか、もしくは凸状接続部を完全に覆う厚さの絶縁膜を
設は接続部表面が露出するまでこの絶縁膜の厚さを減じ
て接続部と絶縁膜が同一平面上にあるようにし、これら
の面に２層目の配線金属を被着することにより行われ、
以後この方法を繰り返して任意の数の多層配線を得るこ
とができるから、２層目の配線金属膜を設けるときに、
１層目配線金属膜と絶縁層の段差を全く考慮することな
く行うことができ、したがってステ、プカバレージ不良
は皆無となり、しかも両配線金属間の接続部はなんらの
欠陥を生ずることなく、所期の形状が正確に得られると
い（９） う効果をもたらすものである。
成方法は、半導体基板に絶縁膜を介して設けられる１層
目の配線金属膜が２層目の配線金属膜と接続し導通する
個所のみを凸状に残して、非接続部には凸状接続部と同
じ高さとなるようｌこ絶縁膜を被覆して上面を平坦とす
るか、もしくは凸状接続部を完全に覆う厚さの絶縁膜を
設は接続部表面が露出するまでこの絶縁膜の厚さを減じ
て接続部と絶縁膜が同一平面上にあるようにし、これら
の面に２層目の配線金属を被着することにより行われ、
以後この方法を繰り返して任意の数の多層配線を得るこ
とができるから、２層目の配線金属膜を設けるときに、
１層目配線金属膜と絶縁層の段差を全く考慮することな
く行うことができ、したがってステ、プカバレージ不良
は皆無となり、しかも両配線金属間の接続部はなんらの
欠陥を生ずることなく、所期の形状が正確に得られると
い（９） う効果をもたらすものである。
第１図〜第５図はいずれも半導体集積回路の部分的断面
図を示してあり、第１図はステ、プカバレージ不良の説
明図、第２図はベベル法の説明図。 第３図は本発明の配線方法により得られた素子構成図、
第４図は同じく製造工程図、第５図は第４図と一部異な
る本発明の方法の製造工程図である。 １・・・半導体基板、２・・・表面保護膜、３．５・・
・配線金属膜、 ４．７．１１．１３・・・絶縁膜、６
・・・コンタクトホール、８・・・突出！、９．１０．
１２・・・フオＩ・レジスト。 （１０） 第１図 第２図
図を示してあり、第１図はステ、プカバレージ不良の説
明図、第２図はベベル法の説明図。 第３図は本発明の配線方法により得られた素子構成図、
第４図は同じく製造工程図、第５図は第４図と一部異な
る本発明の方法の製造工程図である。 １・・・半導体基板、２・・・表面保護膜、３．５・・
・配線金属膜、 ４．７．１１．１３・・・絶縁膜、６
・・・コンタクトホール、８・・・突出！、９．１０．
１２・・・フオＩ・レジスト。 （１０） 第１図 第２図
Claims (1)
- １）半導体基板表面に被着される下層配線に突出部を形
成し、次いで該襟下層配線の前記突出部以外を覆い表面
が前記突出部上面と同一平面をなす絶縁膜を設け、前記
平面上に上層配線を被着することを特徴とする半導体集
積回路の多層配線の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4757884A JPS60192348A (ja) | 1984-03-13 | 1984-03-13 | 半導体集積回路の多層配線の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4757884A JPS60192348A (ja) | 1984-03-13 | 1984-03-13 | 半導体集積回路の多層配線の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60192348A true JPS60192348A (ja) | 1985-09-30 |
Family
ID=12779128
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4757884A Pending JPS60192348A (ja) | 1984-03-13 | 1984-03-13 | 半導体集積回路の多層配線の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60192348A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63140634U (ja) * | 1987-03-05 | 1988-09-16 | ||
| KR100647568B1 (ko) * | 1999-11-25 | 2006-11-17 | 삼성에스디아이 주식회사 | 밀폐전지 |
-
1984
- 1984-03-13 JP JP4757884A patent/JPS60192348A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63140634U (ja) * | 1987-03-05 | 1988-09-16 | ||
| KR100647568B1 (ko) * | 1999-11-25 | 2006-11-17 | 삼성에스디아이 주식회사 | 밀폐전지 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62279661A (ja) | 集積回路に貫通導体を形成する方法 | |
| JPS60192348A (ja) | 半導体集積回路の多層配線の形成方法 | |
| JPS5833854A (ja) | 半導体装置の製造方法 | |
| JPS5867043A (ja) | 半導体装置の装造方法 | |
| JPS62155537A (ja) | 半導体装置の製造方法 | |
| JPH0587973B2 (ja) | ||
| JPS6235537A (ja) | 半導体装置及びその製造方法 | |
| JPS62136857A (ja) | 半導体装置の製造方法 | |
| JPH0621240A (ja) | 半導体装置の配線接続構造及びその製造方法 | |
| JPH0340449A (ja) | 集積回路を有する半導体装置 | |
| JP2758765B2 (ja) | 半導体装置の製造方法 | |
| JPS6148942A (ja) | 半導体装置の電極形成方法 | |
| JPH0542139B2 (ja) | ||
| JPH01273333A (ja) | 半導体装置の製造方法 | |
| JPS61172350A (ja) | 半導体装置の製造方法 | |
| JPH07106419A (ja) | 半導体装置の製造方法 | |
| JPS62293644A (ja) | 半導体装置の製造方法 | |
| JPS63312658A (ja) | 半導体装置の製造方法 | |
| JPH06112209A (ja) | 半導体装置の製造方法 | |
| JPH0458185B2 (ja) | ||
| JPS59148348A (ja) | 半導体装置およびその製造方法 | |
| JPH01128544A (ja) | 半導体装置およびその製造方法 | |
| JPS6022342A (ja) | 半導体集積回路装置の製造方法 | |
| JPS60251645A (ja) | 半導体基板の多層配線形成方法 | |
| JPH04101447A (ja) | 多層配線半導体集積回路の製造方法 |