JPH0587973B2 - - Google Patents
Info
- Publication number
- JPH0587973B2 JPH0587973B2 JP60080809A JP8080985A JPH0587973B2 JP H0587973 B2 JPH0587973 B2 JP H0587973B2 JP 60080809 A JP60080809 A JP 60080809A JP 8080985 A JP8080985 A JP 8080985A JP H0587973 B2 JPH0587973 B2 JP H0587973B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- insulating film
- forming
- etching
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000011229 interlayer Substances 0.000 claims description 28
- 239000010410 layer Substances 0.000 claims description 28
- 238000005530 etching Methods 0.000 claims description 17
- 239000004065 semiconductor Substances 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 14
- 229910052782 aluminium Inorganic materials 0.000 description 14
- 229920002120 photoresistant polymer Polymers 0.000 description 13
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 11
- 229910052721 tungsten Inorganic materials 0.000 description 11
- 239000010937 tungsten Substances 0.000 description 11
- 239000004642 Polyimide Substances 0.000 description 7
- 229920001721 polyimide Polymers 0.000 description 7
- 239000000463 material Substances 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は多層配線の形成方法に関するものであ
る。
る。
従来、多層配線の形成は例えば第２図に示した
ような主要工程を経て行なわれていた。
ような主要工程を経て行なわれていた。
まず、第２図ａに示すように、半導体基板（図
示せず）上に形成された表面に段差のある絶縁膜
１０１上に所定形状の配線１０７を形成する。
示せず）上に形成された表面に段差のある絶縁膜
１０１上に所定形状の配線１０７を形成する。
続いて、第２図ｂに示すように、配線１０７を
ふくむ絶縁膜１０１上に層間絶縁膜１０８を形成
する。
ふくむ絶縁膜１０１上に層間絶縁膜１０８を形成
する。
次に、第２図ｃに示すように、層間絶縁膜１０
８上に、フオトレジスト１０９を塗布し、配線層
間接続孔（以下スルー・ホールという）のパター
ン形成をする。
８上に、フオトレジスト１０９を塗布し、配線層
間接続孔（以下スルー・ホールという）のパター
ン形成をする。
次に、第２図ｄに示すように、層間絶縁膜１０
８にフオトレジスト１０９をマスクとしてエツチ
ングを行ない、スルー・ホールを開孔する。
８にフオトレジスト１０９をマスクとしてエツチ
ングを行ない、スルー・ホールを開孔する。
次に、第２図ｅに示すように、フオトレジスト
１０９を除去後、配線材１１０を蒸着又はスパツ
タにより成膜する。
１０９を除去後、配線材１１０を蒸着又はスパツ
タにより成膜する。
次に、配線材１１０上に、フオトレジストによ
り配線パターンを形成し、前記フオトレジストを
マスクとしたエツチングを行なつた後、フオトレ
ジストを除去する。以上の工程により、第２図ｆ
に示すように、上層の配線１１０′と下層の配線
１０７とが層間絶縁膜１０８に形成された開孔を
通じて電気的に接続されている層層配線構造が完
成される。
り配線パターンを形成し、前記フオトレジストを
マスクとしたエツチングを行なつた後、フオトレ
ジストを除去する。以上の工程により、第２図ｆ
に示すように、上層の配線１１０′と下層の配線
１０７とが層間絶縁膜１０８に形成された開孔を
通じて電気的に接続されている層層配線構造が完
成される。
上述した従来の多層配線の形成方法は、第２図
ｅに示すように層間絶縁膜１０８に形成したスル
ー・ホールの上端部において、配線材１１０の膜
厚が減少し、断線することがある。また、スル
ー・ホールの開孔が充分でなく、上下の配線層の
接触が良好に行なわれない事もある。さらに第２
図ｆに示すように、上層配線１１０′の表面に大
きな段差が形成されているので多層配線の配線層
の数を増す事が難しいという欠点があつた。
ｅに示すように層間絶縁膜１０８に形成したスル
ー・ホールの上端部において、配線材１１０の膜
厚が減少し、断線することがある。また、スル
ー・ホールの開孔が充分でなく、上下の配線層の
接触が良好に行なわれない事もある。さらに第２
図ｆに示すように、上層配線１１０′の表面に大
きな段差が形成されているので多層配線の配線層
の数を増す事が難しいという欠点があつた。
本発明は、半導体基板上に形成された高低差の
ある下層配線表面のうち、上層配線との接続部に
相当する所定形状の配線層間接続部を形成する工
程と、半導体基板上上に配線層間接続部が埋め込
まれる様に層間絶縁膜を形成する工程と、層間絶
縁膜と配線層間接続部とのエツチング速度がほぼ
等しい条件で低い方の下層配線上の配線層間接続
部の上端が露出するまで全面エツチングを行う工
程と、配線層間接続部と接続し層間絶縁膜上にの
びるように上層配線を形成する工程とを含んで構
成される。
ある下層配線表面のうち、上層配線との接続部に
相当する所定形状の配線層間接続部を形成する工
程と、半導体基板上上に配線層間接続部が埋め込
まれる様に層間絶縁膜を形成する工程と、層間絶
縁膜と配線層間接続部とのエツチング速度がほぼ
等しい条件で低い方の下層配線上の配線層間接続
部の上端が露出するまで全面エツチングを行う工
程と、配線層間接続部と接続し層間絶縁膜上にの
びるように上層配線を形成する工程とを含んで構
成される。
次に、本発明について図面を参照して説明す
る。第１図は本発明の一実施例の工程順縦断面図
である。
る。第１図は本発明の一実施例の工程順縦断面図
である。
まず、第１図ａに示すように、半導体基板（図
示せず）上の表面段差のある絶縁膜１０１上に所
定形状のアルミニウム配線１０２を形成する。ア
ルミニウム配線１０２表面には段差が形成されて
いる。
示せず）上の表面段差のある絶縁膜１０１上に所
定形状のアルミニウム配線１０２を形成する。ア
ルミニウム配線１０２表面には段差が形成されて
いる。
続いて、第１図ｂに示すように、アルミニウム
配線１０２を含む絶縁膜１０１上にタングステン
１０３を、アルミニウム配線１０２の表面段差の
値と層間絶縁膜（ポリイミド）に最低限必要とさ
れる膜厚の値との和の膜厚となるように成膜す
る。
配線１０２を含む絶縁膜１０１上にタングステン
１０３を、アルミニウム配線１０２の表面段差の
値と層間絶縁膜（ポリイミド）に最低限必要とさ
れる膜厚の値との和の膜厚となるように成膜す
る。
次に、第１図ｃに示すように、タングステン１
０３の配線層間の接続を行なう部分をフオトレジ
スト１０４でマスクする。
０３の配線層間の接続を行なう部分をフオトレジ
スト１０４でマスクする。
次に、第１図ｄに示すように、フツ素系のガス
を用いた異方性のドライエツチングにより、配線
層間を接続する部分にのみタングステン１０３′
を残す。なお、異方性のドライエツチングを用い
るのでタングステン１０３の配線層間を接続する
部分１０３′がちようどエツチングされた時点に
おいては、アルミニウム配線１０２の端部にまだ
タングステンが残留している。従つてタングステ
ンのエツチング速度がアルミニウムのエツチング
速度よりも十分大きい条件でオーバーエツチング
を行なうことにより、アルミニウム配線１０２の
端部に残留しているタングステンを取除く必要が
あるが、アルミニウムはフツ素系ガスではエツチ
ングされないのでこのことが可能である。
を用いた異方性のドライエツチングにより、配線
層間を接続する部分にのみタングステン１０３′
を残す。なお、異方性のドライエツチングを用い
るのでタングステン１０３の配線層間を接続する
部分１０３′がちようどエツチングされた時点に
おいては、アルミニウム配線１０２の端部にまだ
タングステンが残留している。従つてタングステ
ンのエツチング速度がアルミニウムのエツチング
速度よりも十分大きい条件でオーバーエツチング
を行なうことにより、アルミニウム配線１０２の
端部に残留しているタングステンを取除く必要が
あるが、アルミニウムはフツ素系ガスではエツチ
ングされないのでこのことが可能である。
次に、第１図ｅに示すように、フオトレジスト
１０４を除去した後、ポリイミド１０５を、その
表面がほぼ平坦になるように厚く塗布する。
１０４を除去した後、ポリイミド１０５を、その
表面がほぼ平坦になるように厚く塗布する。
次に、タングステン１０３′とポリイミド１０
５のエツチング速度が等しい条件で全面エツチン
グを行ない、すべての配線層間を接続する部分で
タングステン１０３′の上端がポリイミド１０５
によつて覆われなくなつた時点でエツチングを終
了させる。ここでアルミニウム配線１０２表面の
段の上に形成された配線層間を接続する部分は、
段の下に形成されたものよりアルミニウム配線表
面の段差に相当する分だけ余分にエツチングされ
ている。従つて、上述のようにタングステン１０
３の膜厚を、アルミニウム配線表面の段差の値
と、層間絶縁膜（ポリイミド）に最低限必要とさ
れる膜厚の値との和にしておくことにより全面エ
ツチング終了後、層間絶縁膜としてのポリイミド
に最低限必要な膜厚が確保される。次にアルミニ
ウムを成膜し、前記アルミニウム上にフオトレジ
ストにより配線パターンを形成し、フオトレジス
トをマスクとしたエツチングを行つた後、フオト
レジストを除去してアルミニウム配線１０６を形
成する。以上の工程により第１図ｆに示すよう
に、上層の配線１０６と下層の配線１０２とが層
間絶縁膜１０５の中に埋設されている配線層間を
接続する部分１０３′を介して電気的に接続され
ており、上層の配線１０６の表面が平坦な多層配
線構造がえられる。
５のエツチング速度が等しい条件で全面エツチン
グを行ない、すべての配線層間を接続する部分で
タングステン１０３′の上端がポリイミド１０５
によつて覆われなくなつた時点でエツチングを終
了させる。ここでアルミニウム配線１０２表面の
段の上に形成された配線層間を接続する部分は、
段の下に形成されたものよりアルミニウム配線表
面の段差に相当する分だけ余分にエツチングされ
ている。従つて、上述のようにタングステン１０
３の膜厚を、アルミニウム配線表面の段差の値
と、層間絶縁膜（ポリイミド）に最低限必要とさ
れる膜厚の値との和にしておくことにより全面エ
ツチング終了後、層間絶縁膜としてのポリイミド
に最低限必要な膜厚が確保される。次にアルミニ
ウムを成膜し、前記アルミニウム上にフオトレジ
ストにより配線パターンを形成し、フオトレジス
トをマスクとしたエツチングを行つた後、フオト
レジストを除去してアルミニウム配線１０６を形
成する。以上の工程により第１図ｆに示すよう
に、上層の配線１０６と下層の配線１０２とが層
間絶縁膜１０５の中に埋設されている配線層間を
接続する部分１０３′を介して電気的に接続され
ており、上層の配線１０６の表面が平坦な多層配
線構造がえられる。
以上説明したように、本発明は、第１の配線上
に接続に用いる配線層間接続部分を形成し、次に
その上に第２の配線を形成することにより第１の
配線と第２の配線とが電気的に接続されている。
従つて配線層間を接続する開孔部での層間絶縁膜
残りで生ずる接続不良や、開孔部上端で第２の配
線の配線材が薄くなることによる断線がない。
に接続に用いる配線層間接続部分を形成し、次に
その上に第２の配線を形成することにより第１の
配線と第２の配線とが電気的に接続されている。
従つて配線層間を接続する開孔部での層間絶縁膜
残りで生ずる接続不良や、開孔部上端で第２の配
線の配線材が薄くなることによる断線がない。
また、本発明は、配線層間接続部分を形成した
後、配線層間接続部分の周囲を層間絶縁膜で埋設
しウエハ表面を平坦にする。その後、配線層間接
続部分と層間絶縁膜のエツチング速度が等しい条
件で全面エツチングを行う。このため第２の配線
は平坦なウエハ面上に形成できるので第２の配線
のパターニングが容易であり、配線層数を増やす
のに大きな効果がある。
後、配線層間接続部分の周囲を層間絶縁膜で埋設
しウエハ表面を平坦にする。その後、配線層間接
続部分と層間絶縁膜のエツチング速度が等しい条
件で全面エツチングを行う。このため第２の配線
は平坦なウエハ面上に形成できるので第２の配線
のパターニングが容易であり、配線層数を増やす
のに大きな効果がある。
第１図ａ〜ｆは、本発明の一実施例の配線層間
接続部の工程順断面図である。第２図ａ〜ｆは、
従来技術による配線層間接続部の工程順断面図で
ある。 １０１……絶縁膜、１０２，１０６……アルミ
ニウム配線、１０３，１０３′……タングステン、
１０４，１０９……フオトレジスト、１０５……
ポリイミド、１０７，１１０′……配線、１０８
……層間絶縁膜、１１０……配線材。
接続部の工程順断面図である。第２図ａ〜ｆは、
従来技術による配線層間接続部の工程順断面図で
ある。 １０１……絶縁膜、１０２，１０６……アルミ
ニウム配線、１０３，１０３′……タングステン、
１０４，１０９……フオトレジスト、１０５……
ポリイミド、１０７，１１０′……配線、１０８
……層間絶縁膜、１１０……配線材。
Claims (1)
- １ 半導体基板上に形成された高低差のある下層
配線表面のうち、上層配線との接続部に相当する
所定形状の配線層間接続部を形成する工程と、前
記半導体基板上に前記配線層間接続部が埋め込ま
れる様に層間絶縁膜を形成する工程と、前記層間
絶縁膜と前記配線層間接続部とのエツチング速度
がほぼ等しい条件で低い方の下層配線上の前記配
線層間接続部の上端が露出するまで全面エツチン
グを行う工程と、前記配線層間接続部と接続し前
記層間絶縁膜上にのびるように上層配線を形成す
る工程とを含むことを特徴とする多層配線の形成
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8080985A JPS61239646A (ja) | 1985-04-16 | 1985-04-16 | 多層配線の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8080985A JPS61239646A (ja) | 1985-04-16 | 1985-04-16 | 多層配線の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61239646A JPS61239646A (ja) | 1986-10-24 |
| JPH0587973B2 true JPH0587973B2 (ja) | 1993-12-20 |
Family
ID=13728792
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8080985A Granted JPS61239646A (ja) | 1985-04-16 | 1985-04-16 | 多層配線の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61239646A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63140634U (ja) * | 1987-03-05 | 1988-09-16 | ||
| JPS6411346A (en) * | 1987-07-03 | 1989-01-13 | Matsushita Electric Ind Co Ltd | Manufacture of semiconductor device |
| KR100319896B1 (ko) * | 1998-12-28 | 2002-01-10 | 윤종용 | 반도체 소자의 본딩 패드 구조 및 그 제조 방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50123284A (ja) * | 1974-03-18 | 1975-09-27 | ||
| JPS5828735A (ja) * | 1981-08-13 | 1983-02-19 | Toshiba Corp | Ｘ線撮影装置におけるフイルム搬送装置 |
| JPS5967649A (ja) * | 1982-10-12 | 1984-04-17 | Hitachi Ltd | 多層配線の製造方法 |
| JPS60100452A (ja) * | 1983-11-07 | 1985-06-04 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
-
1985
- 1985-04-16 JP JP8080985A patent/JPS61239646A/ja active Granted
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50123284A (ja) * | 1974-03-18 | 1975-09-27 | ||
| JPS5828735A (ja) * | 1981-08-13 | 1983-02-19 | Toshiba Corp | Ｘ線撮影装置におけるフイルム搬送装置 |
| JPS5967649A (ja) * | 1982-10-12 | 1984-04-17 | Hitachi Ltd | 多層配線の製造方法 |
| JPS60100452A (ja) * | 1983-11-07 | 1985-06-04 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61239646A (ja) | 1986-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2561602B2 (ja) | 多層金属配線構造のコンタクトの製造方法 | |
| JPH0587973B2 (ja) | ||
| JP3040500B2 (ja) | 半導体装置の製造方法 | |
| JP2783898B2 (ja) | 半導体装置の製造方法 | |
| JPS5833854A (ja) | 半導体装置の製造方法 | |
| JPS61172350A (ja) | 半導体装置の製造方法 | |
| JPS61222235A (ja) | 半導体装置の製造方法 | |
| JPH0621240A (ja) | 半導体装置の配線接続構造及びその製造方法 | |
| JPS60192348A (ja) | 半導体集積回路の多層配線の形成方法 | |
| JPS6235537A (ja) | 半導体装置及びその製造方法 | |
| JPH0595048A (ja) | 半導体集積回路装置の製造方法 | |
| JPH02170553A (ja) | 半導体装置の製造方法 | |
| JPS63312657A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0123944B2 (ja) | ||
| JPH05160126A (ja) | 多層配線形成法 | |
| JPS6134956A (ja) | 配線層の形成方法 | |
| JPH0415925A (ja) | 半導体装置の製造方法 | |
| JPS5911647A (ja) | 半導体装置の製造方法 | |
| JPS6184033A (ja) | 半導体装置及びその製造方法 | |
| JPS60227440A (ja) | 半導体装置の製造方法 | |
| JPS60152043A (ja) | 多層配線構造の形成方法 | |
| JPS60251645A (ja) | 半導体基板の多層配線形成方法 | |
| JPS61180456A (ja) | 半導体装置の製造方法 | |
| JPH03248533A (ja) | 半導体集積回路装置 | |
| JPS60111441A (ja) | 半導体装置のコンタクトホ−ルの形成方法 |