JPS60103715A - 自動等化器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （技術分野） 本発明は・ディノクル伝送において、伝送線路の状況に
適応して自動的に線路等化を行う自動等化器に関するも
のである。

（従来技術） ディノタル有線伝送を行う場合、伝送線路の種類、長さ
等により異なる伝送線路の特性を可変機能を有する自動
等化器によシ等化する必要がある。

そして、近来のディノタル信号処理技術、ＬＳＩ化技術
の進展により、自動等化器を含む伝送回路網のディノタ
ル化が盛んに検討されている。

第１図は、従来検ｎＪされているこの種の自動等化器の
構成図である。第１図において、１はアナログ信号入力
端子、２はアナログ　デイノタル変換回路、３は等右詰
人力り：：ｊ子、４は遅延回路、５は乗算回路、６は加
算回路、７は等右詰出力端子、８はデータ識別判定回路
、９は識別データ出力端子、１０は重み制御回路であり
、ＷＯｒ　Ｗ＋　＋　Ｗ２　＋・・・、ｗＭは重みであ
る。伝送線路を通り歪を生じた信号は、アナログ信号入
力端子１よシ入カされると、まず、アナログ・ディジタ
ル変換回路２により・必要な情報を失うことのない十分
な速さでサンプリングされ、たとえばＰＣＭのようなデ
ィジタル信号に変換される。このディジタル信号が、０
からＭ個の遅延回路４を通シそれぞれ重みＷ。。

ＷＩ　＋　ｗ２１・・・、　ｗＭを乗算した後加え合わ
される。このとき重み制御回路１ｏで等仕儀出方端子７
の信号における符号量干渉が最小となるように重みＷｏ
、Ｗ、　、Ｗ２．・・・ｌ　ＷＭを制御することにょシ
等化が行われる。アナログ・ディジタル変換回路２によ
りディジタル信号に変換された後の動作は、すべてディ
ノタル演算・処理にょシ行われる。

しかし、第１図に示すような回路を用いて加入者線路の
ような比較的歪の大きい伝送線路の特性を等化する場合
、必要な次数Ｍすなわち遅延回路２の数が太きくなシ、
その結果、回路規模が大きくなシ消費電力の増加やＴ、
ＳＩ化時のチップ面積の増加を招くという欠点があった
。

（発明の目的） 本発明は、これらの欠点を除去するため、加入者線路の
伝送特性によく整合した伝送関数を有し、低次数の簡単
な構成で十−分な等化性を得る自動等化器を実現するも
のである。

（発明の構成） 本発明は、指数関数的単位サンプル応答を有する回路と
該回路の出力に重みを乗じて大きさを変える乗算回路と
からなる１つ捷たけ複数の回路網と、該１つまたは複数
の回路網の各出力と自動等化器入力を加算する加算回路
或は前記複数の回路網の各出力のみを加算する加算回路
により構成される自動等化器、および指数関数的単位サ
ンプル応答を有する回路と該回路の出力に重みを乗じて
大きさを変える乗算回路とから構成される自動等化器で
あって、前記各自動等化器の指数関数的単位サンプル応
答を有する回路の指数関数の底を与える量および前記重
みを制御するものである。

（実施例） 第２図は本発明の自動等化器の第１の実施例である。第
２図において、１１１＋１１２＋・・、１１Ｍはそれぞ
れ指数関数的単位サンプル応答αけ、α２ｋ。

・・・、αＭｋを有する回路、１２１　＋　１２２＋・
・・、１２Ｍは該各回路の出力端子、１３は回路１１１
＋１１２＋・・・。

１１Ｍの単位サンプル応答の指数関数の底α１．α２゜
・・・、αＭおよびＷｌ、Ｗ２．・・・＋　ＷＭ　’ｅ
制御する制御回路であり、その他の記号は第１図におけ
るそれと同一の記号と同義である。ｋはサンプリングを
表す。

伝送線路を通シ歪を生じた信号は、まず、アナログ・デ
ィジタル変換回路２によシ、必要な情報を失うことのな
い十分な速さでサンプリングされ、たとえば、ＰＣＭの
よう々ディジタル信号に変換される。そして、このディ
ジタル信号は、それぞれ指数関数的単位サンプル応答を
有する回路１１１゜１１２＋−＋　７１Ｍ　ｋ通り重み
Ｗ／ｌ　ｌＷ２、−、ｗＭｉ乗算された信号と加算され
る。このとき、制御回路１３において、等右詰出力端子
７の信号における符号量干渉が最Ｊ−となるように回路
１１１，１１□、・・、！ＩＭ　の単位サンプル応答の
指数関数の底α１．α２．・・・、αＭおよび重みＷ、
　、Ｗ２．・・・、　ＷＭ　（！−制御することにより
等化が行われる。アナログ・ディジタル変換回路２によ
りディジタル信号に変換された後の動作は、すべてディ
ノタル演算・処理により行われる。

第３図に、指数関数的単位ザンプル応答を有する回路１
１１の具体的構成方法を示す。α１は指数関数的単位サ
ンプル応答の指数関数の底に対応する重みであシ、その
他の記号は第１図、第２図におけるそれと同一の記号と
同義である。第３図は代表として１段目の回路１１□に
ついて示しているが、他の段の回路についても同様であ
る。第３図の回路の伝送特性は、 であるから、この回路の単位サンプル応答は、ｈｉ−α
、ｋ　（２） となシ、第３図の回路が回路１ハと等価であることが確
められる。

第２図において、回路１１１　、１１２　、・・・、１
１Ｍの単位サンプル応答のＪｉＪ数四数の底に対応する
重みα１　＋　α２　ｒ　”’　ｒ　αＭおよび重みＷ
ｌ　＋　Ｗ２　＋−１ＷＭＯ制御アルゴリズムとしては
、最大傾斜アルコｌＪ　スムがよく用いられる。

等仕儀入力信号をｘ（ｋ）、各回路１１１．１１□、・
・・。

１１Ｍの出力信号をｑ＋（ｋ）　、ｑｚ（ｋ）　、・・
＋　ｑＭ（ｋ）とすれば、等仕儀出力信号ｙ　（ｋ）は
、 ｙ（ｋ）　−ｘ（ｋ）十ΣＷｉ　’　（ｌ　ｉ　（ｋ）
　（３）−１ と表せる。ここで、 ｑ　ｒ　（ｋ）−Σα１”−ｘ（ｋ−ｍ）　（４）−０ である。通常、符号量干渉を評価する量としては、デー
タ識別判定時点における二乗誤差がよく用いられる。サ
ンプリング周期’１Ｔｃ１データ識別判定周期をＴとす
れば、符号量干渉量は、 ｋｍｏｄＮ＝。

と表せる。但し、 Ｎ＝Ｔ／Ｔｃ（６） であり、式（６）が整数となるようＴｃを決めるものと
する。また、ｇ（ｋ）は識別データ信号、すなわち、送
信データ信号の推定量を表している。最大傾斜アルコ８
リズムでは、評価量Ｅの小さくなる方向へその変数に対
する測微係数に比例した量だけ変数を動かす。

捷ず、重みＷｌ、Ｗ７．・、　ｗＭに対しては、ｋｍｏ
ｄＮ＝０ であるから、最大傾斜アルゴリズムは、ｋｍｏｄＮ＝０ となる。但し、Ｗｌ（ｖ）はＶ回目の重み更新後の電圧
重みＷｌの値を表している。ｉだ、ΔＷは重み更新係数
であり、アルゴリズムが収束するためには十分小さく選
ぶ必要がある。丑た、ｅ　（ｋ）は誤差信号であり、 ｅ（ｋ）　−ｙ（ｋ）　−ｇ（ｋ）　（９）と定義し、
ている。

一方、指数関数の底に対応する重みα１．α２゜・・・
、αＭに対しては、 ｋｍｏｄＮ＝０ となる。ここで、 である。したがって、最大傾斜アルゴリズムは、ｋｍｏ
ｄＮ＝０ となる。但し、α１（Ｖ）はＶ回目の重み更新後の重み
α１の値を表しており、また、Δαは重みαｉの更新係
数である。Δαもまたアルゴリズムが収束するためには
十分小さく選ぶ必要がある。

第４図は制御回路１３の具体的構成例を示すものである
。第４図において、１４は等仕儀構成部分、１５はデー
タ識別時点における値を加算する累積加算回路、１６は
重み更新周期Ｔｏに対応する遅延時間をもつ遅延回路、
ΔＷは重みＷｌ、、Ｗ２　＋・。

ｗＭの更新係数、Δαは重みα１．α２．・・・、α２
の更新係数であり、他の記号は第１図、第２図、第３図
におけるそれと同一の記号と同義である。まず、重みｗ
ｌ、ｗ２．・、ＷＭに関しては、式（８）を機能ブロッ
クでその″！、マ実現したものであるが、式（８）の累
積加算は一■からｃｏまで行うことは現実的には不可能
であるため、累積加算回路１５では、重み更新周期Ｔｃ
内のＴ。７１個のザンゾル値に対してのみ加算すること
になる。一方、重みα１．α２．・・・２αＭに関して
は、まず信号γ＋　（ｋ）　ｌγｚ（ｋ）、　−，７Ｍ
（ｋ）を得る必要がある。信号γ１（ｋ）は、式（１］
）に示される如く、単位サンプル応答かにα、　ｋ−１
の回路へ信号Ｘ（ｋ）ｋ入力したときの出力として得ら
れる。この回路の伝送関数は、 と表せる。一方、第３図の形゛の回路の伝送関数は、式
（１）に示される如＜１／（１−α、ｚ−１）であるか
ら、信号γ１（ｋ）は第３図の形の回路を２つと単位遅
延ｚ−１を与える回路を縦続に接続した回路へ信号ｘ（
ｋ）を入力したときの出力信号として得ることができる
。

すなわち、信号γ１（ｋ）は、第３図の形の回路と単位
遅延回路を縦続接続した回路へ端子１２１からの信号ｑ
　１（ｋ）’を入力したときの出力信号となる。第４図
では、以上のようにして信号γ１（ｋ）’ｆｒ得て、重
みＷｌのときと同様にして、弐〇埠に示すアルゴリズム
を実現している。但し、この場合、重みＷｌのときと較
べてさらにＷ、の乗算をする回路が必要である。

第５図は、本発明第１の実施例の自動等化器のシミュレ
ーション結果でおる。第５図は孤立波応答を示しておシ
、点線Ａは等仕儀入力信号、実線Ｂは第２図に示す実施
例の等化器の出力信号、一点破線Ｃは第１図に示す従来
の等化器の出力信号を表している。また、縦軸は効果を
見易くするためピーク値で規格化しておシ、横軸はデー
タ識別周期Ｔで規格化している。また、波形を見易くす
るため、サンプル点を結んで連続信号として表している
。シミュレーション条件は、第１表のとお第１表 第５図より、本実施例の自動等化器を用いれば、Ｍ＝１
という小さい次数のときでさえ、大きな歪を与え孤立波
が長く尾を引くような加入者線路に対しても、良好な等
化性能金得ることかできることがわかる。これは、加入
者線路のインノ９　）レス応答が指数関数的性質を強く
有してお９、このため、本実施例の自動等化器は加入者
線路とよく整合するためである。

第２図に示す本実施例の自動等化器について次数Ｍ＝１
の場合には、等仕儀入力端子３と等仕儀出力端子７間の
等化器部分に必要な加算は２回、乗算は２回、単位遅延
ｚ”−１は１回である。一方、第１図に示す従来方式の
自動等化器について次数３の場合には、等化器部分に必
要な加算は３回、乗算は４回、単位遅延ｚ−１は３回で
ある。前記２つの等化器の複雑さを比較すると、本実施
例によるものの方が従来例によるものにくらべて非常に
簡単な構成であるが、第５図に示すように本実施例によ
るものの方か、符号量干渉を小さくすることができてい
る。

したがって、本実施例の自動等化器を用いれば、次数が
小さくてすむため回路規模を小さくすることか可能であ
り、消費電力の低減、ＬＳＩ化時のチップ面積の縮小を
計ることができる利点がある。

第６図は本発明の自動等化器の第２の実施例を示してい
る。記号は第１図、第２図におけるそれと同一の記号と
同義である。第６図に示す自動等化器は、第２図に示す
自動等化器において、等仕儀入力端子３から加算回路６
へ直接信号が流れる直接経路を取り除いたものである。

この場合においても、αｌ〈α２く・・・〈αＭと仮定
するとき、最も小さい指数関数の底αｌをもつ回路１ハ
を含む経路を直接経路の如く動作させることによシ、第
２図の自動等化器と同様の効果を得ることができる。こ
の場合、制御回路１３には何ら影響を及ぼさず、第４図
の構成をそのｌ１用いることができる。

（発明の効果） 本発明は１つあるいは複数の指数関数的単位サンプル応
答をもつ回路の線形和で構成したディノタル信号処理構
成の自動等化器であり、加入者線路との整合性が良く、
小さな次数で良好な等化特性を得ることができるという
利点がある。従って回路規模の小型化、低消費電力化、
ＬＳＩ化時のチップ面積の低減を計ることができる。

【図面の簡単な説明】

第１図は従来の自動等化器の構成図、第２図は本発明の
自動等化器の第］の実施例の構成図、第３図は指数関数
的単位サンプル応答を有する回路の具体的構成図、第４
図は制御回路の具体的構成図、第５図は本発明の自動等
化器の効果を表すシミュレーション結果の図、第６図は
本発明の自動等化器の第２の実施例の構成図である。 １：アナログ信号入力端子、２：アナログ・ディノタル
変換回路、３：等仕儀入力端子、４：遅延回路、５：乗
算回路、６二加算回路、７：等仕儀出力端子、８：デー
タ識別判定回路、９：識別データ出力端子、１θ：重み
制御回路、１１１　＋　１１２＋・・、１１Ｍ：それぞ
れ単位サンプル応答α、に、α２ｋ。 ・−２θＭｋを有する回路、１２１＋　１２２　Ｈ・、
１２Ｍ：出力端子、１３：制御回路、１４：等化器、１
５累積加算回路、１６：遅延回路、ＷＯ＋　Ｗｉ　＋　
Ｗ２　＋・・・、ｗＭ：重み、αｌ、α２．・・、αＭ
二指数関数の底に対応する重み、ｋ：サンプル時間変数
、ｑｌｌ（１２１・・＋ｑＭ：信号、ΔＷ：重み更新係
数、Δα：重み更新係数、Ｔｏ二重み更新周期、Ｔｃ：
サンプリング周期、Ｔ：データ識別判定周期。 手続補正書輸発） １．事件の表示 昭和５８年　特　許　願第　２０９９６２号２、発明の
名称 自動等止器 ３、補正をする者 事件との関係　特許出願人 任　所（〒１０５）　東京都港区虎ノ門１丁目７番１２
号４代理人 住　ＰＪＴ（〒１０５）　東京都港区虎ノ門１丁目７香
１２号６、補正の内容 （１）明細書第４頁第４１行目に「等化性を得る」とあ
るのを「等化性能を得る」と補正する。 （３）同書第９頁第］１行目に「・選ぶ必要がある。」
とあるあとに次の文を挿入する。 「また、７ステムが安定であるためには、Ｏ≦α１≦１
の条件の基でα１を制御する必要がある。」 （４）同書第１４頁第５行目から第６行目に「α１〈α
２〈・・〈αＭ・・・・・　指数関数の」とあるのを「
α１〉α２〉・・・〉αＭと仮定するとき、最も大きい
すなわち最も」に近い指数関数の」と補正する。

Claims (2)

【特許請求の範囲】
1. （１）指数関数的単位サンプル応答を有する回路と該回
   路の出力に重みを乗じて大きさを変える乗算回路とから
   構成され、前記指数関数的単位サンプル応答を有する回
   路の指数関数の底を与える量および前記重みを制御する
   ことを特徴とする自動等化器。
2. （２）　指数関数的単位サンプル応答を有する回路と該
   回路の出力に重み全乗じて大きさを変える乗算回路とか
   らなる１つまたは複数の回路網と、該１つまたは複数の
   回路網の各出力と自動等化器の入力を加算する加算回路
   或は前記複数の回路網の各出力のみを加算する加算回路
   により構成され、前記指数関数的単位サンプル応答を有
   する回路の指数関数の底を与える量および前記重みを制
   御することを特徴とする自動等化器。