JPS59193609A - Fm復調回路 - Google Patents
Fm復調回路Info
- Publication number
- JPS59193609A JPS59193609A JP58066954A JP6695483A JPS59193609A JP S59193609 A JPS59193609 A JP S59193609A JP 58066954 A JP58066954 A JP 58066954A JP 6695483 A JP6695483 A JP 6695483A JP S59193609 A JPS59193609 A JP S59193609A
- Authority
- JP
- Japan
- Prior art keywords
- inverter
- transistor
- signal
- output
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
- H03D3/02—Demodulation of angle-, frequency- or phase- modulated oscillations by detecting phase difference between two signals obtained from input signal
- H03D3/04—Demodulation of angle-, frequency- or phase- modulated oscillations by detecting phase difference between two signals obtained from input signal by counting or integrating cycles of oscillations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0041—Functional aspects of demodulators
- H03D2200/0084—Lowering the supply voltage and saving power
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Television Signal Processing For Recording (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(利用分野)
本発明はVTRの再生回路などに用いて好適なFM信号
復調回路に関する。
復調回路に関する。
(背 景)
従来、家庭用VTRでは輝度信号をFM変調して記録し
ている。たとえば、VHSVTRの場合、第1図に示さ
れているように、シンクチップ1は3、 4 M Hz
、白2は4.4MH2のキャリアに設定され、上下的
3MH2の帯域が取られている。
ている。たとえば、VHSVTRの場合、第1図に示さ
れているように、シンクチップ1は3、 4 M Hz
、白2は4.4MH2のキャリアに設定され、上下的
3MH2の帯域が取られている。
第2図に再生回路の一例を示す。ヘッド3により再生さ
れた信号はプリアンプ4にょシ増幅され、イコライザ5
によシ再生等化される。その後、復調回路6により復調
され、さらにビデオ信号処理回路7を通ってビデオ信号
Vとなる。復調回路6としてはパルスカウント形式がよ
く用いられている。
れた信号はプリアンプ4にょシ増幅され、イコライザ5
によシ再生等化される。その後、復調回路6により復調
され、さらにビデオ信号処理回路7を通ってビデオ信号
Vとなる。復調回路6としてはパルスカウント形式がよ
く用いられている。
第3図KK来のパルスカウント形復調回路を示す。脣た
、第4図は第3図の回路の主要部の信号の波形を示す。
、第4図は第3図の回路の主要部の信号の波形を示す。
入力信号lはリミタ8に入力し、該リミタ8からは互に
180°位相の異なる波形雅形された出力信号t)I+
t)2が出力される。この出力信号1)I+1)2はト
ランジスタQ1のベースおよびQ2のベースのそれぞれ
に印加される。トランジスタQ3およびQ4エミッタの
それぞれにはトランジスタQ1およびQ2のベースから
遅延時間τだけ遅延した信号al+a2が得られる。こ
れらの信号aI+ a2+ bl+b2は、乗算器10
で乗算される。そうすると、乗算器10の出力端11か
らは第4図に示されているような波形の出力voが得ら
れる。この出力v6をLPFに通すと、復調信号が得ら
れる。
180°位相の異なる波形雅形された出力信号t)I+
t)2が出力される。この出力信号1)I+1)2はト
ランジスタQ1のベースおよびQ2のベースのそれぞれ
に印加される。トランジスタQ3およびQ4エミッタの
それぞれにはトランジスタQ1およびQ2のベースから
遅延時間τだけ遅延した信号al+a2が得られる。こ
れらの信号aI+ a2+ bl+b2は、乗算器10
で乗算される。そうすると、乗算器10の出力端11か
らは第4図に示されているような波形の出力voが得ら
れる。この出力v6をLPFに通すと、復調信号が得ら
れる。
なお、上記の遅延時間τは、次式で与えられる。
■
ここに、CはトランジスタQ1とQ2のコレクタ間に接
続された容量、工◎は、該Ql、Q2の共通エミッタと
アース間に接続された定電流源の定電流値である。また
VA、VBは第3図中に示されている点の電圧である。
続された容量、工◎は、該Ql、Q2の共通エミッタと
アース間に接続された定電流源の定電流値である。また
VA、VBは第3図中に示されている点の電圧である。
第3図の回路は基本的には無安定マルチバイブレータで
あり、トランジスタの縦積み数が5個になる。このため
、5■程度の低電圧動作がむずかしいという欠点がある
。これは、特に、ポータプルVTRなどの省電力化が必
要な場合には大きな欠点となっていた。
あり、トランジスタの縦積み数が5個になる。このため
、5■程度の低電圧動作がむずかしいという欠点がある
。これは、特に、ポータプルVTRなどの省電力化が必
要な場合には大きな欠点となっていた。
(目 的)
本発明の目的は、上記した従来技術の欠点をなくシ、低
電圧動作が可能でかつ素子面積ひいては回路面積も低減
できる、新たなFM復調回路を提供するKある。
電圧動作が可能でかつ素子面積ひいては回路面積も低減
できる、新たなFM復調回路を提供するKある。
(概 要)
本発明の特徴は、第1の信号が入力する第1のインバー
タと、第1の信号の反転信号が入力する第2のインバー
タと、該第1のインバータ出力と第2のインバータ出力
間、又はそれぞれのインバータとグランド間に接続され
た容量と、該第1のインバータ出力が入力する第3のイ
ンバータと、該第2のインバータ出力が入力する第4の
インバータと、第3のインバータと第4のインバータ出
力の論理積をとる手段とを具備した点にある。
タと、第1の信号の反転信号が入力する第2のインバー
タと、該第1のインバータ出力と第2のインバータ出力
間、又はそれぞれのインバータとグランド間に接続され
た容量と、該第1のインバータ出力が入力する第3のイ
ンバータと、該第2のインバータ出力が入力する第4の
インバータと、第3のインバータと第4のインバータ出
力の論理積をとる手段とを具備した点にある。
実施例
以下に、本発明を実施例によって詳しく説明する。第5
図は本発明によるFM復調回路の一実施例を示す。
図は本発明によるFM復調回路の一実施例を示す。
本実施例のFM復調回路は5つのインバータ12゜13
.14,15,16、およびインバータ12の出力端と
インバータ13の出力端との間に接続された容量17か
ら構成されている。インバータ12としては、第6図に
示されているような、トランジスタ12aとインジェク
タ電流121からなるインチグレイティド・インジェク
ション・ロジック(以下I”Lと略す)等が用いられる
。
.14,15,16、およびインバータ12の出力端と
インバータ13の出力端との間に接続された容量17か
ら構成されている。インバータ12としては、第6図に
示されているような、トランジスタ12aとインジェク
タ電流121からなるインチグレイティド・インジェク
ション・ロジック(以下I”Lと略す)等が用いられる
。
第7図は第5図におけるFM復調回路において、インバ
ータを第6図に示した工2して構成したものである。ト
ランジスタ12a、13a、14a。
ータを第6図に示した工2して構成したものである。ト
ランジスタ12a、13a、14a。
15a、16aのベースには、それぞれインジェクタ電
流12i、13i、14i、15i、’161が供給さ
れている。トランジスタ12aの入力にはFM変調信号
A1 トランジスタ13aの入力には該FM変調信号A
と逆相のFM変変調信号上入力する。
流12i、13i、14i、15i、’161が供給さ
れている。トランジスタ12aの入力にはFM変調信号
A1 トランジスタ13aの入力には該FM変調信号A
と逆相のFM変変調信号上入力する。
信号Aがハイレベル(図では、Hと示す)の時は、イン
ジェクタ電流12iはトランジスタ12aK流れ込み、
トランジスタ12aはオンになシ、その出力信号Cはロ
ーレベルとなる。逆に信号Aがローレベル(図では、L
と示す)の時はインジェクタ電流121は入力側に吸い
込1れ、トランジスタ12aはカットオフする。このた
め、その出力信号Cはノ・イレベルとなる。トランジス
タ13aのベースに入力する信号Bとトランジスタ13
aに関しても、上記したトランジスタ12aの場合と全
く同様なことが成り立つことは明らかで塾る。
ジェクタ電流12iはトランジスタ12aK流れ込み、
トランジスタ12aはオンになシ、その出力信号Cはロ
ーレベルとなる。逆に信号Aがローレベル(図では、L
と示す)の時はインジェクタ電流121は入力側に吸い
込1れ、トランジスタ12aはカットオフする。このた
め、その出力信号Cはノ・イレベルとなる。トランジス
タ13aのベースに入力する信号Bとトランジスタ13
aに関しても、上記したトランジスタ12aの場合と全
く同様なことが成り立つことは明らかで塾る。
トランジスタ12gの出力端はトランジスタ14aの入
力端に接続され、またトランジスタ13s1の出力端は
トランジスタ15aの入力端に接続されている。また、
トランジスタ12aの出力端とトランジスタ13aの出
力端との間に容量17が接続されている。さらに、トラ
ンジスタ14aの出力端とトランジスタ15gの出力端
は互に接続された後、トランジスタ16alC入力され
る。
力端に接続され、またトランジスタ13s1の出力端は
トランジスタ15aの入力端に接続されている。また、
トランジスタ12aの出力端とトランジスタ13aの出
力端との間に容量17が接続されている。さらに、トラ
ンジスタ14aの出力端とトランジスタ15gの出力端
は互に接続された後、トランジスタ16alC入力され
る。
以下、本実施例の回路がFM復調回路として動作するこ
とを第8図を用いて説明する。まず、FM変調信号A、
Hの波形は互に逆相でFM変調されたものであるとする
。パルスの高さはVF(”:0.6■)以上あればよい
。
とを第8図を用いて説明する。まず、FM変調信号A、
Hの波形は互に逆相でFM変調されたものであるとする
。パルスの高さはVF(”:0.6■)以上あればよい
。
先ず、FM変調信号Aがハイレベルの時、トランジスタ
12aの出力信号Cはローレベル、すなわち、は#′!
ll′OVに固定される。この時、FM変変調信号上ロ
ーレベルである。したがって、トランジスタ13aはカ
ットオフされ、容量17はインジェクタ電流15iによ
シ充電され、トランジスタ13aの出力信号りの電圧は
上昇する。この出力信号りの電圧が一定電圧vFに達す
ると、トランジスタ15&はオンになり、該出力信号り
の電圧はVFK固定される。この時、トランジスタ15
.aの出力信号Fはローレベルとなる。
12aの出力信号Cはローレベル、すなわち、は#′!
ll′OVに固定される。この時、FM変変調信号上ロ
ーレベルである。したがって、トランジスタ13aはカ
ットオフされ、容量17はインジェクタ電流15iによ
シ充電され、トランジスタ13aの出力信号りの電圧は
上昇する。この出力信号りの電圧が一定電圧vFに達す
ると、トランジスタ15&はオンになり、該出力信号り
の電圧はVFK固定される。この時、トランジスタ15
.aの出力信号Fはローレベルとなる。
したがって、FM変調信号Aがハイレベル、Bがローレ
ベルの間は、容量17には出力信号CがOv1出力信号
りが+VFとなるような電荷が充電され、保持されてい
る。
ベルの間は、容量17には出力信号CがOv1出力信号
りが+VFとなるような電荷が充電され、保持されてい
る。
一方、FM変調信号Aが・・イレベルからローレベルに
変シ、これと同時にFM変変調信号上ローレベルからハ
イレベルに変わると、トランジスタ12aはカクトメフ
、トランジスタ13aはオンになり、出力信号りは0■
に固定される。この時、前述のように、容量170両端
にはVFの電位差があるから、この時点で出力信号Cの
電圧は−VFとなる。
変シ、これと同時にFM変変調信号上ローレベルからハ
イレベルに変わると、トランジスタ12aはカクトメフ
、トランジスタ13aはオンになり、出力信号りは0■
に固定される。この時、前述のように、容量170両端
にはVFの電位差があるから、この時点で出力信号Cの
電圧は−VFとなる。
時間の経過と共に、容量17はインジェクタ電流14i
により充電され、出力信号Cの電圧が+VFに達すると
トランジスタ14aがオンになる。
により充電され、出力信号Cの電圧が+VFに達すると
トランジスタ14aがオンになる。
そして、出力信号Cの電圧はvFK固定される。この時
、トランジスタ14aの出力信号Eはローレベルとなる
。出力信号Cの電圧が−VFから+VFに変化するのに
要する時間τは、インジェクタ電流i4tが定電流で、
これをIdとすると、下記の0式で表わされる。
、トランジスタ14aの出力信号Eはローレベルとなる
。出力信号Cの電圧が−VFから+VFに変化するのに
要する時間τは、インジェクタ電流i4tが定電流で、
これをIdとすると、下記の0式で表わされる。
Id
(ただし、Cd は容量17の容量値)FIILJ信号
Aがハイレベル、Bがローレベルの時も、出力信号りの
電位が−VFから+VFに変化するのに要する時間では
、インジェクタ電流151が定電流でIdとすると上記
の0式で表わされる。
Aがハイレベル、Bがローレベルの時も、出力信号りの
電位が−VFから+VFに変化するのに要する時間では
、インジェクタ電流151が定電流でIdとすると上記
の0式で表わされる。
インジェクタ電流14i、151が定電流でない場合は
、ンース側のインピーダンスRと容量17の時定数によ
ってτは決定される。
、ンース側のインピーダンスRと容量17の時定数によ
ってτは決定される。
トランジスタ14aの出力信号Eとトランジスタ15a
の出力信号Fの論理積(AND)を取り、トランジスタ
16aに入力するとトランジスタ16aの出力信号Gは
、第8図に示されているように、パルス幅かでの疎密波
となる。これをLPF18を通すと、出力端子19にF
M復調信号Vが得られる。
の出力信号Fの論理積(AND)を取り、トランジスタ
16aに入力するとトランジスタ16aの出力信号Gは
、第8図に示されているように、パルス幅かでの疎密波
となる。これをLPF18を通すと、出力端子19にF
M復調信号Vが得られる。
なお、第8図の信号E、Fの波形は、これらの論理積が
とられる前の波形を示す。
とられる前の波形を示す。
FM復調回路の性能として重要な点は、(11FM復調
信号にFM変調信号AおよびBのキャリアリーク(搬送
波の漏れ)が少ないこと、 (2)復調の折返し点がFMキャリア周波数より十分高
く設定できること、 等である。
信号にFM変調信号AおよびBのキャリアリーク(搬送
波の漏れ)が少ないこと、 (2)復調の折返し点がFMキャリア周波数より十分高
く設定できること、 等である。
上記の(1)に関しては本実施例の復調回路が差動形式
であり、インバータ12.13の遅延時間差、インバー
ター4.15の遅延時間差をほぼ0にできること、およ
びインジェクタ電流14 i 、 151をインジェク
タ電流12i、13ikよび161に対して独立にI!
11!整できるので、該14iと15iを互如等しく設
定することができる。したがって、前記遅延時間τの時
間的変化全僅少にすることができるので、前記キャリア
リークを極めて少ないレベルに押さえることが可能であ
る。
であり、インバータ12.13の遅延時間差、インバー
ター4.15の遅延時間差をほぼ0にできること、およ
びインジェクタ電流14 i 、 151をインジェク
タ電流12i、13ikよび161に対して独立にI!
11!整できるので、該14iと15iを互如等しく設
定することができる。したがって、前記遅延時間τの時
間的変化全僅少にすることができるので、前記キャリア
リークを極めて少ないレベルに押さえることが可能であ
る。
上記0(2)に関しては、第9図に示されているように
折返し周波数f0はFMキャリア周波数より十分高くす
る必要がある。許容できるパルス幅の最大値τmax
は、下記の0式で与えられる。
折返し周波数f0はFMキャリア周波数より十分高くす
る必要がある。許容できるパルス幅の最大値τmax
は、下記の0式で与えられる。
したがって、上述した遅延時間τは
τ 〈 τmaX
を満足する規定値に設定する必要がある。
この遅延時間τの値は、第7図において、容量17、ト
ランジスタ14a 、15aのペース寄生容量(図示せ
ず)の値のばらつき、あるいは能動素子の温度特性など
により変化する。このため、インジェクタ電流14i、
15iを調整あるいは温度特性の補償を行なって、該遅
延時間τが規定値になるように設定する。
ランジスタ14a 、15aのペース寄生容量(図示せ
ず)の値のばらつき、あるいは能動素子の温度特性など
により変化する。このため、インジェクタ電流14i、
15iを調整あるいは温度特性の補償を行なって、該遅
延時間τが規定値になるように設定する。
なお、容量17としてMOSタイプのトランジスタを使
う場合には、サブストレートとの間の寄生容量を考慮し
て、第10図に示されているように、2つの等しいMO
8容量171,172 のメタル側(M) とサブスト
レート側(、S)を交互に接続し、差動形式がくずれな
いようにする必要がある。ここで、1718.172S
は寄生容量である。
う場合には、サブストレートとの間の寄生容量を考慮し
て、第10図に示されているように、2つの等しいMO
8容量171,172 のメタル側(M) とサブスト
レート側(、S)を交互に接続し、差動形式がくずれな
いようにする必要がある。ここで、1718.172S
は寄生容量である。
また、本実施例においては、トランジスタ12a、13
aはそれぞれの寄生容!(図示されていない)のばらつ
き、インジェクタ電流12ii、131のばらつきKよ
シ遅延時間が変化するが、相対的な遅延時間差は零とな
り、キャリアリーク等の問題は発生しない。
aはそれぞれの寄生容!(図示されていない)のばらつ
き、インジェクタ電流12ii、131のばらつきKよ
シ遅延時間が変化するが、相対的な遅延時間差は零とな
り、キャリアリーク等の問題は発生しない。
第11図は、リニア回路AからI”Lで構成された本実
施例のFM復復調回路へのインタ7エイスBの一例を示
しだものである。図において、2oはアンプ、23はF
M変調信号である。また、インバータ21.22はバッ
ファアンプであり、専用のインジェクト電流源を有して
いない。Q1〜Q12はトランジスタを示し、その他の
符号は第7図と同じものを示す。
施例のFM復復調回路へのインタ7エイスBの一例を示
しだものである。図において、2oはアンプ、23はF
M変調信号である。また、インバータ21.22はバッ
ファアンプであり、専用のインジェクト電流源を有して
いない。Q1〜Q12はトランジスタを示し、その他の
符号は第7図と同じものを示す。
次に、この回路の動作を簡単に説明する。FM変調信号
23はアンプ2oを通った後、差動アンプを構成するト
ランジスタQl、Q2に入力される。トランジスタQ1
がオン、Q2がオフの時、トランジスタQ3.Q4.Q
5.Q9.QIOはオン、トランジスタQ6.Q7.Q
8.Qll。
23はアンプ2oを通った後、差動アンプを構成するト
ランジスタQl、Q2に入力される。トランジスタQ1
がオン、Q2がオフの時、トランジスタQ3.Q4.Q
5.Q9.QIOはオン、トランジスタQ6.Q7.Q
8.Qll。
Q10はオフとなり、インバータ21の入力はハイレベ
ル、インバータ22の入力ld o −V ヘk (!
:なる。
ル、インバータ22の入力ld o −V ヘk (!
:なる。
逆に、トランジスタQ1がオフ、Q2がオンの時、トラ
ンジスタQ6.Q7.Q8.Q11.、Q12はオン、
トランジスタQ 3 + Q 4 、Q 5 、Q9、
QIOはオフとなシ、インバータ21の入力はローレベ
ル、インバータ2217)入力はハイレヘルとなる。イ
ンバータ21.22の出力から後は本実施例のFM復調
回路に゛入力する。FMffl調回路の動作は、第7図
および第8図で説明した通りである。
ンジスタQ6.Q7.Q8.Q11.、Q12はオン、
トランジスタQ 3 + Q 4 、Q 5 、Q9、
QIOはオフとなシ、インバータ21の入力はローレベ
ル、インバータ2217)入力はハイレヘルとなる。イ
ンバータ21.22の出力から後は本実施例のFM復調
回路に゛入力する。FMffl調回路の動作は、第7図
および第8図で説明した通りである。
本実施例によるFM復調回路は、上記のような構成であ
るので、下記のような種々の効果がある。
るので、下記のような種々の効果がある。
(1) 復調回路をI”Lで構成しているため、トラ
ンジスタの縦積み数は1段である。したがって、3V以
下の低電圧動作が可能であり、省電力化に大きく寄与す
る。
ンジスタの縦積み数は1段である。したがって、3V以
下の低電圧動作が可能であり、省電力化に大きく寄与す
る。
(2) フルバランス形式(差動形式)を取っている
ため、インバータ個々の遅延時間がばらついても相対遅
延時間はなく、キャリアリークなどの問題を生じない。
ため、インバータ個々の遅延時間がばらついても相対遅
延時間はなく、キャリアリークなどの問題を生じない。
(3)容量17を設けた2つのインバータ14゜15の
インジェクタ電流をインバータ12゜13および16と
切離して独立に調整することができる。したがって、こ
の調整によシ所望の復調特性(ゲイン、リニアリティ)
を容易に得ることができる。さらに温度特性などの補償
も可能である。
インジェクタ電流をインバータ12゜13および16と
切離して独立に調整することができる。したがって、こ
の調整によシ所望の復調特性(ゲイン、リニアリティ)
を容易に得ることができる。さらに温度特性などの補償
も可能である。
+4) I”L部分、すなわち、本実施例の復調回路
は他のリニア回路とレイアウト的に分離できるため、復
調時例生じるスイッチングノイズのリニア回路に対する
妨害を抑止できる。
は他のリニア回路とレイアウト的に分離できるため、復
調時例生じるスイッチングノイズのリニア回路に対する
妨害を抑止できる。
第12図は本発明の他の実施例を示す。第4図の実施例
と異なる点は、インバータ12とインバータ13の出力
間た接続されている容量17の代りに、インバータ12
の出力とグランド間に容量24、インバータ13の出力
とグランド間に容量25が接続されていることである。
と異なる点は、インバータ12とインバータ13の出力
間た接続されている容量17の代りに、インバータ12
の出力とグランド間に容量24、インバータ13の出力
とグランド間に容量25が接続されていることである。
この実施例においても、容j124,25のベア性を確
保すれば、第5図の実施例と同様な効果を得ることがで
きる。
保すれば、第5図の実施例と同様な効果を得ることがで
きる。
前記の各実施例は、I2Lを用いて説明されたが本発明
はこれに限定されず、工2Lに代えてオープンコレクタ
出力形式のTTL ()ランジスタ・トランジスタ・
ロジック)インバータ等を用いてへ復調回路を構成して
もよい。ただし、低電圧化に関しては、■2Lを用いた
方が有利である。
はこれに限定されず、工2Lに代えてオープンコレクタ
出力形式のTTL ()ランジスタ・トランジスタ・
ロジック)インバータ等を用いてへ復調回路を構成して
もよい。ただし、低電圧化に関しては、■2Lを用いた
方が有利である。
(効 果)
以上のように、本発明によれば、FM復調回路を、トラ
ンジスタの縦積み数が1段で構成できるので、3v以下
の低電圧で動作させることかできる。とのため、ポータ
プルVTRなどの省電力化、さらには耐電源ノイズ特性
の向上等が期待でき、その効果は大きい。
ンジスタの縦積み数が1段で構成できるので、3v以下
の低電圧で動作させることかできる。とのため、ポータ
プルVTRなどの省電力化、さらには耐電源ノイズ特性
の向上等が期待でき、その効果は大きい。
また、FM復調回路に用いられるインバータをI2Lで
構成すると、I”Lの素子面積が従来のトランジスタの
素子面積の約%で済むことから、FM復調回路に要する
面積を従来のものに比べて低減できる。一方、ICでは
周知のように面積の低減は製造費の低減に寄力する。し
たがって、本発明によれば、FM復調回路を安価に作成
することができる。
構成すると、I”Lの素子面積が従来のトランジスタの
素子面積の約%で済むことから、FM復調回路に要する
面積を従来のものに比べて低減できる。一方、ICでは
周知のように面積の低減は製造費の低減に寄力する。し
たがって、本発明によれば、FM復調回路を安価に作成
することができる。
第1図はVTRKおけるFMキャリア周波数帯域の説明
図、第2図は従来のVTR再生回路の一例を示すブロッ
ク図、第3図は従来のFM復調回路の回路図、第4図は
第3図の回路の主要部の信号のタイムチャート、第5図
は、本発明のFM復調回路の一実施例のブロック図、第
6図はI”Lで構成したインバーiの回路図、第7図は
、本発明のFM復調回路の一実施例の回路図、第8図は
、第6図の回路の主要部の信号のタイムチャート、第9
図は、FM復調特性図、第10図は、MO8容量を用い
た回路図、第11図は、本発明の一応用例を示す回路図
、第12図は、本発明の他の実施例のブロック図である
。 12.13,14,15.16・・・インバータ、12
i、13i、14i、15i+16i・・・インジェク
タ電流、12a、13a、14a。 15a、16a・・・トランジスタ、17・・・容螢、
18・・・LPF 代理人 弁理士 平 木 道 人 第1図 第2図 一絽一 第4図 タ○り くのQOLLLfLL?O> 3 ≦。 第9図 穣 盲A 第10図 71
図、第2図は従来のVTR再生回路の一例を示すブロッ
ク図、第3図は従来のFM復調回路の回路図、第4図は
第3図の回路の主要部の信号のタイムチャート、第5図
は、本発明のFM復調回路の一実施例のブロック図、第
6図はI”Lで構成したインバーiの回路図、第7図は
、本発明のFM復調回路の一実施例の回路図、第8図は
、第6図の回路の主要部の信号のタイムチャート、第9
図は、FM復調特性図、第10図は、MO8容量を用い
た回路図、第11図は、本発明の一応用例を示す回路図
、第12図は、本発明の他の実施例のブロック図である
。 12.13,14,15.16・・・インバータ、12
i、13i、14i、15i+16i・・・インジェク
タ電流、12a、13a、14a。 15a、16a・・・トランジスタ、17・・・容螢、
18・・・LPF 代理人 弁理士 平 木 道 人 第1図 第2図 一絽一 第4図 タ○り くのQOLLLfLL?O> 3 ≦。 第9図 穣 盲A 第10図 71
Claims (2)
- (1)第1の信号が入力する第1のインバータと、該第
1の信号の反転信号が入力する第2のインバータと、該
第1のインバータ出力と第2のインバータ出力間又はこ
れらのインバータ出力のそれぞれとグランド間に接続さ
れた容量と、該第1のインバータ出力が入力する第3の
インバータと、該W、2のインバータ出力が入力する第
4のインバータと、該第3のインバータと、該第4のイ
ンバータ出力の論理積をとる手段とを具備したことを特
徴とするFM復調回路。 - (2) 前記第1〜第4のインバータをI”Lで構成
し、第3と第4のインバータのインジェクタ′亀流を、
前記第1と第2のインバータのインジェクタ電流に対し
独立に調整できるよう圧したことを特徴とする特許 路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58066954A JPS59193609A (ja) | 1983-04-18 | 1983-04-18 | Fm復調回路 |
US06/601,290 US4591798A (en) | 1983-04-18 | 1984-04-17 | FM signal demodulation circuit |
EP84104334A EP0122632A3 (en) | 1983-04-18 | 1984-04-17 | Fm signal demodulation circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58066954A JPS59193609A (ja) | 1983-04-18 | 1983-04-18 | Fm復調回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS59193609A true JPS59193609A (ja) | 1984-11-02 |
JPH0122765B2 JPH0122765B2 (ja) | 1989-04-27 |
Family
ID=13330920
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58066954A Granted JPS59193609A (ja) | 1983-04-18 | 1983-04-18 | Fm復調回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US4591798A (ja) |
EP (1) | EP0122632A3 (ja) |
JP (1) | JPS59193609A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0201027A2 (en) | 1985-04-30 | 1986-11-12 | Konica Corporation | Silver halide photographic light-sensitive material |
US5002865A (en) * | 1985-04-24 | 1991-03-26 | Konica Corporation | Silver halide photographic material |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3121202A (en) * | 1961-03-07 | 1964-02-11 | Gen Precision Inc | Sine-cosine frequency tracker |
GB1437325A (en) * | 1972-08-18 | 1976-05-26 | Rca Corp | Fm demodulator |
JPS54158153A (en) * | 1978-06-02 | 1979-12-13 | Nec Corp | Fm demodulating circuit |
US4471312A (en) * | 1981-06-02 | 1984-09-11 | Texas Instruments Incorporated | Integrated circuit demodulator for FSK signals |
-
1983
- 1983-04-18 JP JP58066954A patent/JPS59193609A/ja active Granted
-
1984
- 1984-04-17 EP EP84104334A patent/EP0122632A3/en not_active Withdrawn
- 1984-04-17 US US06/601,290 patent/US4591798A/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5002865A (en) * | 1985-04-24 | 1991-03-26 | Konica Corporation | Silver halide photographic material |
EP0201027A2 (en) | 1985-04-30 | 1986-11-12 | Konica Corporation | Silver halide photographic light-sensitive material |
Also Published As
Publication number | Publication date |
---|---|
JPH0122765B2 (ja) | 1989-04-27 |
US4591798A (en) | 1986-05-27 |
EP0122632A3 (en) | 1989-02-22 |
EP0122632A2 (en) | 1984-10-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5668676A (en) | Magnetic head write amplifier including current mirrors and switchable current sources | |
JPS59193609A (ja) | Fm復調回路 | |
JP3086768B2 (ja) | 磁気記録再生装置用増幅回路 | |
JPH0685541A (ja) | 可変周波数発振回路 | |
JPH03187006A (ja) | 2端子磁気ヘッド用記録再生増幅器 | |
JPS60113513A (ja) | 信号波形等化回路 | |
JPH0435923B2 (ja) | ||
JPH0557765B2 (ja) | ||
JPS6355802B2 (ja) | ||
JPS59185007A (ja) | フイ−ドバツク回路 | |
JPS6330012A (ja) | 差動増幅回路 | |
JP2535585B2 (ja) | ピ―ク検波回路 | |
JP3374021B2 (ja) | フィルタ回路 | |
JPS6142890B2 (ja) | ||
JPH0112457Y2 (ja) | ||
JPH0452652B2 (ja) | ||
JPS5951043B2 (ja) | 録音ヘツド駆動回路 | |
JPH04119082A (ja) | 周波数特性改善回路 | |
JPS62225024A (ja) | 積分回路 | |
JPH0359805A (ja) | デジタル磁気記録回路 | |
JPH04145711A (ja) | 差動増幅回路 | |
JPS6362126B2 (ja) | ||
JPH0983357A (ja) | Pll回路およびディジタル信号再生装置 | |
JPH0767048B2 (ja) | Fm変調器 | |
JPH0944803A (ja) | 磁気記録再生装置 |