JPS5892217A - 半導体装置作製方法 - Google Patents
半導体装置作製方法Info
- Publication number
- JPS5892217A JPS5892217A JP56191267A JP19126781A JPS5892217A JP S5892217 A JPS5892217 A JP S5892217A JP 56191267 A JP56191267 A JP 56191267A JP 19126781 A JP19126781 A JP 19126781A JP S5892217 A JPS5892217 A JP S5892217A
- Authority
- JP
- Japan
- Prior art keywords
- type
- reaction
- layers
- plasma
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
- C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
- C23C16/509—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges using internal electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Photovoltaic Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はプラズマ気相法によシ、再現性、特性のよい半
導体装置を作製する方法に関する。
導体装置を作製する方法に関する。
本発明はプラズマ気相法によシ反応炉内に設けられた基
板上KP型およびN型の半導体層を有する第1の半導体
装置を形成した後、この半導体装置のNt′たけP型不
純物が次に作られるPまたはN型の半導体層中に反応装
置の内壁まため、この各工程の間に前回作られた半導体
層上に真性または実質的に真性(以下1層という)コー
ティングしてもよい)により実質的に過去の履歴を除去
してしまうことを目的としている。
板上KP型およびN型の半導体層を有する第1の半導体
装置を形成した後、この半導体装置のNt′たけP型不
純物が次に作られるPまたはN型の半導体層中に反応装
置の内壁まため、この各工程の間に前回作られた半導体
層上に真性または実質的に真性(以下1層という)コー
ティングしてもよい)により実質的に過去の履歴を除去
してしまうことを目的としている。
さらに−!たは前回作られた半導体層のうち、反応装置
の内壁、基板のホルダー等の表面に付着したものをOF
、等の反応性気体をプラズマ化することにより除去して
し捷う工程を設けることを目的とする。
の内壁、基板のホルダー等の表面に付着したものをOF
、等の反応性気体をプラズマ化することにより除去して
し捷う工程を設けることを目的とする。
もきわめてすぐれたものとすることができるという特徴
を有する。
を有する。
また本発明は反応炉内に設けられた基板上に少くともひ
とつの接合特にPIN、 PI、 NI iたはPN接
合を有する半導体装置において、反応炉の内壁特にプラ
ズマ原子または反応性気体が衝突する内壁より不純物特
に酸素、アルカリ金属原子が放出されることを防ぐため
、これらの表面にあらかじめ真性または実質的に真性の
半導体層例えば非単結晶珪素を形成することを目的とし
ている。
とつの接合特にPIN、 PI、 NI iたはPN接
合を有する半導体装置において、反応炉の内壁特にプラ
ズマ原子または反応性気体が衝突する内壁より不純物特
に酸素、アルカリ金属原子が放出されることを防ぐため
、これらの表面にあらかじめ真性または実質的に真性の
半導体層例えば非単結晶珪素を形成することを目的とし
ている。
本発明はこれらの実質的に除去するためのコーティング
により再放出を防ぐため、半導体層を半導体装置の作製
に必要な電磁エネルギの出力PO例えば5〜100W1
温度TO例えば2oo〜320′Cに対し、po−To
w(但し最低5wとする)〜P。
により再放出を防ぐため、半導体層を半導体装置の作製
に必要な電磁エネルギの出力PO例えば5〜100W1
温度TO例えば2oo〜320′Cに対し、po−To
w(但し最低5wとする)〜P。
+30Wノ範囲、またTo −50’0−To+50’
O特に好ましくはPo、 Toと同じまたは概略同じ条
件にて作製し、0.2〜1μの厚さに形成せしめること
を特徴としている。
O特に好ましくはPo、 Toと同じまたは概略同じ条
件にて作製し、0.2〜1μの厚さに形成せしめること
を特徴としている。
従来プラズマOVD法に関しては、ひとつの反応炉にて
P工N接合等を有する半導体装置の作製が行なわれてい
た。しかしこの接合をくりかえし行な?と、全くわけの
わからない劣化、バラツキに悩まされてしまい、半導体
装置としての信頼性に不適当なものしかできなかった。
P工N接合等を有する半導体装置の作製が行なわれてい
た。しかしこの接合をくりかえし行な?と、全くわけの
わからない劣化、バラツキに悩まされてしまい、半導体
装置としての信頼性に不適当なものしかできなかった。
この原因を調べた結果、この最大の原因は、反応炉内に
付着している酸素、アルカリ金属が半導体層中に混入し
て、電気伝導度の低下をもたらす−ものであり、酸素に
あってはIPPMの混入であっても、暗伝導度1o(z
cm)を10←cm)と1/100にまで下げてしまっ
ていた。
付着している酸素、アルカリ金属が半導体層中に混入し
て、電気伝導度の低下をもたらす−ものであり、酸素に
あってはIPPMの混入であっても、暗伝導度1o(z
cm)を10←cm)と1/100にまで下げてしまっ
ていた。
またアルカリ金属にあっても、5PPMの混入において
、P型、■型の伝導度の低下また透明導電膜の伝導度の
低下をもたらしてしまった。
、P型、■型の伝導度の低下また透明導電膜の伝導度の
低下をもたらしてしまった。
これらの混入を防ぐため、反応炉の内壁また基板のホル
ダー(ボートともいう)の特にプラズマによる反応性気
体にスパッタされる部分に対して、あらかじめ半導体層
を0.2〜2μの厚さに形成させ、コーティングしてし
まうことがきわめて重要であった。さらに再現性特性劣
化に対しては、ひとつの半導体装置の作製に対し、その
最後の工程がNまたはP型半導体層を作りまた次の最初
の工程にPまたはN型の半導体層を作ろうとした時、1
0〜100 m’の濃度に最初の不純物例えばリンがP
型半導体層中に混入してしまう。このためP型半導体層
は例えばlO〜10cm’6D濃度にホウ素を添加して
P型層としてもその電気伝導度はリンの混入により再結
合中心が増加するためきわめて特性が悪く、混入がない
場合10〜10 (fLCm) K iし、I C1〜
10 CfLc m)と1/100〜1/100OLか
得られなかった0このためPIN型光電変換装置におい
ては2〜4チの効率を各ランごとのノ(ヲツキを±20
0チも有して得られたにすぎず好ましくなかった。
ダー(ボートともいう)の特にプラズマによる反応性気
体にスパッタされる部分に対して、あらかじめ半導体層
を0.2〜2μの厚さに形成させ、コーティングしてし
まうことがきわめて重要であった。さらに再現性特性劣
化に対しては、ひとつの半導体装置の作製に対し、その
最後の工程がNまたはP型半導体層を作りまた次の最初
の工程にPまたはN型の半導体層を作ろうとした時、1
0〜100 m’の濃度に最初の不純物例えばリンがP
型半導体層中に混入してしまう。このためP型半導体層
は例えばlO〜10cm’6D濃度にホウ素を添加して
P型層としてもその電気伝導度はリンの混入により再結
合中心が増加するためきわめて特性が悪く、混入がない
場合10〜10 (fLCm) K iし、I C1〜
10 CfLc m)と1/100〜1/100OLか
得られなかった0このためPIN型光電変換装置におい
ては2〜4チの効率を各ランごとのノ(ヲツキを±20
0チも有して得られたにすぎず好ましくなかった。
しかし本発明方法にあっては、8〜10%の約3〜5倍
の高い変換効率を得ることができるようになった。
の高い変換効率を得ることができるようになった。
またこの不純物酸素ドービイグの効果を少くするため、
本発明人の出願になる特許願 半導体装置作製方法 5
6−55608(原表示53−15288’7昭和53
年12月10日出願)が知られている。これは例えばP
IN半導体装置を作ろうとする時、各P層、1層、N層
をそれぞれ独立の反応炉を作り、基板をその層間を移動
せしめることにより行わんとするものである。この方法
にあっては、本発明と同じ対策を持つことができ、きわ
めて好ましい電気的特性を得ることができる。しかしそ
の場合、装置はひとつの室の方式の3倍であり、製造コ
ストが2.5〜3倍も高価になってしまう。さらに多量
生産向きでない等の欠点を有していた。
本発明人の出願になる特許願 半導体装置作製方法 5
6−55608(原表示53−15288’7昭和53
年12月10日出願)が知られている。これは例えばP
IN半導体装置を作ろうとする時、各P層、1層、N層
をそれぞれ独立の反応炉を作り、基板をその層間を移動
せしめることにより行わんとするものである。この方法
にあっては、本発明と同じ対策を持つことができ、きわ
めて好ましい電気的特性を得ることができる。しかしそ
の場合、装置はひとつの室の方式の3倍であり、製造コ
ストが2.5〜3倍も高価になってしまう。さらに多量
生産向きでない等の欠点を有していた。
本発明はかかる反応炉において、特に横型の反応炉にお
いて特に有効である。また多量に基板上に半導体装置を
特徴とする特に有効であシ、半導体装置ひとつあたりの
装置の減価償却を含めて、製造コストをたて型反応炉の
1/100にできるという大きな特徴を有している。
いて特に有効である。また多量に基板上に半導体装置を
特徴とする特に有効であシ、半導体装置ひとつあたりの
装置の減価償却を含めて、製造コストをたて型反応炉の
1/100にできるという大きな特徴を有している。
すなわち本発明はかかる多量生産用に横型に配置された
反応炉または反応筒(10〜30crrW長さ1〜5m
)を用いる方法を中心として記す。
反応炉または反応筒(10〜30crrW長さ1〜5m
)を用いる方法を中心として記す。
かかる反応筒の外側に一対の反応性気体をプラズマ化す
る電磁エネルギ供給用の電極と該電極の外側にこの反応
筒および電極を囲んで加熱装置とを具備し、この反応炉
内を使方向に反応性気体を流し、この気体の流れ:4−
そって基板を配置せしめたものである。
る電磁エネルギ供給用の電極と該電極の外側にこの反応
筒および電極を囲んで加熱装置とを具備し、この反応炉
内を使方向に反応性気体を流し、この気体の流れ:4−
そって基板を配置せしめたものである。
さらにかかる装置内に一対の電極により発生する電磁界
に垂直または平行に基板を配貨し、これを複数段または
複数列配置して2〜20cmの基板例えばloam’の
基板を20段20列計400まいの被形成面上に一度に
被膜特に珪素、炭素炭化珪素または珪化ゲルマニューム
、ゲルマニューム被膜すなわち4価の元素を中心とした
半導体膜を形成せしめることを中心として記す。
に垂直または平行に基板を配貨し、これを複数段または
複数列配置して2〜20cmの基板例えばloam’の
基板を20段20列計400まいの被形成面上に一度に
被膜特に珪素、炭素炭化珪素または珪化ゲルマニューム
、ゲルマニューム被膜すなわち4価の元素を中心とした
半導体膜を形成せしめることを中心として記す。
本発明は炭素炭珪素結合を有する水素化物またはハロゲ
ン化物(炭化珪化物気体)よりなる反応性気体、シラン
(S i nHrps1n≧1)の如き珪化物気体また
はアセチレン等の炭化水素を用いて被形成面上に非単結
晶の炭化珪素、珪素または炭素を主成分とする被膜を0
.05〜1torrの反応炉圧力で100−400’C
!の温度で形成せしめるプラズマ気相法に関する。
ン化物(炭化珪化物気体)よりなる反応性気体、シラン
(S i nHrps1n≧1)の如き珪化物気体また
はアセチレン等の炭化水素を用いて被形成面上に非単結
晶の炭化珪素、珪素または炭素を主成分とする被膜を0
.05〜1torrの反応炉圧力で100−400’C
!の温度で形成せしめるプラズマ気相法に関する。
本発明はさらにかかる反応性気体に■価の不純物である
B、 AI、 Ga、 Inを含む不純物気体例えばジ
ボラン(BIH4)、V価の不純物を含む不純物気体例
えばフォスヒン(PH,lまたはアルシン(A s H
,lを漸次添加して被形成面を有する基板上に密接して
P型層、さらに工型層およびN型層ヲPINの順序にて
積層形成せしめ、これをくりかえし、安定して作製する
ことを目的としている。さらに本発明はプラズマ化する
電磁エネルギのパワーにより、アモルファス構造の半導
体(Asというつ、5〜100Aの大きさの微結晶性を
有するセミアモルファス(半非晶質、以下SASという
)または5〜20OAの大きさのマイクロポリクリスタ
ル(微多結晶、以下pcという)の構造を有する半導体
の如き非単結晶半導体膜を作製せんとするものである。
B、 AI、 Ga、 Inを含む不純物気体例えばジ
ボラン(BIH4)、V価の不純物を含む不純物気体例
えばフォスヒン(PH,lまたはアルシン(A s H
,lを漸次添加して被形成面を有する基板上に密接して
P型層、さらに工型層およびN型層ヲPINの順序にて
積層形成せしめ、これをくりかえし、安定して作製する
ことを目的としている。さらに本発明はプラズマ化する
電磁エネルギのパワーにより、アモルファス構造の半導
体(Asというつ、5〜100Aの大きさの微結晶性を
有するセミアモルファス(半非晶質、以下SASという
)または5〜20OAの大きさのマイクロポリクリスタ
ル(微多結晶、以下pcという)の構造を有する半導体
の如き非単結晶半導体膜を作製せんとするものである。
さらに強い電磁エネルギを与える場合、基板表面ではス
パッターされた電気的に欠陥だらけのアモルファス構造
になりゃすい。かかる欠陥構造をなくすため、基板は互
いに10〜40mm代辰的には20〜25mm離間し、
プラズマ反応に2oo〜5oowトイう高いエネルギが
必要な場合であっても、被形成面上にはこのスビーシス
の実質的なプラズマエネルギを得る距離を基板間の距離
で制御し、 。
パッターされた電気的に欠陥だらけのアモルファス構造
になりゃすい。かかる欠陥構造をなくすため、基板は互
いに10〜40mm代辰的には20〜25mm離間し、
プラズマ反応に2oo〜5oowトイう高いエネルギが
必要な場合であっても、被形成面上にはこのスビーシス
の実質的なプラズマエネルギを得る距離を基板間の距離
で制御し、 。
実質的に2〜20Wという弱いパワーで被膜化せしめる
と同等の特性を有せしめたことを特徴とする。
と同等の特性を有せしめたことを特徴とする。
このため本発明においては、その出発物質である反応性
気体に炭化珪素(S iXO+−ハO< X< 1)を
作ろうとした場合、炭素−珪素結合を有する材料を用い
た。すなわち炭素−珪素結合を有する水素化物または・
・ロゲン化物例えばテトラエチルシラン(sl(c鶴)
弾K TMSという)、テトラエチルシラン(Sl(C
−)Qy) * 51(C”;) xC”5(1aXs
”)S i (O叩x %−a1≦X≦3)等の反応
性気体を用いて反応生成物中に5i−0結合を得やすく
している。
気体に炭化珪素(S iXO+−ハO< X< 1)を
作ろうとした場合、炭素−珪素結合を有する材料を用い
た。すなわち炭素−珪素結合を有する水素化物または・
・ロゲン化物例えばテトラエチルシラン(sl(c鶴)
弾K TMSという)、テトラエチルシラン(Sl(C
−)Qy) * 51(C”;) xC”5(1aXs
”)S i (O叩x %−a1≦X≦3)等の反応
性気体を用いて反応生成物中に5i−0結合を得やすく
している。
また珪素を主成分とする被膜を得ようとする時は5in
H断(n≧1)のシラン、8iF、またはこれらの混合
気体を用いた。炭素を得ようとする時は、アセチレン(
(J’Q tたはエチレン(C!LH,lを主として用
いた。こうすることにより、珪素(Sl)、炭量珪素(
SixC,、,0りX〈1)iたけ炭素(C)(これら
を合わせると5iXO+ツ(0≦X≦1)と示すことが
できるため、以下炭化珪素という時はS 1XC1−q
(04X≦1)を意味するものとする)を作製する。
H断(n≧1)のシラン、8iF、またはこれらの混合
気体を用いた。炭素を得ようとする時は、アセチレン(
(J’Q tたはエチレン(C!LH,lを主として用
いた。こうすることにより、珪素(Sl)、炭量珪素(
SixC,、,0りX〈1)iたけ炭素(C)(これら
を合わせると5iXO+ツ(0≦X≦1)と示すことが
できるため、以下炭化珪素という時はS 1XC1−q
(04X≦1)を意味するものとする)を作製する。
さらにここに■価またはV価の不純物を添加して被形成
面よりP型、1型(真性またはオートドーピング等を含
む人為的に不純物を添加しない実質的に真性)さらにN
型の半導体または半絶縁体を作製した。
面よりP型、1型(真性またはオートドーピング等を含
む人為的に不純物を添加しない実質的に真性)さらにN
型の半導体または半絶縁体を作製した。
さらにかかる反応性気体を用いると、反応炉を1気圧以
下特に0.01〜’l Ot Or r、代表的には0
、3〜0.6torrの圧力下にて50W以下の電磁エ
ネルギにおいても、例えば0.01〜100MHz特K
500KH2または13.56MHzにおいて被膜を
形成することが可能である。即ち低エネルギプラズマC
vD装置とすることができた。
下特に0.01〜’l Ot Or r、代表的には0
、3〜0.6torrの圧力下にて50W以下の電磁エ
ネルギにおいても、例えば0.01〜100MHz特K
500KH2または13.56MHzにおいて被膜を
形成することが可能である。即ち低エネルギプラズマC
vD装置とすることができた。
さらに50〜500Wという高エネルギプラズマ雰囲気
とすると、形成された炭化珪素は微結晶化し、その結果
P型またはN型において、ホウ素またはリンを0.1〜
5%(ここでは(B、)(/またはP叩/C炭化物気年
または炭化珪化物気体+珪化物気体)の比をパーセ/′
トで示す)添加した場合、低エネルギでは電気伝導度は
10〜1o (rcc m)であったものが10〜10
(Qcm)”と約千倍Kまで高めることができた。
とすると、形成された炭化珪素は微結晶化し、その結果
P型またはN型において、ホウ素またはリンを0.1〜
5%(ここでは(B、)(/またはP叩/C炭化物気年
または炭化珪化物気体+珪化物気体)の比をパーセ/′
トで示す)添加した場合、低エネルギでは電気伝導度は
10〜1o (rcc m)であったものが10〜10
(Qcm)”と約千倍Kまで高めることができた。
さらにこの高エネルギ法を用いて得られた炭化珪素は5
〜20OAの大きさの微結晶構造を有するいわゆるSA
S構造を有せしめることができた。
〜20OAの大きさの微結晶構造を有するいわゆるSA
S構造を有せしめることができた。
かかるSASにおいて、そのPまたはN型の不純物のア
クセプタまたはドナーとなるイオン化率を97〜100
%を有し、添加した不純物のすべてを活性化することが
できた。
クセプタまたはドナーとなるイオン化率を97〜100
%を有し、添加した不純物のすべてを活性化することが
できた。
以下に図面に従って本発明のプラズマ気相法を説明する
。
。
第1図は本発明を用いたプラズマCVD装置の概要を示
す。
す。
第1図において被形成面を有する基板(1)は角型の石
英ホルダーにて保持され、図面ではマ段2列計14まい
の構成をさせている。基板およびホルダーは反応炉の前
方の別室(ハ)に入口(30)より予め設置され、バル
ブ(32)ロータリーポンプ(33)により真空びきが
なされる。さらに開閉とびら(34)を開けて、反応炉
内に自動送シ装置により導入され、さらにミキサー用混
合板(35)も同時配置される。これらは反応炉、別室
ともに真空状態においてなされ、反応炉内に酸素(空気
)が少しでも混入しないように務めた。
英ホルダーにて保持され、図面ではマ段2列計14まい
の構成をさせている。基板およびホルダーは反応炉の前
方の別室(ハ)に入口(30)より予め設置され、バル
ブ(32)ロータリーポンプ(33)により真空びきが
なされる。さらに開閉とびら(34)を開けて、反応炉
内に自動送シ装置により導入され、さらにミキサー用混
合板(35)も同時配置される。これらは反応炉、別室
ともに真空状態においてなされ、反応炉内に酸素(空気
)が少しでも混入しないように務めた。
さらに開閉とびら(34)を閉じたことにより、図面め
如く電極(9)、(−10)の間に基板が配置された。
如く電極(9)、(−10)の間に基板が配置された。
各基板は10〜4011m代表的には20〜25mmの
間かくをおいて配列されており、このホルダー・による
反応性気体は反応炉(ハ)の前方にミキサ(8)を設は
層流とし、さらにこれらの反応性気体が基板の間の空隙
に均一に注入するように設けである。被形成面は基板の
下面または互いに裏面を重ね合わせて垂直に配置された
側面である。
間かくをおいて配列されており、このホルダー・による
反応性気体は反応炉(ハ)の前方にミキサ(8)を設は
層流とし、さらにこれらの反応性気体が基板の間の空隙
に均一に注入するように設けである。被形成面は基板の
下面または互いに裏面を重ね合わせて垂直に配置された
側面である。
′ また図面は反応系を上方よシながめた構造を示した
ものであり、基板(1)は互いに裏面を合わせて垂直に
配置させている。かくの如く重力を利用してフレイクを
下部に除去することは、量産歩留りを考慮する時きわめ
て重要・である、さらにこの基板(1)を折入させた反
応炉四には、この基板に垂直または平ゴ特に平行にする
と被膜の均一性が得やすい)に電磁エネルギの電界が第
2図(A)または(B)特K (B)の如くに加わるよ
うに一対の電極(9)、α0)を上下または左右に配置
して設けた。この電極の外側に電気炉(5)が設けられ
ており 基板(]−)が100〜400で代表的には3
00’0に加熱さ、もている。
ものであり、基板(1)は互いに裏面を合わせて垂直に
配置させている。かくの如く重力を利用してフレイクを
下部に除去することは、量産歩留りを考慮する時きわめ
て重要・である、さらにこの基板(1)を折入させた反
応炉四には、この基板に垂直または平ゴ特に平行にする
と被膜の均一性が得やすい)に電磁エネルギの電界が第
2図(A)または(B)特K (B)の如くに加わるよ
うに一対の電極(9)、α0)を上下または左右に配置
して設けた。この電極の外側に電気炉(5)が設けられ
ており 基板(]−)が100〜400で代表的には3
00’0に加熱さ、もている。
反応性気体は水素またはへリュームのキャリアガス例え
ばヘリュームを01より、■価の不純物である゛−−≦
ヌ晶乙ヴ0→より、■価の不純物であるフオスヒンを(
l→より、■価の添加物である珪化物気体の7ランを0
→より導入した。
ばヘリュームを01より、■価の不純物である゛−−≦
ヌ晶乙ヴ0→より、■価の不純物であるフオスヒンを(
l→より、■価の添加物である珪化物気体の7ランを0
→より導入した。
また炭鴛−珪素結合を有する反応性気体TMS翰を用い
ると、初期状態で液体であるためステンレス容器01)
K保存される。この容器は電子恒温層(ハ)により所定
の温度に制御されている。
ると、初期状態で液体であるためステンレス容器01)
K保存される。この容器は電子恒温層(ハ)により所定
の温度に制御されている。
このTMSは沸点が2560であり、ロータリーポンプ
O■をパルプ(1])をへて排気させ、反応炉内を0.
01〜10torr特に0.02〜0.4torrに保
持させた。こうすることにより、1気圧より低い圧力に
より結果として特に加熱しなくてもTMSを気化させる
ことができる。この気化したTMSを100%の濃度で
流量計を介して反応炉に導入することは、従来の如く容
器al)をノくプル応性気体を放出するやり方に比較し
て、その流量制御が精度よく可能であり、技術上重要で
ある0 実用上流量計がつまった場合、図面において(ハ)より
ヘリュームを導入した。
O■をパルプ(1])をへて排気させ、反応炉内を0.
01〜10torr特に0.02〜0.4torrに保
持させた。こうすることにより、1気圧より低い圧力に
より結果として特に加熱しなくてもTMSを気化させる
ことができる。この気化したTMSを100%の濃度で
流量計を介して反応炉に導入することは、従来の如く容
器al)をノくプル応性気体を放出するやり方に比較し
て、その流量制御が精度よく可能であり、技術上重要で
ある0 実用上流量計がつまった場合、図面において(ハ)より
ヘリュームを導入した。
また反応筒(ハ)またはホルダー(2)の内壁または表
面に付着した反応生成物を除去する場合はOf)よりC
10,またはCF,−)−OL(2〜5チ)を導入し、
電磁エネルギを加えてフッ素ラジカルを発生させて気相
エツチングをして除去した0 さらKこのプラズマ放電においては、反応性気体が混合
室(8)をへて混合された後、励起室(ハ)において分
解または反応をおこさしめ、反応生成物を基板上に形成
する空間反応を主として用いた。電磁エネルギは電源(
4)より直流または高周波を主として用いた。
面に付着した反応生成物を除去する場合はOf)よりC
10,またはCF,−)−OL(2〜5チ)を導入し、
電磁エネルギを加えてフッ素ラジカルを発生させて気相
エツチングをして除去した0 さらKこのプラズマ放電においては、反応性気体が混合
室(8)をへて混合された後、励起室(ハ)において分
解または反応をおこさしめ、反応生成物を基板上に形成
する空間反応を主として用いた。電磁エネルギは電源(
4)より直流または高周波を主として用いた。
このようにして被形成面上に炭化珪素被膜を形成した。
例えば基板温度300°C1高周波エネルギの出力25
W1 シランまたはTMS 50cc/Qキヤリアガス
としてのHe250CCZ分とした。
W1 シランまたはTMS 50cc/Qキヤリアガス
としてのHe250CCZ分とした。
(反応性気体/He)5において160A/分の被膜成
長速度を得ることができた。
長速度を得ることができた。
さらにこの被膜形成には、P工N接合、PN接合、P工
、N工接合、P工NP工N接合等をその必要な厚さに必
要な反応生成物を基板上に漸次積層して形成させた。
、N工接合、P工NP工N接合等をその必要な厚さに必
要な反応生成物を基板上に漸次積層して形成させた。
このようにして被形成面上に被膜を形成させ1(ム4
てしまった後、反応≧燕τ物′を反応筒より十分にパー
ジした後、開閉とびら(3 4)を開け、ミキサ用混合
板(35)、ジグ(3)上の基板を別室(ハ)に自動引
出し管により反応筒および別室をともに真空( 0.
Oltorr以下)Kして移動させた。さらに開閉とび
ら(3荀を閉じた後、別室K(31)よりパルプを開け
て空気を充填し大気圧とした後、外部にジグおよび被膜
の形成された基板をとり出した0 以上の実施例より明らかな如く、本発明は反応性気体を
ミキサ(8)にて混合した後、排気口(6)に層状(ミ
クロにはプラズマ化された状態ではランダム運動をしτ
い′fC.)K流し、この流れに平行に基板を配置して
被形成面上にその膜厚が±5%以内のバラツキで0.1
〜3μの厚さに被膜を形成せしめたことを特徴としてい
る。
ジした後、開閉とびら(3 4)を開け、ミキサ用混合
板(35)、ジグ(3)上の基板を別室(ハ)に自動引
出し管により反応筒および別室をともに真空( 0.
Oltorr以下)Kして移動させた。さらに開閉とび
ら(3荀を閉じた後、別室K(31)よりパルプを開け
て空気を充填し大気圧とした後、外部にジグおよび被膜
の形成された基板をとり出した0 以上の実施例より明らかな如く、本発明は反応性気体を
ミキサ(8)にて混合した後、排気口(6)に層状(ミ
クロにはプラズマ化された状態ではランダム運動をしτ
い′fC.)K流し、この流れに平行に基板を配置して
被形成面上にその膜厚が±5%以内のバラツキで0.1
〜3μの厚さに被膜を形成せしめたことを特徴としてい
る。
さらにこの際プラズマをグロー放電法を利用しておこさ
せるが、その電極を反応筒の外側に配置せしめ、多量の
基板に均一にプラズマがおこるようにしたことを特徴と
している。
せるが、その電極を反応筒の外側に配置せしめ、多量の
基板に均一にプラズマがおこるようにしたことを特徴と
している。
また被膜の形成に際し、図面の如く7段2列ではなく、
20段20列の如く反応筒を長くする場合、0, 4t
OrrではなくさらK 0. 2、0.1、0、 05
torrとより低圧にすることが、その膜質の均−性特
に最前列と最後列との均一性を得しめる上に重要である
。
20段20列の如く反応筒を長くする場合、0, 4t
OrrではなくさらK 0. 2、0.1、0、 05
torrとより低圧にすることが、その膜質の均−性特
に最前列と最後列との均一性を得しめる上に重要である
。
またこの反応筒内に酸素等の制御できない酸化物気体の
混入を防ぐため、別室を設け、この別室を介して大気中
での作業と結合せしめたことは、得られた被膜の特性の
再現性を得るのにきわめて重要であった。
混入を防ぐため、別室を設け、この別室を介して大気中
での作業と結合せしめたことは、得られた被膜の特性の
再現性を得るのにきわめて重要であった。
第2図は第1図の図面における排気口(6)方向よりみ
た基板(1)の配置と電極(9)、(10)との関係を
示す。図面において(A)は基板を水平、電極(9)、
(1 0)による電磁界を水平方向に配置したもので、
この場合一度に導入できる基板の枚数をふやすことがで
きる。
た基板(1)の配置と電極(9)、(10)との関係を
示す。図面において(A)は基板を水平、電極(9)、
(1 0)による電磁界を水平方向に配置したもので、
この場合一度に導入できる基板の枚数をふやすことがで
きる。
第2図(B)は電極(9)、(1 0)による電磁界、
基板(]−)ともに垂直にしたもので、基板の配置数が
(A)の2倍になる。
基板(]−)ともに垂直にしたもので、基板の配置数が
(A)の2倍になる。
第3図は本発明の半導体装置作製方法の操作手順チャー
トを示したものである。
トを示したものである。
図面において0″である(49)は反応炉の真空引によ
る0, 01tOrr以下の保持を示すOさらに、91
″の(40)は本発明による反応炉または反応筒および
ホルダーに珪素または炭化珪素のコーテイングを示す。
る0, 01tOrr以下の保持を示すOさらに、91
″の(40)は本発明による反応炉または反応筒および
ホルダーに珪素または炭化珪素のコーテイングを示す。
このコーティングはその詳細を示すと第3図(B)、(
C)である。第3図(B)は真空引(49)により0.
01torr以下にし、10〜30分保持した後、水素
を電磁エネルギによ!llO〜30分30〜50Wの出
力によりプラズマクリーニングを行ない、吸着、水分、
酸素を除去した。亭らにその水素を除去した後、Cry
) Kよりヘリュームを同時に30〜50Wの出力によ
910〜30分プラズマ化し、さらに表に対しては、水
素中に1〜5チの濃度でHCIまたはC1を添加して行
なうと、塩素ラジカルが同時に発生し、このラジカルが
石英等ホルダーの内側に存在しているナトリュームの如
きアルカリ金属をすい出す効果を有する。このためパッ
クグラウンドレベルでのナトリューム、水分、酸素の濃
度を形成された被膜中にて1〕cm以下にすることがで
き、きわめて重要な前処理工程であった。
C)である。第3図(B)は真空引(49)により0.
01torr以下にし、10〜30分保持した後、水素
を電磁エネルギによ!llO〜30分30〜50Wの出
力によりプラズマクリーニングを行ない、吸着、水分、
酸素を除去した。亭らにその水素を除去した後、Cry
) Kよりヘリュームを同時に30〜50Wの出力によ
910〜30分プラズマ化し、さらに表に対しては、水
素中に1〜5チの濃度でHCIまたはC1を添加して行
なうと、塩素ラジカルが同時に発生し、このラジカルが
石英等ホルダーの内側に存在しているナトリュームの如
きアルカリ金属をすい出す効果を有する。このためパッ
クグラウンドレベルでのナトリューム、水分、酸素の濃
度を形成された被膜中にて1〕cm以下にすることがで
き、きわめて重要な前処理工程であった。
この塩素を添加した場合、さらにこの壁面に残留吸着し
た塩素を除去するため(51)の不活性気体によるスパ
ッタリングによる除去も有効であった。
た塩素を除去するため(51)の不活性気体によるスパ
ッタリングによる除去も有効であった。
この後これらの系を真空引した後、珪化物気体であるシ
ランまたは炭化珪素化物であるTMSを導入し、プラズ
マエネルギによシ分解して、0.1〜2μ代表的には0
.2〜0.5μの厚さに形成させた。これらの被膜形成
をさせる際、高い電磁エネルギが加わる領域すなわち不
純物が再放出されやすい領域に特に厚くつきゃすく、二
重に好ましい結果をもたらせた。
ランまたは炭化珪素化物であるTMSを導入し、プラズ
マエネルギによシ分解して、0.1〜2μ代表的には0
.2〜0.5μの厚さに形成させた。これらの被膜形成
をさせる際、高い電磁エネルギが加わる領域すなわち不
純物が再放出されやすい領域に特に厚くつきゃすく、二
重に好ましい結果をもたらせた。
かかる本発明の複雑な前処理工程を行わない場合であっ
ても、第3図(c)に示す如く真空引の後、珪素または
炭化珪素を(5つにおいて同様に0.1〜2μ形成し、
反応炉壁がらの酸素、アルカリ金属の再放出を防ぐこと
が有効であった。
ても、第3図(c)に示す如く真空引の後、珪素または
炭化珪素を(5つにおいて同様に0.1〜2μ形成し、
反応炉壁がらの酸素、アルカリ金属の再放出を防ぐこと
が有効であった。
また第3図(A)においては半導体装置の作製のため、
基板のコーティング、系の真空引(41)さらにPまた
はN型半導体の作製o2)、工型半導体層の作製(43
)、N型半導体層の作製(4のを行い、第1の半導体装
置を作製(4〕した。この半導体作られなければならな
いことはいうまでもない。
基板のコーティング、系の真空引(41)さらにPまた
はN型半導体の作製o2)、工型半導体層の作製(43
)、N型半導体層の作製(4のを行い、第1の半導体装
置を作製(4〕した。この半導体作られなければならな
いことはいうまでもない。
さらにこの後、この系に対し、反応炉のみまたけこの反
応炉とホルダーを挿入設置された反応系に対しく46)
に示す工型半導体層または(4つに示す半導体層と同じ
半導体層のコーティングにす よ¥前の半導体装置作製の除用られた工程(44)の≠
→Iが次のランに対して影響を与えないようにした。そ
の詳細は第3図(B)、(Cり、(D)、(K)に示す
。
応炉とホルダーを挿入設置された反応系に対しく46)
に示す工型半導体層または(4つに示す半導体層と同じ
半導体層のコーティングにす よ¥前の半導体装置作製の除用られた工程(44)の≠
→Iが次のランに対して影響を与えないようにした。そ
の詳細は第3図(B)、(Cり、(D)、(K)に示す
。
すなわち第3図(B)は前記した端gt117と同じく
真空引09)水素プラズマ放電(50)ヘリュームプラ
! ズマ処理(51)、イfr14に+¥のランの最初の工
程の半導体層を形成する工程(52)を有する。しかし
この(50) (51)がすてに(A)でのC6)で行
われているた) め、一般には(C)の(52)での0.1〜2μの厚さ
の半導体層の作製で十分であった。
真空引09)水素プラズマ放電(50)ヘリュームプラ
! ズマ処理(51)、イfr14に+¥のランの最初の工
程の半導体層を形成する工程(52)を有する。しかし
この(50) (51)がすてに(A)でのC6)で行
われているた) め、一般には(C)の(52)での0.1〜2μの厚さ
の半導体層の作製で十分であった。
またこの前の半導体装置の作製(初)すなわち前のラン
での履歴をなくすため、(D)、(E)K示すプラズマ
エツチング工程を行ってもよい。すなわち第3図(B)
は真空引(49) (!F、またはOF、+O,(ト)
5チ)を第1図でのθカより導入し、20分〜1時間プ
ラズマエツチング(53)を行なった。さらに真空引を
してその後C,Fの残留物を除去するため水素プラズマ
処理(50)を10〜30分、さらにこの1層K 0.
05〜0゜5μの1型または次の工程の最初のランの半
導体層(42)と同様の導電型、成分簡単な方法として
は(K)に示す(9)の真空引、プラズマエツチング(
53)残部吸着ガスの除去(5o)灯程を行なった。
での履歴をなくすため、(D)、(E)K示すプラズマ
エツチング工程を行ってもよい。すなわち第3図(B)
は真空引(49) (!F、またはOF、+O,(ト)
5チ)を第1図でのθカより導入し、20分〜1時間プ
ラズマエツチング(53)を行なった。さらに真空引を
してその後C,Fの残留物を除去するため水素プラズマ
処理(50)を10〜30分、さらにこの1層K 0.
05〜0゜5μの1型または次の工程の最初のランの半
導体層(42)と同様の導電型、成分簡単な方法として
は(K)に示す(9)の真空引、プラズマエツチング(
53)残部吸着ガスの除去(5o)灯程を行なった。
かくすることにより第1の半導体装置の作製(4B)の
最後工程(44)と次の工程α8)の最初の工程(42
)との間でPまたはN型の不純物が互いK(42)にて
混入する可能性を除去することができた。
最後工程(44)と次の工程α8)の最初の工程(42
)との間でPまたはN型の不純物が互いK(42)にて
混入する可能性を除去することができた。
また(4−Oでの炭素、ゲルマニューム等の添加物を(
42)Kて混入することも防ぐことができた。
42)Kて混入することも防ぐことができた。
かかる本発明の方法によりその効果を評価した結果を第
4図に示す。
4図に示す。
第4図は本発明方法を用いて作られた光電変換装置の結
果である。この場合基板として金属例えばステンレス基
板または透光性基板であるガラス上に工Toを500〜
200OA 、さらにこの上に酸化スズまたは酸化アン
チモ゛ンを1−00〜500Aの厚さに形成させた多重
膜の電極を有する基板を用いた。この上KP型型化化珪
素Six弘’ O<xtl)(例えばXLo、 3〜0
.5)を1oo〜3ooAノ厚さにまたこの上面に真性
または実質的に真性のAsまたはSASの珪素を0.4
〜0.7μの厚さに、さらにこの上面KN型炭化珪素(
S I X at情Q (Xc 1例えばx= 0.3
〜0.5)を1oO〜3ooAノ厚さに形成さ、 (4
3)、 (4荀、0す・・・に対応させた。
果である。この場合基板として金属例えばステンレス基
板または透光性基板であるガラス上に工Toを500〜
200OA 、さらにこの上に酸化スズまたは酸化アン
チモ゛ンを1−00〜500Aの厚さに形成させた多重
膜の電極を有する基板を用いた。この上KP型型化化珪
素Six弘’ O<xtl)(例えばXLo、 3〜0
.5)を1oo〜3ooAノ厚さにまたこの上面に真性
または実質的に真性のAsまたはSASの珪素を0.4
〜0.7μの厚さに、さらにこの上面KN型炭化珪素(
S I X at情Q (Xc 1例えばx= 0.3
〜0.5)を1oO〜3ooAノ厚さに形成さ、 (4
3)、 (4荀、0す・・・に対応させた。
さらにこの後この工程に工Toを600〜800Aの厚
さにまたはアルミニューム金属膜を真空蒸着法で形成し
て光電変換装置を作った。その変換効率を第4図(A)
に示す。
さにまたはアルミニューム金属膜を真空蒸着法で形成し
て光電変換装置を作った。その変換効率を第4図(A)
に示す。
’1cm?のセルの大きさでAM 1(100mW/c
A)の条件にて前処理(40)をいれない場合(71
)の3チが、また前処理を行々うと00)の値が得られ
た。さらに中間の(46)の工程を加えることによるラ
ン1 イ( (製造am)のh牛の1id(60)になり全く加えな
いと(61)が得られた。
A)の条件にて前処理(40)をいれない場合(71
)の3チが、また前処理を行々うと00)の値が得られ
た。さらに中間の(46)の工程を加えることによるラ
ン1 イ( (製造am)のh牛の1id(60)になり全く加えな
いと(61)が得られた。
(60)ハその効率が11〜9チを得ることができるの
に対し、本発明方法を用いない場合1〜4%しかなかっ
た。
に対し、本発明方法を用いない場合1〜4%しかなかっ
た。
さらにこのセル面積を100 c m Kすると、本発
明方法を用いると7〜9チの効率を得ることができるの
に際し、本発明方法を用いないと0〜3チであった。特
にダイオード特性がないものが30%以上を有し、製造
不可能であった。
明方法を用いると7〜9チの効率を得ることができるの
に際し、本発明方法を用いないと0〜3チであった。特
にダイオード特性がないものが30%以上を有し、製造
不可能であった。
第4図(B)は特に表面程にてP型の半導体を作る工程
で1型の珪素半導体を作った場合の電気伝導度の値を示
す。
で1型の珪素半導体を作った場合の電気伝導度の値を示
す。
前工程でP型半導体を作り、本発明方法の中間処理法の
前処理を行なわない時、AMPの光照射による電気伝導
度が(65)である。暗示導度(6荀凛の場合よdまた
その値も10〜10で大き軽バラツキがあった。他方本
発明の前処理な行なった場合、光示導度(70) 、暗
示導度(70’)が得られた。また中間処理を行なった
時す伝導度(62) 、暗示導度(63)が得られた。
前処理を行なわない時、AMPの光照射による電気伝導
度が(65)である。暗示導度(6荀凛の場合よdまた
その値も10〜10で大き軽バラツキがあった。他方本
発明の前処理な行なった場合、光示導度(70) 、暗
示導度(70’)が得られた。また中間処理を行なった
時す伝導度(62) 、暗示導度(63)が得られた。
これらは本発明におけるドーピング効果防止がいかに重
要であるかを明確に示したものである。
要であるかを明確に示したものである。
以上の説明よシ明らかな如く、本発明は同一反応筒を用
いて光電変換装置または発光素子のみならず、電界効果
半導体装置、フォトセンサアレー等の各種の半導体装置
を作製する上にきわめて重要な製造装置および製造方法
を提供したものであり、これにより従来たて型のプラズ
マCVD装置にて10(7mを4まい作ると同じ時間で
、100〜500まいの基板上に非単結晶半導体膜を作
ることができ、きわめて多量生産向きである。さらに本
発明の如き電極構造または基板の配置をすることによシ
、P工N′!j4造を有する光電変換装置において10
チ以上の変換効率をくυかえし安定して得ると、とがで
き、その膜質においてもきわめてすぐれたものであった
。
いて光電変換装置または発光素子のみならず、電界効果
半導体装置、フォトセンサアレー等の各種の半導体装置
を作製する上にきわめて重要な製造装置および製造方法
を提供したものであり、これにより従来たて型のプラズ
マCVD装置にて10(7mを4まい作ると同じ時間で
、100〜500まいの基板上に非単結晶半導体膜を作
ることができ、きわめて多量生産向きである。さらに本
発明の如き電極構造または基板の配置をすることによシ
、P工N′!j4造を有する光電変換装置において10
チ以上の変換効率をくυかえし安定して得ると、とがで
き、その膜質においてもきわめてすぐれたものであった
。
本発明においては、炭化珪素(SiXO+、LO’−X
41)を中心として配した。しかし反応性気体をゲルマ
ンを用いると、5ixGe7−、 (0≦xc−1)を
得ることができ、第1のP工N構造を珪素と炭化珪素に
よりさらに第2のP工N構造を珪素と珪化ゲルマニュー
ムによりP工NP工N構造いわゆるタンデム構造を得る
ことも可能である。
41)を中心として配した。しかし反応性気体をゲルマ
ンを用いると、5ixGe7−、 (0≦xc−1)を
得ることができ、第1のP工N構造を珪素と炭化珪素に
よりさらに第2のP工N構造を珪素と珪化ゲルマニュー
ムによりP工NP工N構造いわゆるタンデム構造を得る
ことも可能である。
本発明は第1図に示す横型のプラズマCVD装置を中心
として示した。しかしその電極の作り方を誘電型とした
り、またアーク放電を利用するプラズマCVD装置であ
っても本発明は有効である。またたて型、へ1イメ型の
ペルジャー型のプラズマCVD装置であっても同様に本
発明方法を適用することができる。
として示した。しかしその電極の作り方を誘電型とした
り、またアーク放電を利用するプラズマCVD装置であ
っても本発明は有効である。またたて型、へ1イメ型の
ペルジャー型のプラズマCVD装置であっても同様に本
発明方法を適用することができる。
第1図は本発明のプラズマ気相装置である。
第2図は第1図の一部を示す。
第3図は第1図の装置を用い、本発明方法のプラズマ気
相法を用いるチャートである。 第4図(A)は第3図のチャートに従って得られI5’
+;’II!l’l’j人 4:(、入会:′トi’ ”’:;イ;1.二・)・ル
1.−゛−餌究r:j菰2図
相法を用いるチャートである。 第4図(A)は第3図のチャートに従って得られI5’
+;’II!l’l’j人 4:(、入会:′トi’ ”’:;イ;1.二・)・ル
1.−゛−餌究r:j菰2図
Claims (1)
- 【特許請求の範囲】 1、 プラズマ気相法により反応炉内に設けられた基板
上KP型およびN型半導体層を有する第1の半導体装置
を形成する工程と、前記反応炉または該反応炉に前記基
板のホルダーを設置して真性または実質的に真性の半導
体層を形成する工程ちまたは前記反応炉内壁または前記
基板のホルダーに被着した半導体層を除去する工程と、
前記反応炉によ!7第2の前記半導体装置を形成する工
程とを有することを特徴とする半導体装置作製方法。 2、特許請求の範囲第1項において、基板上にP型半導
体層、真性または実質的に真性の半導体層およびN型半
導体層を形成することによりP工N接合を少くともひと
つ有する半導体装置の作製温度Toに対しTo −50
°C〜To+50°Cの範囲で形成されることを特徴と
する半導体装置作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56191267A JPS5892217A (ja) | 1981-11-28 | 1981-11-28 | 半導体装置作製方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56191267A JPS5892217A (ja) | 1981-11-28 | 1981-11-28 | 半導体装置作製方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5892217A true JPS5892217A (ja) | 1983-06-01 |
JPH0341978B2 JPH0341978B2 (ja) | 1991-06-25 |
Family
ID=16271694
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP56191267A Granted JPS5892217A (ja) | 1981-11-28 | 1981-11-28 | 半導体装置作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5892217A (ja) |
Cited By (42)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59165468A (ja) * | 1983-03-10 | 1984-09-18 | Shin Etsu Chem Co Ltd | 太陽電池用窓枠材の製造方法 |
JPS6085575A (ja) * | 1983-10-18 | 1985-05-15 | Semiconductor Energy Lab Co Ltd | 半導体装置作製方法 |
JPS60130822A (ja) * | 1983-12-19 | 1985-07-12 | Semiconductor Energy Lab Co Ltd | 発光半導体装置の作製方法 |
JPS60130821A (ja) * | 1983-12-19 | 1985-07-12 | Semiconductor Energy Lab Co Ltd | 半導体装置作製方法 |
JPS60154521A (ja) * | 1984-01-23 | 1985-08-14 | Semiconductor Energy Lab Co Ltd | 炭化珪素被膜作製方法 |
JPS62113482A (ja) * | 1985-11-12 | 1987-05-25 | Sanyo Electric Co Ltd | 光起電力装置 |
US4845043A (en) * | 1987-04-23 | 1989-07-04 | Catalano Anthony W | Method for fabricating photovoltaic device having improved short wavelength photoresponse |
JPH01212478A (ja) * | 1988-02-19 | 1989-08-25 | Semiconductor Energy Lab Co Ltd | 光電変換装置 |
US5521400A (en) * | 1982-08-24 | 1996-05-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor photoelectrically sensitive device with low sodium concentration |
US5543636A (en) * | 1984-05-18 | 1996-08-06 | Semiconductor Energy Laboratory Co., Ltd. | Insulated gate field effect transistor |
US5599732A (en) * | 1995-08-21 | 1997-02-04 | Northwestern University | Method for growing III-V semiconductor films using a coated reaction chamber |
US5632821A (en) * | 1995-03-03 | 1997-05-27 | Anelva Corporation | Post treatment method for in-situ cleaning |
US5849601A (en) * | 1990-12-25 | 1998-12-15 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method for manufacturing the same |
US5859445A (en) * | 1990-11-20 | 1999-01-12 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device including thin film transistors having spoiling impurities added thereto |
US6020035A (en) * | 1996-10-29 | 2000-02-01 | Applied Materials, Inc. | Film to tie up loose fluorine in the chamber after a clean process |
US6028264A (en) * | 1982-08-24 | 2000-02-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor having low concentration of carbon |
US6121161A (en) * | 1997-06-11 | 2000-09-19 | Applied Materials, Inc. | Reduction of mobile ion and metal contamination in HDP-CVD chambers using chamber seasoning film depositions |
US6180991B1 (en) | 1982-12-23 | 2001-01-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor having low concentration of phosphorous |
USRE37441E1 (en) | 1982-08-24 | 2001-11-13 | Semiconductor Energy Laboratory Co., Ltd. | Photoelectric conversion device |
US6337731B1 (en) | 1992-04-28 | 2002-01-08 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method of driving the same |
US6664566B1 (en) | 1982-08-24 | 2003-12-16 | Semiconductor Energy Laboratory Co., Ltd. | Photoelectric conversion device and method of making the same |
US6693681B1 (en) | 1992-04-28 | 2004-02-17 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method of driving the same |
US7038238B1 (en) | 1985-05-07 | 2006-05-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having a non-single crystalline semiconductor layer |
US7109114B2 (en) | 2004-05-07 | 2006-09-19 | Applied Materials, Inc. | HDP-CVD seasoning process for high power HDP-CVD gapfil to improve particle performance |
US7786482B2 (en) | 2007-12-21 | 2010-08-31 | Semiconductor Energy Laboratory Co., Ltd. | Diode and display device including diode |
US7808000B2 (en) | 2007-10-05 | 2010-10-05 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor, display device having thin film transistor, and method for manufacturing the same |
US7923730B2 (en) | 2007-12-03 | 2011-04-12 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor and semiconductor device |
US7994502B2 (en) | 2007-12-03 | 2011-08-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US7998801B2 (en) | 2008-04-25 | 2011-08-16 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of thin film transistor having altered semiconductor layer |
US8053294B2 (en) | 2008-04-21 | 2011-11-08 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of thin film transistor by controlling generation of crystal nuclei of microcrystalline semiconductor film |
US8106398B2 (en) | 2007-10-23 | 2012-01-31 | Semiconductor Energy Laboratory Co., Ltd. | Microcrystalline semiconductor film, thin film transistor, and display device including thin film transistor |
US8119468B2 (en) | 2008-04-18 | 2012-02-21 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor and method for manufacturing the same |
US8138032B2 (en) | 2008-04-18 | 2012-03-20 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing thin film transistor having microcrystalline semiconductor film |
US8283667B2 (en) | 2008-09-05 | 2012-10-09 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor |
US8304775B2 (en) | 2009-03-09 | 2012-11-06 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor |
US8304779B2 (en) | 2007-11-01 | 2012-11-06 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor, and display device having the thin film transistor |
US8338240B2 (en) | 2010-10-01 | 2012-12-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing transistor |
US8525170B2 (en) | 2008-04-18 | 2013-09-03 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor and manufacturing method thereof |
US8546810B2 (en) | 2009-05-28 | 2013-10-01 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor, display device, and electronic appliance |
US8569120B2 (en) | 2008-11-17 | 2013-10-29 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing thin film transistor |
US8624254B2 (en) | 2010-09-14 | 2014-01-07 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor |
US8637866B2 (en) | 2008-06-27 | 2014-01-28 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55138237A (en) * | 1979-04-13 | 1980-10-28 | Fujitsu Ltd | Manufacture of semiconductor device |
JPS55154781A (en) * | 1979-05-22 | 1980-12-02 | Shunpei Yamazaki | Semiconductor device |
-
1981
- 1981-11-28 JP JP56191267A patent/JPS5892217A/ja active Granted
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55138237A (en) * | 1979-04-13 | 1980-10-28 | Fujitsu Ltd | Manufacture of semiconductor device |
JPS55154781A (en) * | 1979-05-22 | 1980-12-02 | Shunpei Yamazaki | Semiconductor device |
Cited By (57)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
USRE37441E1 (en) | 1982-08-24 | 2001-11-13 | Semiconductor Energy Laboratory Co., Ltd. | Photoelectric conversion device |
US5521400A (en) * | 1982-08-24 | 1996-05-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor photoelectrically sensitive device with low sodium concentration |
US6028264A (en) * | 1982-08-24 | 2000-02-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor having low concentration of carbon |
US6664566B1 (en) | 1982-08-24 | 2003-12-16 | Semiconductor Energy Laboratory Co., Ltd. | Photoelectric conversion device and method of making the same |
US6180991B1 (en) | 1982-12-23 | 2001-01-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor having low concentration of phosphorous |
JPS59165468A (ja) * | 1983-03-10 | 1984-09-18 | Shin Etsu Chem Co Ltd | 太陽電池用窓枠材の製造方法 |
JPH0572739B2 (ja) * | 1983-03-10 | 1993-10-12 | Shinetsu Chem Ind Co | |
US6503771B1 (en) | 1983-08-22 | 2003-01-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor photoelectrically sensitive device |
JPS6085575A (ja) * | 1983-10-18 | 1985-05-15 | Semiconductor Energy Lab Co Ltd | 半導体装置作製方法 |
JPS60130821A (ja) * | 1983-12-19 | 1985-07-12 | Semiconductor Energy Lab Co Ltd | 半導体装置作製方法 |
JPH0584052B2 (ja) * | 1983-12-19 | 1993-11-30 | Handotai Energy Kenkyusho | |
JPS60130822A (ja) * | 1983-12-19 | 1985-07-12 | Semiconductor Energy Lab Co Ltd | 発光半導体装置の作製方法 |
JPS60154521A (ja) * | 1984-01-23 | 1985-08-14 | Semiconductor Energy Lab Co Ltd | 炭化珪素被膜作製方法 |
US6635520B1 (en) | 1984-05-18 | 2003-10-21 | Semiconductor Energy Laboratory Co., Ltd. | Operation method of semiconductor devices |
US5543636A (en) * | 1984-05-18 | 1996-08-06 | Semiconductor Energy Laboratory Co., Ltd. | Insulated gate field effect transistor |
US6221701B1 (en) | 1984-05-18 | 2001-04-24 | Semiconductor Energy Laboratory Co., Ltd. | Insulated gate field effect transistor and its manufacturing method |
US7038238B1 (en) | 1985-05-07 | 2006-05-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having a non-single crystalline semiconductor layer |
US5556794A (en) * | 1985-05-07 | 1996-09-17 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device having low sodium concentration |
US6043105A (en) * | 1985-05-07 | 2000-03-28 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor sensitive devices |
JPS62113482A (ja) * | 1985-11-12 | 1987-05-25 | Sanyo Electric Co Ltd | 光起電力装置 |
US4845043A (en) * | 1987-04-23 | 1989-07-04 | Catalano Anthony W | Method for fabricating photovoltaic device having improved short wavelength photoresponse |
JPH01212478A (ja) * | 1988-02-19 | 1989-08-25 | Semiconductor Energy Lab Co Ltd | 光電変換装置 |
US6011277A (en) * | 1990-11-20 | 2000-01-04 | Semiconductor Energy Laboratory Co., Ltd. | Gate insulated field effect transistors and method of manufacturing the same |
US5859445A (en) * | 1990-11-20 | 1999-01-12 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device including thin film transistors having spoiling impurities added thereto |
US5849601A (en) * | 1990-12-25 | 1998-12-15 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method for manufacturing the same |
US6693681B1 (en) | 1992-04-28 | 2004-02-17 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method of driving the same |
US6337731B1 (en) | 1992-04-28 | 2002-01-08 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method of driving the same |
US7554616B1 (en) | 1992-04-28 | 2009-06-30 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method of driving the same |
US5632821A (en) * | 1995-03-03 | 1997-05-27 | Anelva Corporation | Post treatment method for in-situ cleaning |
US5599732A (en) * | 1995-08-21 | 1997-02-04 | Northwestern University | Method for growing III-V semiconductor films using a coated reaction chamber |
US6223685B1 (en) | 1996-10-29 | 2001-05-01 | Applied Materials, Inc. | Film to tie up loose fluorine in the chamber after a clean process |
US6020035A (en) * | 1996-10-29 | 2000-02-01 | Applied Materials, Inc. | Film to tie up loose fluorine in the chamber after a clean process |
US6121161A (en) * | 1997-06-11 | 2000-09-19 | Applied Materials, Inc. | Reduction of mobile ion and metal contamination in HDP-CVD chambers using chamber seasoning film depositions |
US7109114B2 (en) | 2004-05-07 | 2006-09-19 | Applied Materials, Inc. | HDP-CVD seasoning process for high power HDP-CVD gapfil to improve particle performance |
US7808000B2 (en) | 2007-10-05 | 2010-10-05 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor, display device having thin film transistor, and method for manufacturing the same |
US8294155B2 (en) | 2007-10-05 | 2012-10-23 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor, display device having thin film transistor, and method for manufacturing the same |
US7989332B2 (en) | 2007-10-05 | 2011-08-02 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor, display device having thin film transistor, and method for manufacturing the same |
US8106398B2 (en) | 2007-10-23 | 2012-01-31 | Semiconductor Energy Laboratory Co., Ltd. | Microcrystalline semiconductor film, thin film transistor, and display device including thin film transistor |
US8304779B2 (en) | 2007-11-01 | 2012-11-06 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor, and display device having the thin film transistor |
US7923730B2 (en) | 2007-12-03 | 2011-04-12 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor and semiconductor device |
US7994502B2 (en) | 2007-12-03 | 2011-08-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US8558236B2 (en) | 2007-12-03 | 2013-10-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US8063403B2 (en) | 2007-12-03 | 2011-11-22 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor and semiconductor device |
US7786482B2 (en) | 2007-12-21 | 2010-08-31 | Semiconductor Energy Laboratory Co., Ltd. | Diode and display device including diode |
US8119468B2 (en) | 2008-04-18 | 2012-02-21 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor and method for manufacturing the same |
US8138032B2 (en) | 2008-04-18 | 2012-03-20 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing thin film transistor having microcrystalline semiconductor film |
US8525170B2 (en) | 2008-04-18 | 2013-09-03 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor and manufacturing method thereof |
US8053294B2 (en) | 2008-04-21 | 2011-11-08 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of thin film transistor by controlling generation of crystal nuclei of microcrystalline semiconductor film |
US7998801B2 (en) | 2008-04-25 | 2011-08-16 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of thin film transistor having altered semiconductor layer |
US8637866B2 (en) | 2008-06-27 | 2014-01-28 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor |
US8283667B2 (en) | 2008-09-05 | 2012-10-09 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor |
US8569120B2 (en) | 2008-11-17 | 2013-10-29 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing thin film transistor |
US8304775B2 (en) | 2009-03-09 | 2012-11-06 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor |
US8604481B2 (en) | 2009-03-09 | 2013-12-10 | Semiconductor Energy Co., Ltd. | Thin film transistor |
US8546810B2 (en) | 2009-05-28 | 2013-10-01 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor, display device, and electronic appliance |
US8624254B2 (en) | 2010-09-14 | 2014-01-07 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor |
US8338240B2 (en) | 2010-10-01 | 2012-12-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing transistor |
Also Published As
Publication number | Publication date |
---|---|
JPH0341978B2 (ja) | 1991-06-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5892217A (ja) | 半導体装置作製方法 | |
US6755151B2 (en) | Hot-filament chemical vapor deposition chamber and process with multiple gas inlets | |
US4543267A (en) | Method of making a non-single-crystalline semi-conductor layer on a substrate | |
US7741144B2 (en) | Plasma treatment between deposition processes | |
US7919398B2 (en) | Microcrystalline silicon deposition for thin film solar applications | |
JPS5892218A (ja) | 半導体装置作製方法 | |
US4735822A (en) | Method for producing an electronic device having a multi-layer structure | |
US20090130827A1 (en) | Intrinsic amorphous silicon layer | |
JPH02119126A (ja) | 半導体装置作製方法 | |
JP2802747B2 (ja) | プラズマ処理方法 | |
JPH0732141B2 (ja) | 炭素膜作製方法 | |
JPH08195348A (ja) | 半導体装置製造装置 | |
JP2805611B2 (ja) | 被膜作製方法 | |
JP2573108B2 (ja) | プラズマ処理方法 | |
JPS5952833A (ja) | プラズマ気相反応装置 | |
US20110171774A1 (en) | Cleaning optimization of pecvd solar films | |
JPH0332210B2 (ja) | ||
JPS5864023A (ja) | プラズマ気相法 | |
JP2002246622A (ja) | 結晶系シリコン薄膜光起電力素子、その製造方法、及びその評価方法 | |
JPS6062113A (ja) | プラズマcvd装置 | |
JPH02177371A (ja) | アモルファス太陽電池の製造方法 | |
JPH0436448B2 (ja) | ||
JPH0522375B2 (ja) | ||
JPH0673348B2 (ja) | プラズマ処理装置のクリーニング方法 | |
JPH0436449B2 (ja) |