JPS585536B2 - 周期的パルス入力信号に従つて出力信号を同期させる回路配置 - Google Patents

Description

【発明の詳細な説明】 本発明は入力信号を受信するための第１入力端子、出力
信号から導出したゲート信号を受信するための第２入力
端子及び出力端子を有する一致段と、該一致段の出力端
子に結合させた第１入力端子及び基準信号を受信するた
めの第２入力端子を有する位相弁別器とを具え、該位相
弁別器は入力信号が存在する場合に前記一致段の出力信
号によって作動状態にあり；さらに前記位相弁別器の出
力信号を平滑するための低域通過フィルタと、該低域通
過フィルタに結合されかつ回路配置の出力信号が導出さ
れる発振信号を生ずる電圧制御発振器と、該電圧制御発
振器の出力端子に結合された入力端子及び前記位相弁別
器の第２入力端子に結合されこれに前記基準信号を供給
するための出力端子を有する信号処理段とを具える、周
期的パルス入力信号に従って出力信号を同期させる回路
配置に関する。

かかる回路配置は英国特許第１００４６７３号明細書に
開示されている。

その明細書に開示されている回路配置においては、入力
信号またはその一部分を、前記信号および同期すべき出
力信号から導出される信号が少なくとも部分的に同時に
発生している場合に、一致段によって位相弁別器に供給
するように構成されている。

このような工程により、位相弁別器の同期（またはロツ
クーイン）範囲を拡大している。

さらに位相弁別器の出力電圧を低域通過フィルタによっ
て平滑させて、発振器用の制御電圧としている。

発振器は、ある同期（またはロツクーイン）時間後に、
入力信号と周波数および位相において同期する出力信号
を発生する。

出力信号から一致段に供給すべき信号を導出すると共に
、信号処理段を経て位相弁別器用基準信号を導出させて
いる。

この後者の信号をほぼ時間の直線関数である電圧として
いる。

位相弁別器においては、この電圧および一致段の出力信
号間の位相差を測定してこれを制御電圧に変換させてい
る。

本発明の目的は、デジタル手段を用いてこの回路配置を
形成するのであるから、信頼度および妨害に対する無感
度特性を高めることができると共に、回路配置を半導体
本体中に容易に集積化することができる。

この目的のために、本発明回路配置は発振器の周波数を
同期状態において入力信号の周波数の２倍とし、および
前記信号処理段は第１および第２出力端子を有する双安
定素子で形成した分周器を具え、前記第１出力端子を、
前記位相弁別器の第２入力端子に２値の基準信号を供給
するため、当該第２入力端子に結合させかつ前記第２出
力端子を、前記一致段の第２入力端子に２値のゲート信
号を供給するため、当該第２入力端子に結合させ、前記
分周器の前記第１出力端子の前記基準信号の遷移が、前
記分周器の前記第２出力端子の前記ゲート信号の遷移が
無い時間隔中に生ずるように成してあることを特徴とす
る。

本発明回路配置をテレビジョン受像機に使用して水平偏
向用ライン周波数を同期させることができる。

この場合には、発振器から発生する信号を分周器を使用
して画像単位当りのライン数に等しい分割数によって分
周することができるので、フイールド周波数信号を発生
させて垂直偏向に使用することができるという利点があ
る。

以下図面を参照して本発明の実施例につき説明する。

第１図において、１は入力端子を示し、これに一連の周
期的パルスを供給する。

本発明による回路配置をテレビジョン受像機に使用する
場合には前記一連のパルスは、夫々Ｃ．Ｃ．Ｉ．Ｒ．お
よびＲ．Ｔ．Ｍ．Ａ．基準に従って、例えば１５６２５
Ｈｚおよび１５７５０Ｈｚのライン繰返し周波数ｆＨの
ライン同期パルスを含んでいる。

これらパルスを、図示していないが同期分離段において
、受信信号から既知の方法で導出させる。

回路の出力端子２には周波数ｆＨおよび入力端子１のパ
ルスと同相のパルスが生ずる。

これらパルスを図示していない出力段に供給することに
よって偏向コイルにライン周波数電流を供給して受像機
の水平偏向を行なわせることができる。

第１図の回路配置は発振器３を含み、この発振器は周波
数および位相で制御できるものである。

この発振器は、同期状態においては、入来ライン同期パ
ルスの周波数の２倍である２ｆＨの周波数の信号を発生
するように構成する。

発振器３を双安定素子を以って構成でき、その出力信号
Ｓ３を段部４に供給させる。

尚この出力信号を第２図ａに波形として示す。

段部４を分周器を以って構成し、これによりその第１お
よび第２出力信号を発生する。

これら出力信号は第２図ｂおよびＣに示すように相対的
に位相がずれている。

段部４の第１出力端子Ｑｍの信号は第２図ａの信号の立
上り端縁毎に他方のレベルに遷移し、段部４の第２出力
端子Ｑ５の信号は第２図ａの信号の立下り端縁の発生時
に一方のレベルに遷移する。

第２図ａの場合のように、後者の信号が対称である場合
には、第２図ｂの信号の遷移および第２図Ｃの信号の遷
移は夫々第２図Ｃの信号の中間レベルおよび第２図ｂの
信号の中間レベルにおいて発生する。

段部４は既知の型の例えばマスタースレーブ型のフリツ
プフロツプの如き１／２分周回路とすることができる。

第１出力端子Ｑｍを正または負のいずれかの電流を供給
することができる増幅器５に接続する。

この電流は、可制御スイッチ６が導通ずる時間隔中、抵
抗Ｒを経てコンデンサＣを充電および放電させる。

さらに、スイッチ６をアンドゲート７からの出力信号で
導通状態に接続させることができる。

このアンドゲートの一方の端子をフリツプフロツプ４の
第２出力端子Ｑｓにおよび前記アンドゲートの他方の端
子を端子１に接続させる。

第２図ｅは、第２図Ｃの信号が高いレベルにある時間隔
の中間時点に対して対称的な同期パルスを発生するよう
な回路条件において、端子１に供給される同期信号Ｓ１
を示す。

第２図ｄは増幅器５の出力電圧■５を表わす。

この電圧は端子Ｑｍの信号が高レベルとなったときに零
となり、またこの信号が低いレベルとなった時に値ＶＭ
となる。

第２図においてＴＨはライン期間を示す。

これらの条件下において、スイッチ６は導通する。

同期パルスの最初の１／２持続時間の間、コンデンサＣ
を電圧■Ｍに充電し、次の１／２持続時間の間このコン
デンサを零電圧に放電させる。

第２図ｆはスイッチ６および抵抗Ｒ間の電圧Ｖ６を示す
波形である。

回路網Ｒ，Ｃの積分効果によってコンデンサＣの両端子
間にはほぼ一定の電圧ＶＣ（第２図ｇ）が確立され、こ
の電圧は電圧ＶＭの１／２に等しい。

この値は公称値であり、この電圧値において発振器３を
公称周波数および位相に調整する。

段部４の出力における信号例えば出力端子Ｑｍの信号に
よってトランジスタ増幅器８のベースを制御する。

尚、このトランジスタのコレクタは回路の出力端子２を
形成するものである。

段部４およびトランジスタ８は無視できる程度の遅延効
果を有するので、端子２の出力信号は端子１の入力信号
と同一の周波数および同一の位相を有する。

発振器３の出力端子に得られる信号Ｓ３を別の分周器９
に供給することができる。

この分周器９によって周波数２ｆＨを当該基準の各画素
中のライン数例えば６２５および５２５で分割を行なう
従って、分周器９の出力端子１０には例えば５０Ｈｚお
よび６０Ｈｚのフィールド周波数信号が発生する。

この信号の位相を受信フィールド周期信号と比較する必
要がある。

このようなフィールド同期回路は既知であり、これにつ
いては例えば係属中のオランダ国特許出願第７２１５９
３０号に開示されている。

第２図ｄおよびｅに示す波形間に位相差がある場合には
、電圧■Ｃは■Ｍ／２とは異なり、かつＯおよびＶＭ間
の値である一定値をとる。

その結果、発振器３を調整して正しい位相例えば第２図
に示す位相を得る。

上述した処からも明らかなように、スイッチ６は位相弁
別器として作用し、その最大出力電圧を増幅器５の出力
電圧■５の振幅によって決める。

従って電圧Ｖ５は位相弁別器の基準電圧である。

従って、制御電圧ＶＣは同期信号および基準信号間の位
相差のほぼ直線的関数となる。

例えば同期期間中に、信号Ｓ３の周波数が２ｆＨの値か
ら異なる場合には、信号Ｓ１および８３間の位相差が連
続的に変化する。

電圧■Ｃは信号Ｓ３が正しい周波数を有するまでＯおよ
びＶＭ間の周期的に変化し、かつ正しい周波数となった
ときに上述の位相同期プロセスが行なわれる。

信号Ｑｓはゲート効果を有するので、回路は雑音および
信号Ｓ１に重畳される妨害信号に対する感度が小さくな
る。

しかしながら、信号Ｓ１はフレーム同期パルスの前後に
発生する周波数２ｆＨの等価パルスを含むことができる
。

回路が等価パルスに同期する場合には、その後に続くラ
イン同期パルスを信号Ｑｓでゲートさせることができる
。

このことは望ましいことではない。

この効果を除去する工程は本出願人による係属中のオラ
ンダ国特許出願第７４０７０９７号明細書中に開示され
ている。

上述した本発明の実施例はテレビジョン受像機に適用し
た場合の回路配置につき説明したが、本発明はこれに限
定されるものではないこと勿論である。

【図面の簡単な説明】

第１図は本発明による周期的パルス入力信号に従って出
力信号を同期させる回路配置の一実施例を示す回路図、
第２図は第１図の回路配置の説明に供する回路配置の所
定箇所に生ずる信号を示す波形図である。 １・・・・・・入力端子、２，１０・・・・・・出力端
子、３・・・・・・発振器、４・・・・・・分周器から
成る段、５・・・・・・増幅器、６・・・・・・可制御
スイッチ、７・・・・・・アンドゲート、８・・・・・
・トランジスタ増幅器、９・・・・・・分周器、Ｒ・・
・・・・抵抗、Ｓ・・・・・・コンデンサ。

Claims (1)

【特許請求の範囲】
1. １ 入力信号を受信するための第１入力端子、出力信号
   から導出したゲート信号を受信するための第２入力端子
   及び出力端子を有する一致段と、該一致段の出力端子に
   結合させた第１入力端子及び基準信号を受信するための
   第２入力端子を有する位相弁別器とを具え、該位相弁別
   器は入力信号が存在する場合に前記一致段の出力信号に
   よって作動状態にあり；さらに前記位相弁別器の出力信
   号を平滑するための低域通過フィルタと、該低域通過フ
   ィルタに結合されかつ回路配置の出力信号が導出される
   発振信号を生ずる電圧制御発振器と、該電圧制御発振器
   の出力端子に結合された入力端子及び前記位相弁別器の
   第２入力端子に結合されこれに前記基準信号を供給する
   ための出力端子を有する信号処理段とを具える、周期的
   パルス入力信号に従って出力信号を同期させる回路配置
   において、発振器の周波数を同期状態において入力信号
   の周波数の２倍とし、および前記信号処理段は第１およ
   び第２出力端子を有する双安定素子で形成した分周器を
   具え、前記第１出力端子を、前記位相弁別器の第２入力
   端子に２値の基準信号を供給するため、当該第２入力端
   子に結合させかつ前記第２出力端子を、前記一致段の第
   ２入力端子に２値のゲート信号を供給するため、当該第
   ２入力端子に結合させ、前記分周器の前記第１出力端子
   の前記基準信号の遷移が、前記分周器の前記第２出力端
   子の前記ゲート信号の遷移が無い時間隔中に、生ずるよ
   うに成してあることを特徴とする周期的パルス入力信号
   に従って出力信号を同期させる回路配置。