JPS58147151A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の鵬する技術分野〕 本発明は、ｌ１Ｉｉ速度、ａ＆ｉ東槓衝度を持つ駕より
撤集槍回路に用いる半導体装置の製造方法に関する。

〔従来技術とその問題点〕

近年、集積回路の集積密度は増加し、いわゆるＭＬＩＩ
Ｉ工が研究關発されている。ところで集積度ｔ’ｍ加さ
セる（二は、回路Ｊｋ＊成Ｔる素子の寸法な小さくして
行く必賛かある。しかるにＭＯＳ　）ランジスタの寸法
が小さくなり、特にチャネル兼か短かくなるにつれて、
いわゆるショートチャネル効果が生じ、トランジスタの
一憾電庄が着しく低下することか知られている。これは
王としてドレイン電圧による窒乏鳩がチャネル領域１二
侵入することにより、チャネル領域の１１Ｌ＃がゲート
電圧のみならず、ドレイン電圧（＝よっても大きく影Ｉ
ＩＩＩＩされているからである。このショートチャネル
ｇＪ朱な防ぐ手段としては、デャ不ルｆＩｊＡ域へイオ
ン注入することにより、この部分の基板一度を上げ９乏
麺の侵入１におさえる方法、ゲート酸化層厚を躊くして
ゲート電極の電界の影響をより大きくするなどの方法が
ある◇また、ソース、ドレインの拡散録さく１）ｔ’洩
くすると、やはりチャネル領域への窒乏層の侵入がおさ
えられＶヨードチャ羊ル５ａＪｉ／Ａを防ぐことができ
るが、ｘｊを伐くすると、通常の工程では拡ｌｉｋ層に
よる配縁がソース、ドレインと同時に形成されるためま
たは比例―小により配線領域の罹が狭まるためソース、
ドレイν及び拡紋ｍ仁よる配線領域の鳩抵坑が為くなり
回路の動作遥度か着しく減少するという蘭越がある。又
、このような浅い１？Ｍ９合をつくって９乏朧のデャネ
ル方同への伸びを抑えた場合、いわゆるナーフエスプレ
ークダウンによりＰｌｉ＠合の逆方向耐圧が低下し、電
源、電圧’ｔ’ａｉ＜できない。また一方、ゲート電極
に関しても同様の間ｍｖ発生する。すなわち、ゲート電
極材料からなる配線の抵抗が回路動作を制限するようＣ
二なる。このため、従来例えはインターナシ冒ナルデバ
イスミーティングＣＩ　ＩＤＭ）　１９８１＋　２８．
２　ｒｈｘｏｙｐｒｘｗｈＬＬｘ　ＤＩＳＩＧＩＪＩＣ
Ｄ　　Ｐ只００ＩＣ８８ＦＯＩＬ　　８ｔＴＢＭＩＯ１
０１１ＭＯ８Ｆ１丁８」に示されるごとくゲート電極材
料の少くとも＠螢を絶縁物で榎っておき、全面に金属ｌ
ＩＫを堆積させ、この金属とシリコンとの間の反応によ
りソースドレインとソースドレイン側部に接続する配線
領域ならびにゲート電極表面にマスク合わせすることシ なく、ゲートと自己葺合した形で、メタルシリサイドを
形成し、しかるのち、ｆｉ部の未反ＩＥｈ金属換Ｖ除去
することにより、集積密度を損うことなく、比ｆｌ１ｍ
小時のシ薯−トデャネル効果Ｖおさえ、一時に１ｊＩｉ
渦動作、鳥逆方同耐圧化ｔＩＪ能にする方法か提案され
ている。また同じく工１ｃＤＭ１９８１３．２には基板
８１あるい線条結晶シリコン上（二メタルタングステン
（Ｗｌを選択的に形成する方法が示されている。しかし
、このような方法を用いてメタルあるいは、メタルシリ
サイドを選択成長する場合（：は、ゲート電ａと、ソー
ス、ドレイン間で成長層が遅ａｍ著しくはそれに近い状
ＩＩ（二なる事があり、この絶縁不良によりリークある
いはシ曹−ト、耐圧不良等が問題になっていた。

〔発明の目的〕

本発明の目的は前記間亀点を克服することであ・ハゲー
ト電極とソースドレイン領域表向へ、メタルまたはメタ
ルシリナイドをセル７アラインで形成するに際し、前記
ゲート電極と、ソース、ドレインとの間の絶縁の信頼性
′に向上させることである。

〔発明の概要〕

本発明は、あらかじめゲート上に形成したａｍ′Ｉｋ％
盆属または金属半部体化合物、Ｖゲート電極、ソースド
レイン領域へ形成する工程の前Ｒ階において除去するこ
とにょ・ハｒ　−）　、＠　＠　４ニー形成した絶縁物
の形状を上方ｇ−突き出るようにし、その後ゲー）Ｗ極
とソース、ドレイン領域に金属又は金属半導体ｖｊ！択
成ｉｋ３せるようにしたに工８急トランジスタのａｔ竜
方法ｔ−提供するものである。

〔発明の効果〕

本発明の方法を用いることにより、ゲー）ｔｍとソース
、ドレイン領域に形成した金属又は金属半都体化合物農
ｖｉＩ実に分離する事が出来る様になり、両者間の絶縁
の信頼性ｌ著しく嵩める事が出来る・従って伯頼性良く
低抵抗化ｖ図る事が出来る様になる。

〔発明の実施例〕

以下本発明の実施例１１面ン参焦しながら詳細−二説明
する。ＩＩｌ囚（＆１に、通常の工程によって例えば５
０Ω傷のＰ撒シタコン基板１０１上にフィールド諏化１
１１１０２ｒ’−）酸化膜１０３　（ｉｌｌ厚２００７
１）　、タンドープ多結晶シリコン属ｔ０４ＹＩＩ次形
成し、次いで多結晶Ｖ９コン１ｏ４ＪｌｌＩＩ上にエツ
チングストッパー用の薄いシリコン酸化ａｌｌ（換厚二
◎０ム）１０５に介して、ムＬ躾１０５をＪＩＵＩＯ，
４声鳳形成する。次に光露光技術を用いてＦ）ｒｋｉｌ
のレジストパターンｔ／形成し１このレジストパターン
！マスクとしてムを属１０６％シリコン敵化撫１０５　
、多Ｍ蟲シリコン躾１０４、ｖ選択エツチングする。次
に例えはムーイオ：／ｌ’４０に・Ｖでｌｘ、、１４ａ
ｌ−１イオン注入することにより１ソース、ドレイン領
域１０７ならひに配１ｉＩｌ飯域１０７′′１に形成す
る。次によく知られた低温気相Ｉｆｃｋ法により、シリ
コンは化ａ　１０８　ｋこのシリコン基板全面に約０．
３ｐｍの均一厚に形成する（ｉｌｌ！Ｗ（ｃｌ参照）ｏ
８らにエツチングに方同性をもった１　リアクティブイ
オンエツチング法あるいは、スバツタエッデング法等Ｃ
二より１このシリコン酸化−１０８ｔ’エッｔング除除
去ると１ゲート電極輌達１０４．１０５．１０６の＾［
４二のみその側壁を後うようにシリコン酸化ａ　１０８
’が残る　（勤１ａ（ａ＋参蝋）。

次いで０．７ラズマ勢仁よる表向洗浄の後、多結晶Ｖ５
コン１０４上に形成したムを躾１６６を除去Ｔる。

次いで表ＴｋＪｖ＋ｗｉ処塩により洗浄したのち、ム１
イオンの活性化のための島工１Ｉ７ＡＶ行なった後１シ
リコン、多結晶ｖ９コン＊ｉ＆ｌｔ二形成された薄い絶
縁属′１に：除去し、全血Ｃ二金＾麟例えば、タングス
テン漕１１０９　ｔ’　＃　４ＱＯＡ真！！、Ｉ！看す
る（　第１　因ｔｅｌ参蝋）。次いでたとえは８００℃
の４１＃自気で約１時間アニールすると、タングステン
１０９と、シリコンの接触した部分でのみ、選択的にシ
リサイド形成反応か生じ、ソース、ドレイン領域１０７
表面と、配線領ｔ＃１！１０７表面ならびに多結晶シリ
コンゲー）　１０４表内タングステンシリナイド１ｘＯ
ｃｖｒ８ｉりか成長する。

ここで未反応のタングステンは酸処理することにより除
去される（第２図（ｆ）＃照）。以下は通常のＭＯＳ）
ランジスタの製遺工程に従って、ＰｓＧ換被看、コンタ
クトホール鈍孔、ムｔｙ線形成か村なねれる。また最後
に保ｗｌ展としてＦ８ＧＩ［が設置され、ボンディング
用の穴開けなどを行ない、Ｍ、０８）ランジスタか完成
する。

！ＩＮ２図Ｃ二この平向図１示す。図中ムーム′断面が
ｓ２因に対応する。このトランジスタは、例えばスイッ
チングＴｒとして用いられ、ゲートは例えば５Ｖｔ′印
加しておいてインバータ（図示せず）から例えば５ｖの
電圧がソースに入力されると、ドレインには５Ｖ−Ｖｔ
ｈ　　（ｔ、きい籠）が出力され、拡散配−一を逸して
他のトランジスタのゲートに入力される。

上記Ｍ０８トランジスタは、ポリシリコンゲート−拡散
麺関に形成するシリコン酸化層の残し形状１０８′か被
ａｍとして用いたムｔｊｋ１０６担当上刃に突出してい
る。このため、ポリシリコンゲート−拡散層間表向での
シリコン酸化層の表面★さが太き（なり、ポリシリコン
ゲート−拡散１１１１間でのシリサイドの成長等による
リーク、ショート、針圧不良が減少し、信頼性が向上し
た。

本実施例（ユおい℃は、タングステンシリサイドの選択
形成の場合のみを説明したか、金属のシリコン上への選
択形成技術（例えは、第１５９回１１ｅｏｔｒｏ　ｃｈ
＠ｍ１ｏａｌ　８ｏｃｉｅｔｙ　Ｍｅｅｔｉｎｇ　１９
８１の１ｃｘｔ＠ｎａ＠ａ　Ａｂｓｔｒａｃｔｓ　ｖａ
　８１−１　ムｂ＊ｔｒａｏｔｓ　Ｎｏ、２８５あるい
は、ＩｉＤＭ８１　３．２　Ｌｏｗ　Ｒ５５ｉｓｆａｎ
ｃｓ　８ｅｌｆムｘｉｇｎ曝＜Ｌ　　８ｏｕｒｃ＠　５
Ｄｒａｉｎ　　ａｎａ　　Ｇａｐｓ　　丁マａｎｓｉｓ
ｔｏｒｓ　　ｉｍ示される。）ｌ用いると、８ｉ上にμ
餐＾が形成されるが、８１０．上に４形成されないこと
から、ＩＴｌ述したシリサイドｌ用いた場合と同９４−
盆島！ソース、ドレイン、ならび６ニボリシリコン上に
成員することか可能であり、本方法を適用することが可
能である。このとき選択的６二形成される金属としては
タングステン、モリブデン勢かあげられる。

上記実施例ではソース、ドレイン及びゲート部に約１１
００ムのタングステンシリすイドが形成されているため
ソース、ドレイン部のρｅは約７Ω／ロゲートｓ戸−は
約５Ω／口という極めて低い抵抗か得られ、シリサイド
ｌ用いない従来の方法で作った拡散層（−一＝ｓＯＱ１
口）に比べ、ドレイン（又はソース）か−ら延在する拡
散層配線における個号の遅嬌時閣はｓ　ｏ　ｓｍ上減少
することが出来る。ドレイン（又はソース）と拡散層配
線の脂抵坑は共Ｉ″ＬＬ遅嬌くか、一般一一配線領域の
長さかこれに接続するソースやドレインの寸法より長く
、従ってソースやドレインより抵抗か＾いので、配線領
域表向にメタルシリすイドを形成する効果は大きい。

一方配線領域はドレイン、ソース両方に設けてもかまわ
ない０又１この方法では、拡散−〇抵抗筒とは間係なく
、ソース、ドレイン形成用イオン注入のドーズ量を決め
ることが出来この場合ｌＸｌ０”ａ−ト従来法（Ｄ　ｌ
Ｘｌ０”−、ｌＸｌ０”ｚ−、”　Ｃ比へｌ／　１０の
Ｆ゛−ズｍｔ−用いることが１」能となり、ゲート端部
におけるム−のｌｌｌ夏を低くすることができる。この
ためドレインの９乏拳は、基板側はかりでなくムーイオ
ン注入層側（Ｎ＠域）即ちＰＭ接合の内側にも伸ひる。

この結果、ドレイン近傍の窒乏層輪か拡がりサーフェス
ブレークダウン電圧ｌ従来の方法にくらべて約４〜５ｖ
上昇させることができた。又、ソース、ドレインの９乏
場容蓋も約４０慢減少させることができ、その結＋ａ子
の動作速度ｌ約１０１ｉ−３０慢改ｌ！することができ
た。又この場合１形成されたシリサイド層も含めて、Ｐ
Ｍ接合血は、シリコンの基板の土面より、約０．２＾−
（従来は約０．４μｍ）の深さにありショートデャ羊ル
効果を極めて有効に防止することが出きた。

一方、例えはよく知られているようＣ：ダイナミックＲ
ＡＭ等のｍｓ回路ではボ！ｌ！／Ｊコン配線ｔビット謙
あるい殊ワード騨に使用している。例えば撫犀０．３μ
ｍのポリシリコンのβ−は、リン奮ドープしたとしても
約１５Ω／口である。ポリシリコン上Ｃ；約４００ムの
タングステンシリサイドｌ形成したとき（：もρ・は約
５Ω／口という抵抗が４６れシリナイドを用いない従来
の方法で作ったポリシリコン配線に比べｌ／３（：減少
することができる。

本実に＠で―ゲー）多結晶シリコン１０４上の被ｆ！Ｉ
ｉ展としてはムを農１０６の場合のみを示したか、Ｉ［
儀腹はＡＬ展１０６ｃｉｌｌるものではなく、Ｍｏ膜等
の金義や絶縁属でも良いことは明らかである。

以上述べた方法ではシ９ｆイド形成反応として島アニー
ル（二よる場合のみを述べたが、これは金属場をｌｋ看
したのち、たとえはレーザーを照射することによって行
ってもよい。この場合、たとえは０ｆ−Ａｒレーザーを
几いると、約１０Ｗの出力で−１し−ザースキ岑ンを行
うこと４−より同様の結果！４ることができウェー／Ｓ
−の錫塩温度ｗ’ｌａ＜する必賛がなく便利である。又
、レーザーと−＾を所定の場所のみ選択的に照射するこ
とも出来る。

同様のことは、ＣＷＩＩＬ子ビームの照射によっても行
なえる。又シリナイドの形成は、４００ムのタングステ
ン鳩の蒸１１後、例えは５ｉｙｖとシリコン界面６ニイ
オン注入すること（二より杓つてもよい。この場合、イ
オンは８１以外仁ムａ、Ｘｍ、ムｒなどでもよい。

以上の実施例では半導体基体としてＰ皺シリコンの場合
のみｔ述べたが、これはＰ皺艦二限らずｙ温又は０Ｍ０
８の様なＮ、Ｐ両方！一つの基板上−二持った場合でも
よく、又アモルファス物質上で丹結晶化されたポリシリ
コン又はシングルシリコンやＳＯＳでもよい。又釡楓麺
としては、Ｗの場合を述べたか、その他Ｐｔ、　Ｐａ、
　ｉｌｉ、Ｍｏ、Ｍｂ、Ｔａ、他、合金化を達成するも
のなら何を用いてもよいことはいうまでもない・又蔦第
２因Ｐ１接合を作る１楊もソース、ドレイン及び配線予
定領域表ｉｉｏ　ｃ　、メタルシリサイドを形成し℃か
らム１イオン注入など６二より打っても良い。又ソース
、ドレインＶ形成するための不純物もム・以外でもＢ、
ム４ｐなど基板と反對辱伝嫌の不純物であれは、何を用
いても良い。又、ゲート電極側御を債う＠′Ｘ１０８′
として８１０、の場合のみを示したが１アルミナなど絶
縁物であれは何を用いても良い。又ゲート電極として、
多結晶シリコンｌ用い、被嶺用ムＬＩＩの間に薄い５１
０８麟を介して行ったが、この８１ｏ、Ｉｃは必ずしも
必費ではない・又、本発明の実施例では、拡散場へのム
ーイオン注入を、多結晶シリコンゲートのパターニング
後だけに行ったが、メタル島１１［ｉａ直割に第２回目
のム−イオン注入Ｙ行うことも可能である。またその際
第１１目のイオン注入は、ｉｌＩ＋一度に行う必ｌ！は
必ずしもなく、例えばＩＸＩＱ”−ＩＸＩＱ”　ａｍ　
　ノドーズ量でも良い０また本実に例では、ソース、ド
レイン、ゲート電極全ての上にメタルνすすイドをはり
つける場合のみＩ：ついて説明したか、ソース、ドレイ
ン、ゲート電極の全てにメタルシリすイドもしくはメタ
ルをはりつけて低抵抗化することが必ずしも必要ではな
い場合がある。例えは、多結晶シリコンを抵抗として利
用する場合には、低抵抗化せずに便用する。

このような場合（二は、マスク合わせｙｔｈない、フィ
ールド領域の多結晶シリコン上の被４１１撫の少くとも
−ｓ！残し、シリすイド等のはりつけ１行なうこと６二
より＊ａ躾の残存させた部分のシリナイド４！部分的Ｃ
：形成を阻止することも可能である。

【図面の簡単な説明】

Ｍ１図（１〜ｌｆｌは本発明の一実施例を示す工程断面
図、第２囮はその平向図である。 因において １０１・・・シリコン基板　　１０２・・・フィールド
酸（１１０３・・・ゲート酸化撫 １０４・・・多結晶シリコンゲート １０５．１０８．１０８’・・・絶縁属（８１０□）１
０６−・・ムｌＩＩ＆ｌ　０７、ｌ　０７　”・ｎ拡散
朧１０９・・・メタル（９） １１・０・・・メタルシリサイド（ＶＳｔ、）（７３１
７）　　代塩人　弁理士　則　近　憲　佑（他１名）

Claims (1)

【特許請求の範囲】
1. 半婆体基体上櫨二上−に被膜が設けられたＭ工Ｓトラン
   ジスタの半部体膜ゲート′ｊｋ杉成する工程と、このゲ
   ート＠蝋に絶縁物な形成する工程と、前記［撫を除去し
   てゲート側壁の絶縁物ｌ上方に突出させる工程と、半島
   体基体のソース、ドレイン領域及び半等体農ゲートから
   金員又は金属半導体化合物馨辿択成長させる工程と１備
   えた事を特徴とする半導体装置の製造方法。