JPH1168864A - 二重平衡変調器及び四相移相変調器並びにデジタル通信機 - Google Patents
二重平衡変調器及び四相移相変調器並びにデジタル通信機Info
- Publication number
- JPH1168864A JPH1168864A JP9222694A JP22269497A JPH1168864A JP H1168864 A JPH1168864 A JP H1168864A JP 9222694 A JP9222694 A JP 9222694A JP 22269497 A JP22269497 A JP 22269497A JP H1168864 A JPH1168864 A JP H1168864A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- input terminal
- resistor
- modulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010363 phase shift Effects 0.000 claims description 39
- 230000000903 blocking effect Effects 0.000 claims description 14
- 239000003990 capacitor Substances 0.000 claims description 14
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000009977 dual effect Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000001413 cellular effect Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/20—Modulator circuits; Transmitter circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C1/00—Amplitude modulation
- H03C1/52—Modulators in which carrier or one sideband is wholly or partially suppressed
- H03C1/54—Balanced modulators, e.g. bridge type, ring type or double balanced type
- H03C1/542—Balanced modulators, e.g. bridge type, ring type or double balanced type comprising semiconductor devices with at least three electrodes
- H03C1/545—Balanced modulators, e.g. bridge type, ring type or double balanced type comprising semiconductor devices with at least three electrodes using bipolar transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C2200/00—Indexing scheme relating to details of modulators or modulation methods covered by H03C
- H03C2200/0037—Functional aspects of modulators
- H03C2200/0058—Quadrature arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C2200/00—Indexing scheme relating to details of modulators or modulation methods covered by H03C
- H03C2200/0037—Functional aspects of modulators
- H03C2200/0066—Reduction of carrier leakage or the suppression of the carrier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0041—Functional aspects of demodulators
- H03D2200/0043—Bias and operating point
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Amplitude Modulation (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【課題】 前段に接続される緩衝増幅器等によってバイ
アス電圧の差が生じないようにし、搬送波が漏洩しない
二重平衡変調器を実現する。 【解決手段】 入力端子対２、３と、この入力端子対
２、３に入力された平衡信号を増幅する一対の前置増幅
器４と、平衡搬送波信号が入力されるとともに一対の前
置増幅器４で増幅された平衡信号をさらに増幅する二重
平衡差動増幅器２３とからなり、第一のトランジスタ７
のベ−スと入力端子対２、３の一方との間および第二の
トランジスタ８のベ−スと入力端子対２、３の他方との
間にそれぞれ第一の抵抗１１を直列に接続した。
アス電圧の差が生じないようにし、搬送波が漏洩しない
二重平衡変調器を実現する。 【解決手段】 入力端子対２、３と、この入力端子対
２、３に入力された平衡信号を増幅する一対の前置増幅
器４と、平衡搬送波信号が入力されるとともに一対の前
置増幅器４で増幅された平衡信号をさらに増幅する二重
平衡差動増幅器２３とからなり、第一のトランジスタ７
のベ−スと入力端子対２、３の一方との間および第二の
トランジスタ８のベ−スと入力端子対２、３の他方との
間にそれぞれ第一の抵抗１１を直列に接続した。
Description
【０００１】
【発明の属する技術分野】本発明は、二重平衡変調器お
よびその二重平衡変調器を用いた四相移相変調器、並び
にその四相移相変調器を用いたデジタル通信機に関す
る。
よびその二重平衡変調器を用いた四相移相変調器、並び
にその四相移相変調器を用いたデジタル通信機に関す
る。
【０００２】
【従来の技術】デジタル通信の分野で使用されている従
来の四相移相変調器（ＱＰＳＫ）を図４を参照して説明
する。四相移相変調器は、第一の二重平衡変調器１０１
と第二の二重変調器１３１とから構成されており、第一
の二重平衡変調器１０１は、第一の入力端子対１０２、
１０３に入力された第一の平衡信号を増幅する第一の一
対の前置増幅器１０４と、この第一の一対の前置増幅器
１０４で増幅した信号をさらに増幅する第一および第二
の差動増幅器１０５、１０６とから構成されている。
来の四相移相変調器（ＱＰＳＫ）を図４を参照して説明
する。四相移相変調器は、第一の二重平衡変調器１０１
と第二の二重変調器１３１とから構成されており、第一
の二重平衡変調器１０１は、第一の入力端子対１０２、
１０３に入力された第一の平衡信号を増幅する第一の一
対の前置増幅器１０４と、この第一の一対の前置増幅器
１０４で増幅した信号をさらに増幅する第一および第二
の差動増幅器１０５、１０６とから構成されている。
【０００３】同様に、第二の二重平衡変調器１３１は、
第二の入力端子対１３２、１３３に入力された第二の平
衡信号を増幅する第二の一対の前置増幅器１３４と、こ
の第二の一対の前置増幅器１３４で増幅した信号をさら
に増幅する第三および第四の差動増幅器１３５、１３６
とから構成されている。
第二の入力端子対１３２、１３３に入力された第二の平
衡信号を増幅する第二の一対の前置増幅器１３４と、こ
の第二の一対の前置増幅器１３４で増幅した信号をさら
に増幅する第三および第四の差動増幅器１３５、１３６
とから構成されている。
【０００４】第一の二重平衡変調器１０１における第一
の一対の前置増幅器１０４は、第一および第二のトラン
ジスタ１０７、１０８を有し、これらのトランジスタ１
０７、１０８のエミッタにはそれぞれ定電流源１０９、
１１０が設けられている。そして、一方の入力端子１０
２と第一のトランジスタ１０７のベ−スとが接続され、
他方の入力端子１０３と第二のトランジスタ１０８のベ
−スとが接続されている。
の一対の前置増幅器１０４は、第一および第二のトラン
ジスタ１０７、１０８を有し、これらのトランジスタ１
０７、１０８のエミッタにはそれぞれ定電流源１０９、
１１０が設けられている。そして、一方の入力端子１０
２と第一のトランジスタ１０７のベ−スとが接続され、
他方の入力端子１０３と第二のトランジスタ１０８のベ
−スとが接続されている。
【０００５】第一の差動増幅器１０５は、互いにエミッ
タ同志が接続された第三および第四のトランジスタ１１
６、１１７で構成され、それらのエミッタが第一のトラ
ンジスタ１０７のコレクタに接続されている。また、第
二の差動増幅器１０６も、互いにエミッタ同志が接続さ
れた第五および第六のトランジスタ１１８、１１９で構
成され、それらのエミッタが第二のトランジスタ１０８
のコレクタに接続されている。そして、第三のトランジ
スタ１１６のベ−スと第六のトランジスタ１１９のベ−
スとが相互に接続され、また、第四のトランジスタ１１
７のベ−スと第五のトランジスタ１１８のベ−スとが相
互に接続され、それらのベ−ス間に第一の平衡搬送波信
号が入力されるようになっている。
タ同志が接続された第三および第四のトランジスタ１１
６、１１７で構成され、それらのエミッタが第一のトラ
ンジスタ１０７のコレクタに接続されている。また、第
二の差動増幅器１０６も、互いにエミッタ同志が接続さ
れた第五および第六のトランジスタ１１８、１１９で構
成され、それらのエミッタが第二のトランジスタ１０８
のコレクタに接続されている。そして、第三のトランジ
スタ１１６のベ−スと第六のトランジスタ１１９のベ−
スとが相互に接続され、また、第四のトランジスタ１１
７のベ−スと第五のトランジスタ１１８のベ−スとが相
互に接続され、それらのベ−ス間に第一の平衡搬送波信
号が入力されるようになっている。
【０００６】第一の差動増幅器１０５の出力と第二の差
動増幅器１０６の出力は第一の加算器１２０に入力され
るが、この第一の加算器１２０は、第一の差動増幅器１
０５を構成する一方の第三のトランジスタ１１６のコレ
クタと第二の差動増幅器１０６を構成する一方の第五の
トランジスタ１１８のコレクタとに共通する第一の負荷
抵抗１２１と、第一の差動増幅器１０５を構成する他方
の第四のトランジスタ１１７のコレクタと第二の差動増
幅器１０６を構成する他方の第六のトランジスタ１１９
のコレクタとに共通する第二の負荷抵抗１２２とを有し
ている。従って、第一の差動増幅器１０５と、第二の差
動増幅器１０６と、第一の加算器１２０とによって第一
の二重平衡差動増幅器１２３が構成され、互いに接続さ
れた第三のトランジスタ１１６のコレクタおよび第五の
トランジスタ１１８のコレクタと、第四のトランジスタ
１１７のコレクタおよび第六のトランジスタ１１９のコ
レクタとの間に変調された信号（第一の被変調信号）が
発生する。
動増幅器１０６の出力は第一の加算器１２０に入力され
るが、この第一の加算器１２０は、第一の差動増幅器１
０５を構成する一方の第三のトランジスタ１１６のコレ
クタと第二の差動増幅器１０６を構成する一方の第五の
トランジスタ１１８のコレクタとに共通する第一の負荷
抵抗１２１と、第一の差動増幅器１０５を構成する他方
の第四のトランジスタ１１７のコレクタと第二の差動増
幅器１０６を構成する他方の第六のトランジスタ１１９
のコレクタとに共通する第二の負荷抵抗１２２とを有し
ている。従って、第一の差動増幅器１０５と、第二の差
動増幅器１０６と、第一の加算器１２０とによって第一
の二重平衡差動増幅器１２３が構成され、互いに接続さ
れた第三のトランジスタ１１６のコレクタおよび第五の
トランジスタ１１８のコレクタと、第四のトランジスタ
１１７のコレクタおよび第六のトランジスタ１１９のコ
レクタとの間に変調された信号（第一の被変調信号）が
発生する。
【０００７】一方、第二の二重平衡変調器１３１におけ
る第二の一対の前置増幅器１３４は、第七および第八の
トランジスタ１３７、１３８を有し、これらのトランジ
スタ１３７、１３８のエミッタにはそれぞれ定電流源１
３９、１４０が設けられている。そして、一方の入力端
子１３２と第七のトランジスタ１３７のベ−スとの間、
および、他方の入力端子１３３と第八のトランジスタ１
３８のベ−スとが接続されている。
る第二の一対の前置増幅器１３４は、第七および第八の
トランジスタ１３７、１３８を有し、これらのトランジ
スタ１３７、１３８のエミッタにはそれぞれ定電流源１
３９、１４０が設けられている。そして、一方の入力端
子１３２と第七のトランジスタ１３７のベ−スとの間、
および、他方の入力端子１３３と第八のトランジスタ１
３８のベ−スとが接続されている。
【０００８】第三の差動増幅器１３５は、互いにエミッ
タ同志が接続された第九および第十のトランジスタ１４
６、１４７で構成され、それらのエミッタが第七のトラ
ンジスタ１３７のコレクタに接続されている。また、第
四の差動増幅器１３６も、互いにエミッタ同志が接続さ
れた第十一および第十二のトランジスタ１４８、１４９
で構成され、それらのエミッタが第八のトランジスタ１
３８のコレクタに接続されている。そして、第九のトラ
ンジスタ１４６のベ−スと第十二のトランジスタ１４９
のベ−スとが相互に接続され、また、第十のトランジス
タ１４７のベ−スと第十一のトランジスタ１４８のベ−
スとが相互に接続され、それらのベ−ス間には第一の平
衡搬送波信号とは９０度移相の異なった第二の平衡搬送
波信号が入力されるようになっている。
タ同志が接続された第九および第十のトランジスタ１４
６、１４７で構成され、それらのエミッタが第七のトラ
ンジスタ１３７のコレクタに接続されている。また、第
四の差動増幅器１３６も、互いにエミッタ同志が接続さ
れた第十一および第十二のトランジスタ１４８、１４９
で構成され、それらのエミッタが第八のトランジスタ１
３８のコレクタに接続されている。そして、第九のトラ
ンジスタ１４６のベ−スと第十二のトランジスタ１４９
のベ−スとが相互に接続され、また、第十のトランジス
タ１４７のベ−スと第十一のトランジスタ１４８のベ−
スとが相互に接続され、それらのベ−ス間には第一の平
衡搬送波信号とは９０度移相の異なった第二の平衡搬送
波信号が入力されるようになっている。
【０００９】第三の差動増幅器１３５の出力と第四の差
動増幅器１３６の出力は第二の加算器１５０に入力され
るが、この第二の加算器１５０は、第三の差動増幅器１
３５を構成する一方の第九のトランジスタ１４６のコレ
クタと第四の差動増幅器１３６を構成する一方の第十一
のトランジスタ１４８のコレクタとに共通する第三の負
荷抵抗１５１と、第三の差動増幅器１３５を構成する他
方の第十のトランジスタ１４７のコレクタと第四の差動
増幅器１３６を構成する他方の第十二のトランジスタ１
４９のコレクタとに共通する第四の負荷抵抗１５２とを
有している。従って、第三の差動増幅器１０３と、第四
の差動増幅器１３６と、第二の加算器１５０とによって
第二の二重平衡差動増幅器１５３が構成され、互いに接
続された第九のトランジスタ１４６のコレクタおよび第
十一のトランジスタ１４８のコレクタと、第十のトラン
ジスタ１４７のコレクタおよび第十二のトランジスタ１
４９のコレクタとの間に変調された信号（第二の被変調
信号）が発生する。
動増幅器１３６の出力は第二の加算器１５０に入力され
るが、この第二の加算器１５０は、第三の差動増幅器１
３５を構成する一方の第九のトランジスタ１４６のコレ
クタと第四の差動増幅器１３６を構成する一方の第十一
のトランジスタ１４８のコレクタとに共通する第三の負
荷抵抗１５１と、第三の差動増幅器１３５を構成する他
方の第十のトランジスタ１４７のコレクタと第四の差動
増幅器１３６を構成する他方の第十二のトランジスタ１
４９のコレクタとに共通する第四の負荷抵抗１５２とを
有している。従って、第三の差動増幅器１０３と、第四
の差動増幅器１３６と、第二の加算器１５０とによって
第二の二重平衡差動増幅器１５３が構成され、互いに接
続された第九のトランジスタ１４６のコレクタおよび第
十一のトランジスタ１４８のコレクタと、第十のトラン
ジスタ１４７のコレクタおよび第十二のトランジスタ１
４９のコレクタとの間に変調された信号（第二の被変調
信号）が発生する。
【００１０】ここで、第一の二重平衡差動増幅器１２３
に入力される第一の平衡搬送波信号と第二の二重平衡差
動増幅器１５３に入力される第二の平衡搬送波信号と
は、図示しない搬送波発振器からの平衡搬送波信号ＣＷ
を移相器１５４によって生成される。
に入力される第一の平衡搬送波信号と第二の二重平衡差
動増幅器１５３に入力される第二の平衡搬送波信号と
は、図示しない搬送波発振器からの平衡搬送波信号ＣＷ
を移相器１５４によって生成される。
【００１１】そして、第一の被変調信号と第二の被変調
信号とが合成されてこの四相移相変調器の出力被変調信
号として取り出されるようになっている。
信号とが合成されてこの四相移相変調器の出力被変調信
号として取り出されるようになっている。
【００１２】
【発明が解決しようとする課題】ところで、従来の四相
移相変調器は、第一の一対の前置増幅器１０４を構成し
ている第一のトランジスタ１０７のベ−スと第二のトラ
ンジスタ１０８のトランジスタのベ−スとが、それぞれ
第一の入力端子対１０２、１０３に直結されているの
で、第一の入力端子対１０２、１０３に第一の平衡信号
を入力する前段の緩衝増幅器がこの入力端子対１０２、
１０３に直結されると、第一のトランジスタ１０７およ
び第二のトランジスタ１０８のベ−ス電圧は緩衝増幅器
のバイアス電流に依存することになる。従って、このバ
イアス電流が平衡状態になっていないと第一のトランジ
スタ７のベ−ス電圧と第二のトランジスタ８のベ−ス電
圧とに差が生じて第一の二重平衡変調器１０１の平衡が
崩れる。そのため、第一の加算器１２０からは第一の平
衡搬送波信号が漏洩し、それが後段に接続される回路に
入力されて妨害信号を生じしめることになる。
移相変調器は、第一の一対の前置増幅器１０４を構成し
ている第一のトランジスタ１０７のベ−スと第二のトラ
ンジスタ１０８のトランジスタのベ−スとが、それぞれ
第一の入力端子対１０２、１０３に直結されているの
で、第一の入力端子対１０２、１０３に第一の平衡信号
を入力する前段の緩衝増幅器がこの入力端子対１０２、
１０３に直結されると、第一のトランジスタ１０７およ
び第二のトランジスタ１０８のベ−ス電圧は緩衝増幅器
のバイアス電流に依存することになる。従って、このバ
イアス電流が平衡状態になっていないと第一のトランジ
スタ７のベ−ス電圧と第二のトランジスタ８のベ−ス電
圧とに差が生じて第一の二重平衡変調器１０１の平衡が
崩れる。そのため、第一の加算器１２０からは第一の平
衡搬送波信号が漏洩し、それが後段に接続される回路に
入力されて妨害信号を生じしめることになる。
【００１３】同様に、第二の一対の前置増幅器１３４を
構成している第七のトランジスタ１３７のベ−スと第八
のトランジスタ１３８のトランジスタのベ−スとが、そ
れぞれ第二の入力端子対１３２、１３３に直結されてい
るので、第二の入力端子対１３２、１３３に第一の平衡
信号を入力する前段の緩衝増幅器がこの入力端子対１３
２、１３３に直結されると、第七のトランジスタ１３７
および第八のトランジスタ１３８のベ−ス電圧は緩衝増
幅器のバイアス電流に依存することになる。従って、こ
のバイアス電流が平衡状態になっていないと第七のトラ
ンジスタ１３７のベ−ス電圧と第八のトランジスタ１３
８のベ−ス電圧とに差が生じて第二の二重平衡変調器１
３１の平衡が崩れる。そのため、第二の加算器１５０か
らは第二の平衡搬送波信号が漏洩し、それが後段に接続
される回路に入力されて妨害信号を生じしめることにな
る。
構成している第七のトランジスタ１３７のベ−スと第八
のトランジスタ１３８のトランジスタのベ−スとが、そ
れぞれ第二の入力端子対１３２、１３３に直結されてい
るので、第二の入力端子対１３２、１３３に第一の平衡
信号を入力する前段の緩衝増幅器がこの入力端子対１３
２、１３３に直結されると、第七のトランジスタ１３７
および第八のトランジスタ１３８のベ−ス電圧は緩衝増
幅器のバイアス電流に依存することになる。従って、こ
のバイアス電流が平衡状態になっていないと第七のトラ
ンジスタ１３７のベ−ス電圧と第八のトランジスタ１３
８のベ−ス電圧とに差が生じて第二の二重平衡変調器１
３１の平衡が崩れる。そのため、第二の加算器１５０か
らは第二の平衡搬送波信号が漏洩し、それが後段に接続
される回路に入力されて妨害信号を生じしめることにな
る。
【００１４】また、従来の四相移相変調器では第一の二
重平衡変調器１０１と第二の二重平衡変調器１３１との
平衡状態が崩れると平衡搬送波漏洩が増大するという問
題が生じる。
重平衡変調器１０１と第二の二重平衡変調器１３１との
平衡状態が崩れると平衡搬送波漏洩が増大するという問
題が生じる。
【００１５】そこで、本発明の二重平衡変調器は、この
ようなバイアス電圧の差を生じないようにし、搬送波が
漏洩しないようにする。また、本発明の四相移相変調器
は二つの二重変調器間を平衡状態にすることによって平
衡搬送波漏洩を低減しようとするものである。
ようなバイアス電圧の差を生じないようにし、搬送波が
漏洩しないようにする。また、本発明の四相移相変調器
は二つの二重変調器間を平衡状態にすることによって平
衡搬送波漏洩を低減しようとするものである。
【００１６】
【課題を解決するための手段】上記の課題を解決するた
め、本発明の二重平衡変調器は、入力端子対と、第一の
トランジスタと第二のトランジスタとを有して前記入力
端子対に入力された平衡信号を前記第一のトランジスタ
と前記第二のトランジスタとにより別個に増幅する一対
の前置増幅器と、エミッタ同志が接続された接続点が前
記第一のトランジスタのコレクタに接続された第三及び
第四のトランジスタと、並びにエミッタ同志が接続され
た接続点が前記第二のトランジスタのコレクタに接続さ
れた第五及び第六のトランジスタとを有して前記第三お
よび前記第六のトランジスタの各ベ−ス同志と前記第四
および前記第五のトランジスタの各ベ−ス同志との間に
平衡搬送波信号が入力される二重平衡差動増幅器とから
なり、前記第一のトランジスタのベ−スと前記入力端子
対の一方との間および前記第二のトランジスタのベ−ス
と前記入力端子対の他方との間にそれぞれ第一の抵抗を
直列に接続した。
め、本発明の二重平衡変調器は、入力端子対と、第一の
トランジスタと第二のトランジスタとを有して前記入力
端子対に入力された平衡信号を前記第一のトランジスタ
と前記第二のトランジスタとにより別個に増幅する一対
の前置増幅器と、エミッタ同志が接続された接続点が前
記第一のトランジスタのコレクタに接続された第三及び
第四のトランジスタと、並びにエミッタ同志が接続され
た接続点が前記第二のトランジスタのコレクタに接続さ
れた第五及び第六のトランジスタとを有して前記第三お
よび前記第六のトランジスタの各ベ−ス同志と前記第四
および前記第五のトランジスタの各ベ−ス同志との間に
平衡搬送波信号が入力される二重平衡差動増幅器とから
なり、前記第一のトランジスタのベ−スと前記入力端子
対の一方との間および前記第二のトランジスタのベ−ス
と前記入力端子対の他方との間にそれぞれ第一の抵抗を
直列に接続した。
【００１７】また、本発明の二重平衡変調器は、前記第
一のトランジスタのベ−スと前記第二のトランジスタの
ベ−スに共通のバイアス電源から直流バイアス電圧を印
加した。
一のトランジスタのベ−スと前記第二のトランジスタの
ベ−スに共通のバイアス電源から直流バイアス電圧を印
加した。
【００１８】また、本発明の二重平衡変調器は、前記バ
イアス電源と前記第一のトランジスタのベ−スとの間お
よび前記バイアス電源と前記第二のトランジスタのベ−
スとの間をそれぞれ第二の抵抗で接続し、前記第二の抵
抗を介して前記第一および前記第二のトランジスタのベ
−スに前記直流バイアス電圧を印加した。
イアス電源と前記第一のトランジスタのベ−スとの間お
よび前記バイアス電源と前記第二のトランジスタのベ−
スとの間をそれぞれ第二の抵抗で接続し、前記第二の抵
抗を介して前記第一および前記第二のトランジスタのベ
−スに前記直流バイアス電圧を印加した。
【００１９】また、本発明の二重平衡変調器は、前記入
力端子対と前記第一の抵抗との間をそれぞれ直流阻止コ
ンデンサで接続した。
力端子対と前記第一の抵抗との間をそれぞれ直流阻止コ
ンデンサで接続した。
【００２０】そして、本発明の四相移相変調器は、第一
の二重平衡変調器と第二の二重平衡変調器とを備え、前
記第一の二重平衡変調器は、第一の入力端子対と、第一
のトランジスタと第二のトランジスタとを有して前記第
一の入力端子対に入力された第一の平衡信号を前記第一
のトランジスタと前記第二のトランジスタとにより別個
に増幅する第一の一対の前置増幅器と、エミッタ同志が
接続された接続点が前記第一のトランジスタのコレクタ
に接続された第三及び第四のトランジスタ、並びにエミ
ッタ同志が接続された接続点が前記第二のトランジスタ
のコレクタに接続された第五及び第六のトランジスタと
を有して前記第三および前記第六のトランジスタの各ベ
−ス同志と前記第四および前記第五のトランジスタの各
ベ−ス同志との間に第一の平衡搬送波信号が入力される
第一の二重平衡差動増幅器とから構成され、前記第二の
二重平衡変調器は、第二の入力端子対と、第七のトラン
ジスタと第八のトランジスタとを有して前記第二の入力
端子対に入力された第二の平衡信号を前記第七のトラン
ジスタと前記第八のトランジスタとにより別個に増幅す
る第二の一対の前置増幅器と、エミッタ同志が接続され
た接続点が前記第七のトランジスタのコレクタに接続さ
れた第九及び第十のトランジスタ、並びにエミッタ同志
が接続された接続点が前記第八のトランジスタのコレク
タに接続された第十一及び第十二のトランジスタとを有
して前記第九および前記第十二のトランジスタの各ベ−
ス同志と前記第十および前記第十一のトランジスタの各
ベ−ス同志との間に前記第一の搬送波に対して９０度の
位相差を有する第二の平衡搬送波信号が入力される第二
の二重平衡差動増幅器とから構成され、前記第一のトラ
ンジスタのベ−スと前記第一の入力端子対の一方との間
および前記第二のトランジスタベ−スと前記第一の入力
端子対の他方との間にそれぞれ第一の抵抗を直列に接続
し、前記第七のトランジスタのベ−スと前記第二の入力
端子対の一方との間および前記第八のトランジスタのベ
−スと前記第二の入力端子対の他方との間にそれぞれ第
三の抵抗を直列に接続した。
の二重平衡変調器と第二の二重平衡変調器とを備え、前
記第一の二重平衡変調器は、第一の入力端子対と、第一
のトランジスタと第二のトランジスタとを有して前記第
一の入力端子対に入力された第一の平衡信号を前記第一
のトランジスタと前記第二のトランジスタとにより別個
に増幅する第一の一対の前置増幅器と、エミッタ同志が
接続された接続点が前記第一のトランジスタのコレクタ
に接続された第三及び第四のトランジスタ、並びにエミ
ッタ同志が接続された接続点が前記第二のトランジスタ
のコレクタに接続された第五及び第六のトランジスタと
を有して前記第三および前記第六のトランジスタの各ベ
−ス同志と前記第四および前記第五のトランジスタの各
ベ−ス同志との間に第一の平衡搬送波信号が入力される
第一の二重平衡差動増幅器とから構成され、前記第二の
二重平衡変調器は、第二の入力端子対と、第七のトラン
ジスタと第八のトランジスタとを有して前記第二の入力
端子対に入力された第二の平衡信号を前記第七のトラン
ジスタと前記第八のトランジスタとにより別個に増幅す
る第二の一対の前置増幅器と、エミッタ同志が接続され
た接続点が前記第七のトランジスタのコレクタに接続さ
れた第九及び第十のトランジスタ、並びにエミッタ同志
が接続された接続点が前記第八のトランジスタのコレク
タに接続された第十一及び第十二のトランジスタとを有
して前記第九および前記第十二のトランジスタの各ベ−
ス同志と前記第十および前記第十一のトランジスタの各
ベ−ス同志との間に前記第一の搬送波に対して９０度の
位相差を有する第二の平衡搬送波信号が入力される第二
の二重平衡差動増幅器とから構成され、前記第一のトラ
ンジスタのベ−スと前記第一の入力端子対の一方との間
および前記第二のトランジスタベ−スと前記第一の入力
端子対の他方との間にそれぞれ第一の抵抗を直列に接続
し、前記第七のトランジスタのベ−スと前記第二の入力
端子対の一方との間および前記第八のトランジスタのベ
−スと前記第二の入力端子対の他方との間にそれぞれ第
三の抵抗を直列に接続した。
【００２１】また、本発明の四相移相変調器は、前記第
一のトランジスタのベ−スと前記第二のトランジスタの
ベ−スおよび前記第七のトランジスタのベ−スと前記第
八のトランジスタのベ−スに共通のバイアス電源から直
流バイアス電圧を印加した。
一のトランジスタのベ−スと前記第二のトランジスタの
ベ−スおよび前記第七のトランジスタのベ−スと前記第
八のトランジスタのベ−スに共通のバイアス電源から直
流バイアス電圧を印加した。
【００２２】また、本発明の四相移相変調器は、前記バ
イアス電源と前記第一のトランジスタのベ−スとの間お
よび前記バイアス電源と前記第二のトランジスタのベ−
スとの間をそれぞれ第二の抵抗で接続し、前記第二の抵
抗を介して前記第一および前記第二のトランジスタのベ
−スに前記直流バイアス電圧を印加し、前記バイアス電
源と前記第七のトランジスタのベ−スとの間および前記
バイアス電源と前記第八のトランジスタのベ−スとの間
をそれぞれ第四の抵抗で接続し、前記第四の抵抗を介し
て前記第七および前記第八のトランジスタのベ−スに前
記直流バイアス電圧を印加した。
イアス電源と前記第一のトランジスタのベ−スとの間お
よび前記バイアス電源と前記第二のトランジスタのベ−
スとの間をそれぞれ第二の抵抗で接続し、前記第二の抵
抗を介して前記第一および前記第二のトランジスタのベ
−スに前記直流バイアス電圧を印加し、前記バイアス電
源と前記第七のトランジスタのベ−スとの間および前記
バイアス電源と前記第八のトランジスタのベ−スとの間
をそれぞれ第四の抵抗で接続し、前記第四の抵抗を介し
て前記第七および前記第八のトランジスタのベ−スに前
記直流バイアス電圧を印加した。
【００２３】また、本発明の四相移相変調器は、前記第
一の入力端子対と前記第一の抵抗との間をそれぞれ第一
の直流阻止コンデンサで接続し、前記第二の入力端子対
と前記第三の抵抗との間をそれぞれ第二の直流阻止コン
デンサで接続した。
一の入力端子対と前記第一の抵抗との間をそれぞれ第一
の直流阻止コンデンサで接続し、前記第二の入力端子対
と前記第三の抵抗との間をそれぞれ第二の直流阻止コン
デンサで接続した。
【００２４】また、本発明の四相移相変調器は、前記第
七のトランジスタのベ−スと前記第八のトランジスタの
ベ−スとの間に可変抵抗器を接続した。
七のトランジスタのベ−スと前記第八のトランジスタの
ベ−スとの間に可変抵抗器を接続した。
【００２５】さらに、本発明のデジタル通信機は、 請
求項５乃至９のいずれかに記載の四相移相変調器を用い
た。
求項５乃至９のいずれかに記載の四相移相変調器を用い
た。
【００２６】
【発明の実施の形態】最初に、本発明の四相移相変調器
とこの四相移相変調器を構成する本発明の二重平衡変調
器とについて図１を参照して説明する。図１において、
四相移相変調器は、第一の二重平衡変調器１と第二の二
重変調器３１とから構成されており、第一の二重平衡変
調器１は、第一の入力端子対２、３に入力された第一の
平衡信号を増幅する第一の一対の前置増幅器４と、この
第一の一対の前置増幅器４で増幅した信号をさらに増幅
する第一および第二の差動増幅器５、６とから構成され
ている。
とこの四相移相変調器を構成する本発明の二重平衡変調
器とについて図１を参照して説明する。図１において、
四相移相変調器は、第一の二重平衡変調器１と第二の二
重変調器３１とから構成されており、第一の二重平衡変
調器１は、第一の入力端子対２、３に入力された第一の
平衡信号を増幅する第一の一対の前置増幅器４と、この
第一の一対の前置増幅器４で増幅した信号をさらに増幅
する第一および第二の差動増幅器５、６とから構成され
ている。
【００２７】同様に、第二の二重平衡変調器３１は、第
二の入力端子対３２、３３に入力された第二の平衡信号
を増幅する第二の一対の前置増幅器３４と、この第二の
一対の前置増幅器３４で増幅した信号をさらに増幅する
第三および第四の差動増幅器３５、３６とから構成され
ている。
二の入力端子対３２、３３に入力された第二の平衡信号
を増幅する第二の一対の前置増幅器３４と、この第二の
一対の前置増幅器３４で増幅した信号をさらに増幅する
第三および第四の差動増幅器３５、３６とから構成され
ている。
【００２８】第一の二重平衡変調器１における第一の一
対の前置増幅器４は、第一および第二のトランジスタ
７、８を有し、これらのトランジスタ７、８のエミッタ
にはそれぞれ定電流源９、１０が設けられている。そし
て、一方の入力端子２と第一のトランジスタ７のベ−ス
との間、および、他方の入力端子３と第二のトランジス
タ８のベ−スとの間にはそれぞれ第一の抵抗１１と第一
の直流阻止コンデンサ１２とからなる直列体１３が接続
されている。また、第一のトランジスタ７のベ−スと第
二のトランジスタ８のベ−スにはバイアス電源１４から
の直流電圧が第二の抵抗１５を介して印加されている。
対の前置増幅器４は、第一および第二のトランジスタ
７、８を有し、これらのトランジスタ７、８のエミッタ
にはそれぞれ定電流源９、１０が設けられている。そし
て、一方の入力端子２と第一のトランジスタ７のベ−ス
との間、および、他方の入力端子３と第二のトランジス
タ８のベ−スとの間にはそれぞれ第一の抵抗１１と第一
の直流阻止コンデンサ１２とからなる直列体１３が接続
されている。また、第一のトランジスタ７のベ−スと第
二のトランジスタ８のベ−スにはバイアス電源１４から
の直流電圧が第二の抵抗１５を介して印加されている。
【００２９】第一の差動増幅器５は、互いにエミッタ同
志が接続された第三および第四のトランジスタ１６、１
７で構成され、それらのエミッタが第一のトランジスタ
７のコレクタに接続され、また、第二の差動増幅器６
も、互いにエミッタ同志が接続された第五および第六の
トランジスタ１８、１９で構成され、それらのエミッタ
が第二のトランジスタ８のコレクタに接続されて、第一
の一対の前置増幅器４で増幅された第一の平衡信号がこ
れらのエミッタ間に入力されるようになっている。そし
て、第三のトランジスタ１６のベ−スと第六のトランジ
スタ１９のベ−スとが相互に接続され、また、第四のト
ランジスタ１７のベ−スと第五のトランジスタ１８のベ
−スとが相互に接続され、それらのベ−ス間に第一の平
衡搬送波信号ＣＷＩが入力されるようになっている。
志が接続された第三および第四のトランジスタ１６、１
７で構成され、それらのエミッタが第一のトランジスタ
７のコレクタに接続され、また、第二の差動増幅器６
も、互いにエミッタ同志が接続された第五および第六の
トランジスタ１８、１９で構成され、それらのエミッタ
が第二のトランジスタ８のコレクタに接続されて、第一
の一対の前置増幅器４で増幅された第一の平衡信号がこ
れらのエミッタ間に入力されるようになっている。そし
て、第三のトランジスタ１６のベ−スと第六のトランジ
スタ１９のベ−スとが相互に接続され、また、第四のト
ランジスタ１７のベ−スと第五のトランジスタ１８のベ
−スとが相互に接続され、それらのベ−ス間に第一の平
衡搬送波信号ＣＷＩが入力されるようになっている。
【００３０】第一の差動増幅器５の出力と第二の差動増
幅器６の出力は第一の加算器２０に入力されるが、この
第一の加算器２０は、第一の差動増幅器５を構成する一
方の第三のトランジスタ１６のコレクタと第二の差動増
幅器６を構成する一方の第五のトランジスタ１８のコレ
クタとに共通する第一の負荷抵抗２１と、第一の差動増
幅器５を構成する他方の第四のトランジスタ１７のコレ
クタと第二の差動増幅器６を構成する他方の第六のトラ
ンジスタ１９のコレクタとに共通する第二の負荷抵抗２
２とを有している。従って、第一の差動増幅器５と、第
二の差動増幅器６と、第一の加算器２０とによって第一
の二重平衡差動増幅器２３が構成されており、互いに接
続された第三のトランジスタ１６のコレクタおよび第五
のトランジスタ１８のコレクタと、第四のトランジスタ
１７のコレクタおよび第六のトランジスタ１９のコレク
タとの間に変調された信号（第一の被変調信号）が発生
する。
幅器６の出力は第一の加算器２０に入力されるが、この
第一の加算器２０は、第一の差動増幅器５を構成する一
方の第三のトランジスタ１６のコレクタと第二の差動増
幅器６を構成する一方の第五のトランジスタ１８のコレ
クタとに共通する第一の負荷抵抗２１と、第一の差動増
幅器５を構成する他方の第四のトランジスタ１７のコレ
クタと第二の差動増幅器６を構成する他方の第六のトラ
ンジスタ１９のコレクタとに共通する第二の負荷抵抗２
２とを有している。従って、第一の差動増幅器５と、第
二の差動増幅器６と、第一の加算器２０とによって第一
の二重平衡差動増幅器２３が構成されており、互いに接
続された第三のトランジスタ１６のコレクタおよび第五
のトランジスタ１８のコレクタと、第四のトランジスタ
１７のコレクタおよび第六のトランジスタ１９のコレク
タとの間に変調された信号（第一の被変調信号）が発生
する。
【００３１】一方、第二の二重平衡変調器３１における
第二の一対の前置増幅器３４は、第七および第八のトラ
ンジスタ３７、３８を有し、これらのトランジスタ３
７、３８のエミッタにはそれぞれ定電流源３９、４０が
設けられている。そして、一方の入力端子３２と第七の
トランジスタ３７のベ−スとの間、および、他方の入力
端子３３と第八のトランジスタ３８のベ−スとの間には
それぞれ第三の抵抗４１と第二の直流阻止コンデンサ４
２とからなる直列体４３が接続されている。また、第七
のトランジスタ３７のベ−スと第八のトランジスタ３８
のベ−スとの間には可変抵抗器４４が接続され、さら
に、第七のトランジスタ３７のベ−スと第八のトランジ
スタ３８のベ−スにはバイアス電源１４からの直流電圧
が第四の抵抗４５を介して印加されている。この第四の
抵抗４５の値は第二の抵抗１５の値よりも大きく設定さ
れている。さらに、可変抵抗器４４の最大抵抗値は、第
七のトランジスタ３７のベ−スと第八のトランジスタ３
８のベ−スとの間に直列接続された二つの第四の抵抗４
５とこの可変抵抗器４４の最大抵抗値との並列抵抗値が
第一のトランジスタ７のベ−スと第二のトランジスタ８
のベ−スとの間に直列接続された二つの第二の抵抗１５
よりも大きくなるように設定されている。
第二の一対の前置増幅器３４は、第七および第八のトラ
ンジスタ３７、３８を有し、これらのトランジスタ３
７、３８のエミッタにはそれぞれ定電流源３９、４０が
設けられている。そして、一方の入力端子３２と第七の
トランジスタ３７のベ−スとの間、および、他方の入力
端子３３と第八のトランジスタ３８のベ−スとの間には
それぞれ第三の抵抗４１と第二の直流阻止コンデンサ４
２とからなる直列体４３が接続されている。また、第七
のトランジスタ３７のベ−スと第八のトランジスタ３８
のベ−スとの間には可変抵抗器４４が接続され、さら
に、第七のトランジスタ３７のベ−スと第八のトランジ
スタ３８のベ−スにはバイアス電源１４からの直流電圧
が第四の抵抗４５を介して印加されている。この第四の
抵抗４５の値は第二の抵抗１５の値よりも大きく設定さ
れている。さらに、可変抵抗器４４の最大抵抗値は、第
七のトランジスタ３７のベ−スと第八のトランジスタ３
８のベ−スとの間に直列接続された二つの第四の抵抗４
５とこの可変抵抗器４４の最大抵抗値との並列抵抗値が
第一のトランジスタ７のベ−スと第二のトランジスタ８
のベ−スとの間に直列接続された二つの第二の抵抗１５
よりも大きくなるように設定されている。
【００３２】そして、可変抵抗器４４の抵抗値を変える
ことによって第七のトランジスタ３７のベ−スと第八の
トランジスタ３８のベ−スとの間のインピ−ダンス（抵
抗）を調整し第七のトランジスタ３７のベ−スと第八の
トランジスタ３８のベ−スとの間に入力される第二の平
衡信号のレベルを第一のトランジスタ７のベ−スと第二
のトランジスタ８のベ−スとの間に入力される第一の平
衡信号のレベルと等しくすることができ、この結果第一
の二重平衡変調器１と第二の二重平衡変調器３１とを平
衡させることができる。
ことによって第七のトランジスタ３７のベ−スと第八の
トランジスタ３８のベ−スとの間のインピ−ダンス（抵
抗）を調整し第七のトランジスタ３７のベ−スと第八の
トランジスタ３８のベ−スとの間に入力される第二の平
衡信号のレベルを第一のトランジスタ７のベ−スと第二
のトランジスタ８のベ−スとの間に入力される第一の平
衡信号のレベルと等しくすることができ、この結果第一
の二重平衡変調器１と第二の二重平衡変調器３１とを平
衡させることができる。
【００３３】第三の差動増幅器３５は、互いにエミッタ
同志が接続された第九および第十のトランジスタ４６、
４７で構成され、それらのエミッタが第七のトランジス
タ３７のコレクタに接続され、また、第四の差動増幅器
３６も、互いにエミッタ同志が接続された第十一および
第十二のトランジスタ４８、４９で構成され、それらの
エミッタが第八のトランジスタ３８のコレクタに接続さ
れて、第二の一対の前置増幅器３４で増幅された第二の
平衡信号がこれらのエミッタ間に入力されるようになっ
ている。そして、第九のトランジスタ４６のベ−スと第
十二のトランジスタ４９のベ−スとが相互に接続され、
また、第十のトランジスタ４７のベ−スと第十一のトラ
ンジスタ４８のベ−スとが相互に接続され、それらのベ
−ス間には第一の平衡搬送波信号ＣＷＩとは９０度移相
の異なった第二の平衡搬送波信号ＣＷＱが入力されるよ
うになっている。
同志が接続された第九および第十のトランジスタ４６、
４７で構成され、それらのエミッタが第七のトランジス
タ３７のコレクタに接続され、また、第四の差動増幅器
３６も、互いにエミッタ同志が接続された第十一および
第十二のトランジスタ４８、４９で構成され、それらの
エミッタが第八のトランジスタ３８のコレクタに接続さ
れて、第二の一対の前置増幅器３４で増幅された第二の
平衡信号がこれらのエミッタ間に入力されるようになっ
ている。そして、第九のトランジスタ４６のベ−スと第
十二のトランジスタ４９のベ−スとが相互に接続され、
また、第十のトランジスタ４７のベ−スと第十一のトラ
ンジスタ４８のベ−スとが相互に接続され、それらのベ
−ス間には第一の平衡搬送波信号ＣＷＩとは９０度移相
の異なった第二の平衡搬送波信号ＣＷＱが入力されるよ
うになっている。
【００３４】第三の差動増幅器３５の出力と第四の差動
増幅器３６の出力は第二の加算器５０に入力されるが、
この第二の加算器５０は、第三の差動増幅器３５を構成
する一方の第九のトランジスタ４６のコレクタと第四の
差動増幅器３６を構成する一方の第十一のトランジスタ
４８のコレクタとに共通する第三の負荷抵抗５１と、第
三の差動増幅器３５を構成する他方の第十のトランジス
タ４７のコレクタと第四の差動増幅器３６を構成する他
方の第十二のトランジスタ４９のコレクタとに共通する
第四の負荷抵抗５２とを有している。従って、第三の差
動増幅器３５と、第四の差動増幅器３６と、第二の加算
器５０とによって第二の二重平衡差動増幅器５３が構成
され、互いに接続された第九のトランジスタ４６のコレ
クタおよび第十一のトランジスタ４８のコレクタと、第
十のトランジスタ４７のコレクタおよび第十二のトラン
ジスタ４９のコレクタとの間に変調された信号（第二の
被変調信号）が発生する。
増幅器３６の出力は第二の加算器５０に入力されるが、
この第二の加算器５０は、第三の差動増幅器３５を構成
する一方の第九のトランジスタ４６のコレクタと第四の
差動増幅器３６を構成する一方の第十一のトランジスタ
４８のコレクタとに共通する第三の負荷抵抗５１と、第
三の差動増幅器３５を構成する他方の第十のトランジス
タ４７のコレクタと第四の差動増幅器３６を構成する他
方の第十二のトランジスタ４９のコレクタとに共通する
第四の負荷抵抗５２とを有している。従って、第三の差
動増幅器３５と、第四の差動増幅器３６と、第二の加算
器５０とによって第二の二重平衡差動増幅器５３が構成
され、互いに接続された第九のトランジスタ４６のコレ
クタおよび第十一のトランジスタ４８のコレクタと、第
十のトランジスタ４７のコレクタおよび第十二のトラン
ジスタ４９のコレクタとの間に変調された信号（第二の
被変調信号）が発生する。
【００３５】ここで、第一の二重平衡差動増幅器２３に
入力される第一の平衡搬送波信号ＣＷＩと第二の二重平
衡差動増幅器５３に入力される第二の平衡搬送波信号Ｃ
ＷＱとは、後述する搬送波発振器６６（図２、図３参
照）からの平衡搬送波信号ＣＷを移相器５４によって生
成される。
入力される第一の平衡搬送波信号ＣＷＩと第二の二重平
衡差動増幅器５３に入力される第二の平衡搬送波信号Ｃ
ＷＱとは、後述する搬送波発振器６６（図２、図３参
照）からの平衡搬送波信号ＣＷを移相器５４によって生
成される。
【００３６】そして、第一の被変調信号と第二の被変調
信号とが合成されてこの四相移相変調器の出力被変調信
号として取り出されるようになっている。
信号とが合成されてこの四相移相変調器の出力被変調信
号として取り出されるようになっている。
【００３７】以上のように。本発明の四相移相変調器を
構成する二つの二重平衡変調器１、３１は、第一の入力
端子対２、３と第一の一対の前置増幅器４を構成する第
一のトランジスタ７および第二のトランジスタ８のベ−
スとの間を第一の抵抗１１で接続し、また、第二の入力
端子対３２、３３と第二の一対の前置増幅器３４を構成
する第七のトランジスタ３７および第八のトランジスタ
３８のベ−スとの間を第三の抵抗４１で接続しているの
で、第一の二重平衡変調器１においては、第一の入力端
子対２、３に第一の平衡信号を送り込む前段の第一の一
対の緩衝増幅器（図２、図３の６５Ｉ参照）がこの第一
の入力端子対２、３に直結されて、この第一の一対の緩
衝増幅器６５Ｉから第一のトランジスタ７のベ−スと第
二のトランジスタ８のベ−スとに異なるバイアス電流が
加わるようになった場合でも、第一の抵抗１１によって
これらのベ−スに流れるバイアス電流の差は少なくな
る。従って、この第一の二重平衡変調器１の平衡度が向
上し、第一の二重平衡差動増幅器２３から漏洩する第一
の平衡搬送波信号が少なくなる。
構成する二つの二重平衡変調器１、３１は、第一の入力
端子対２、３と第一の一対の前置増幅器４を構成する第
一のトランジスタ７および第二のトランジスタ８のベ−
スとの間を第一の抵抗１１で接続し、また、第二の入力
端子対３２、３３と第二の一対の前置増幅器３４を構成
する第七のトランジスタ３７および第八のトランジスタ
３８のベ−スとの間を第三の抵抗４１で接続しているの
で、第一の二重平衡変調器１においては、第一の入力端
子対２、３に第一の平衡信号を送り込む前段の第一の一
対の緩衝増幅器（図２、図３の６５Ｉ参照）がこの第一
の入力端子対２、３に直結されて、この第一の一対の緩
衝増幅器６５Ｉから第一のトランジスタ７のベ−スと第
二のトランジスタ８のベ−スとに異なるバイアス電流が
加わるようになった場合でも、第一の抵抗１１によって
これらのベ−スに流れるバイアス電流の差は少なくな
る。従って、この第一の二重平衡変調器１の平衡度が向
上し、第一の二重平衡差動増幅器２３から漏洩する第一
の平衡搬送波信号が少なくなる。
【００３８】同様に、第二の二重平衡変調器３１におい
ても、第二の入力端子対３２、３３に第二の平衡信号を
送り込む前段の第二の一対の緩衝増幅器６５Ｑ（図２、
図３参照）がこの第二の入力端子対３２、３３に直結さ
れて、この第二の一対の緩衝増幅器６５Ｑから第七のト
ランジスタ３７のベ−スと第八のトランジスタ３８のベ
−スとに異なるバイアス電流が加わるようになった場合
でも、第三の抵抗４１によってこれらのベ−スに流れる
バイアス電流の差は少なくなる。従って、この第二の二
重平衡変調器３１の平衡度が向上し、第二の二重平衡差
動増幅器５３から漏洩する第二の平衡搬送波信号が少な
くなる。
ても、第二の入力端子対３２、３３に第二の平衡信号を
送り込む前段の第二の一対の緩衝増幅器６５Ｑ（図２、
図３参照）がこの第二の入力端子対３２、３３に直結さ
れて、この第二の一対の緩衝増幅器６５Ｑから第七のト
ランジスタ３７のベ−スと第八のトランジスタ３８のベ
−スとに異なるバイアス電流が加わるようになった場合
でも、第三の抵抗４１によってこれらのベ−スに流れる
バイアス電流の差は少なくなる。従って、この第二の二
重平衡変調器３１の平衡度が向上し、第二の二重平衡差
動増幅器５３から漏洩する第二の平衡搬送波信号が少な
くなる。
【００３９】また、本発明の二重平衡変調器１、３１
は、第一の一対の前置増幅器４を構成する第一および第
二のトランジスタ７、８のベ−スに共通バイアス電源１
４から同じ値の第二の抵抗１５を介して直流バイアス電
圧を印加しているので、第一および第一のトランジスタ
７、８のベ−スをほぼ同一の電圧とすることができる。
そして同様に、第二の一対の前置増幅器３４を構成する
第七および第八のトランジスタ３７、３８のベ−スにも
共通バイアス電源１４から同じ値の第四の抵抗４５を介
して直流バイアス電圧を印加しているので、第七および
第八のトランジスタ３７、３８のベ−スをほぼ同一の電
圧とすることができる。
は、第一の一対の前置増幅器４を構成する第一および第
二のトランジスタ７、８のベ−スに共通バイアス電源１
４から同じ値の第二の抵抗１５を介して直流バイアス電
圧を印加しているので、第一および第一のトランジスタ
７、８のベ−スをほぼ同一の電圧とすることができる。
そして同様に、第二の一対の前置増幅器３４を構成する
第七および第八のトランジスタ３７、３８のベ−スにも
共通バイアス電源１４から同じ値の第四の抵抗４５を介
して直流バイアス電圧を印加しているので、第七および
第八のトランジスタ３７、３８のベ−スをほぼ同一の電
圧とすることができる。
【００４０】そして、本発明の四相移相変調器は、以上
に説明した第一および第二の二つの二重平衡変調器１、
３１によって構成されているので、これらの二重平衡変
調器１、３１が有する効果をそのまま有している。そし
て、本発明の四相移相変調器は、一方の二重平衡変調器
３１における第二の一対の前置増幅器３４を構成する第
七と第八のトランジスタ３７、３８のベ−ス間に可変抵
抗器４４を設けているので、この可変抵抗器４４の抵抗
値を変えることによって第一の二重平衡変調器１と第二
の二重平衡変調器３１と間のバイアス電流の平衡度も向
上させることができ、この結果（ ）
に説明した第一および第二の二つの二重平衡変調器１、
３１によって構成されているので、これらの二重平衡変
調器１、３１が有する効果をそのまま有している。そし
て、本発明の四相移相変調器は、一方の二重平衡変調器
３１における第二の一対の前置増幅器３４を構成する第
七と第八のトランジスタ３７、３８のベ−ス間に可変抵
抗器４４を設けているので、この可変抵抗器４４の抵抗
値を変えることによって第一の二重平衡変調器１と第二
の二重平衡変調器３１と間のバイアス電流の平衡度も向
上させることができ、この結果（ ）
【００４１】次に、本発明の四相移相変調器を用いたデ
ジタル通信機、例えば、ＣＤＭＡ（符号分割多重接続）
方式のセルラ−電話システムの送信機について図２を参
照して説明する。先ず、マイク６１からの音声信号が符
号化回路６２に入力され、この符号化回路６２からは互
いに直交配列の関係とされた、例えば、４ビットからな
るデジタルのＩ信号とＱ信号とが生成される。このＩ信
号およびＱ信号は、図１の第一の二重平衡変調器１およ
び第二の二重平衡変調器３１にそれぞれ入力される第一
の平衡信号および第二の平衡信号となるものである。Ｉ
信号は、次の第一のＤ／Ａコンバ−タ（デジタル／アナ
ログ変換器）６３ＩでアナログのＩ信号に変換され、第
一のＬＰＦ（ロ−パスフィルタ）６４Ｉを介して第一の
緩衝増幅器６５Ｉに入力される。
ジタル通信機、例えば、ＣＤＭＡ（符号分割多重接続）
方式のセルラ−電話システムの送信機について図２を参
照して説明する。先ず、マイク６１からの音声信号が符
号化回路６２に入力され、この符号化回路６２からは互
いに直交配列の関係とされた、例えば、４ビットからな
るデジタルのＩ信号とＱ信号とが生成される。このＩ信
号およびＱ信号は、図１の第一の二重平衡変調器１およ
び第二の二重平衡変調器３１にそれぞれ入力される第一
の平衡信号および第二の平衡信号となるものである。Ｉ
信号は、次の第一のＤ／Ａコンバ−タ（デジタル／アナ
ログ変換器）６３ＩでアナログのＩ信号に変換され、第
一のＬＰＦ（ロ−パスフィルタ）６４Ｉを介して第一の
緩衝増幅器６５Ｉに入力される。
【００４２】同様に、デジタルのＱ信号も第二のＤ／Ａ
コンバ−タ６３ＱでアナログのＱ信号に変換された後第
二のＬＰＦ６４Ｑを介して第二の緩衝増幅器６５Ｑに入
力される。ここで、第一および第二のＤ／Ａコンバ−タ
６３Ｉ、６３Ｑ、第一および第二のＬＰＦ６４Ｉ、６４
Ｑ、第一及び第二の緩衝増幅器６５Ｉ、６５Ｑは、いわ
ゆるベ−スバンド信号を処理する部分であり、一般的に
は集積回路化されている。そして、アナログのＩ信号お
よびＱ信号は、それぞれ第一および第二の緩衝増幅器６
５Ｉ、６５Ｑで増幅された後にそれぞれ二重平衡変調器
１、３１に入力される。この二重平衡変調器１、３１に
は、搬送波発振器６６からのほぼ１３０ＭＨｚの搬送波
信号を位相器５４によって互いに９０度の位相差となる
搬送波ＣＷＩ、ＣＷＱが入力されており、この搬送波Ｃ
ＷＩ、ＣＷＱをＩ信号、Ｑ信号によってデジタル位相変
調するようになっている。従って、第一および第二の二
重平衡変調器１、３１は、四相移相変調器を構成してい
る。なお、第一および第二のＤ／Ａコンバ−タ６３Ｉ、
５３Ｑから第一のおよび第二の二重平衡変調器１、３１
までは平衡回路で構成されている。
コンバ−タ６３ＱでアナログのＱ信号に変換された後第
二のＬＰＦ６４Ｑを介して第二の緩衝増幅器６５Ｑに入
力される。ここで、第一および第二のＤ／Ａコンバ−タ
６３Ｉ、６３Ｑ、第一および第二のＬＰＦ６４Ｉ、６４
Ｑ、第一及び第二の緩衝増幅器６５Ｉ、６５Ｑは、いわ
ゆるベ−スバンド信号を処理する部分であり、一般的に
は集積回路化されている。そして、アナログのＩ信号お
よびＱ信号は、それぞれ第一および第二の緩衝増幅器６
５Ｉ、６５Ｑで増幅された後にそれぞれ二重平衡変調器
１、３１に入力される。この二重平衡変調器１、３１に
は、搬送波発振器６６からのほぼ１３０ＭＨｚの搬送波
信号を位相器５４によって互いに９０度の位相差となる
搬送波ＣＷＩ、ＣＷＱが入力されており、この搬送波Ｃ
ＷＩ、ＣＷＱをＩ信号、Ｑ信号によってデジタル位相変
調するようになっている。従って、第一および第二の二
重平衡変調器１、３１は、四相移相変調器を構成してい
る。なお、第一および第二のＤ／Ａコンバ−タ６３Ｉ、
５３Ｑから第一のおよび第二の二重平衡変調器１、３１
までは平衡回路で構成されている。
【００４３】そして、第一の二重平衡変調器１の出力と
第二の二重平衡変調器３１の出力とが合成回路６７で合
成され、可変利得増幅器６８を介して混合器６９に入力
し、ここで、局部発振器７０からのほぼ９６６ＭＨｚの
局部発振信号と混合してほぼ８３６ＭＨｚの送信信号と
し、電力増幅器７１、バンドパスフィルタ７２を介して
アンテナ７３から送信するようにしている。なお、図２
に示す合成回路６７は、図１における第一の加算器２０
と第二の加算器５０とを示すものではなく、それらの出
力の合成（接続）部を示したものである。
第二の二重平衡変調器３１の出力とが合成回路６７で合
成され、可変利得増幅器６８を介して混合器６９に入力
し、ここで、局部発振器７０からのほぼ９６６ＭＨｚの
局部発振信号と混合してほぼ８３６ＭＨｚの送信信号と
し、電力増幅器７１、バンドパスフィルタ７２を介して
アンテナ７３から送信するようにしている。なお、図２
に示す合成回路６７は、図１における第一の加算器２０
と第二の加算器５０とを示すものではなく、それらの出
力の合成（接続）部を示したものである。
【００４４】ここで、本発明の四相移相変調器１、３１
の前段にそれぞれ接続される第一および第二の緩衝増幅
器６５Ｉ、６５Ｑの構成を図３で説明する。第一の緩衝
増幅器６５Ｉは一対のＦＥＴ８１、８２によって構成さ
れ、同様に、第二の緩衝増幅器６５Ｑも一対のＦＥＴ８
３、８４によって構成されている。また、これらのＦＥ
Ｔ８１、８２、８３、８４のドレインには直流電圧Ｂが
供給され、ソ−スはそれぞれ定電流源８５、８６、８
７、８８に接続されている。そして、ＦＥＴ８１、８２
のゲ−トにはＩ信号（第一の平衡信号）が入力され、ま
た、ＦＥＴ８３、８４のゲ−トには互Ｑ信号（第二の平
衡信号）が入力される。そして、ＦＥＴ８１のソ−スと
ＦＥＴ８２のソ−スとの間からＩ信号が平衡状態でが取
り出され、第一の二重平衡変調器１の第一の入力端子対
２、３に入力される。同様に、ＦＥＴ８３のソ−スとＦ
ＥＴ８４のソ−スとの間からＱ信号が平衡状態で取り出
され第二の二重平衡変調器３１の第二の入力端子対３
２、３３に入力される。従って第一の入力端子対２、３
の一方に入力されるＩ信号の位相と他方に入力されるＩ
信号の移相とは互いに逆位相の関係となっている。同様
に、第二の入力端子対３２、３３の一方に入力されるＱ
信号の位相と他方に入力されるＱ信号の移相とも互いに
逆位相の関係となっている。
の前段にそれぞれ接続される第一および第二の緩衝増幅
器６５Ｉ、６５Ｑの構成を図３で説明する。第一の緩衝
増幅器６５Ｉは一対のＦＥＴ８１、８２によって構成さ
れ、同様に、第二の緩衝増幅器６５Ｑも一対のＦＥＴ８
３、８４によって構成されている。また、これらのＦＥ
Ｔ８１、８２、８３、８４のドレインには直流電圧Ｂが
供給され、ソ−スはそれぞれ定電流源８５、８６、８
７、８８に接続されている。そして、ＦＥＴ８１、８２
のゲ−トにはＩ信号（第一の平衡信号）が入力され、ま
た、ＦＥＴ８３、８４のゲ−トには互Ｑ信号（第二の平
衡信号）が入力される。そして、ＦＥＴ８１のソ−スと
ＦＥＴ８２のソ−スとの間からＩ信号が平衡状態でが取
り出され、第一の二重平衡変調器１の第一の入力端子対
２、３に入力される。同様に、ＦＥＴ８３のソ−スとＦ
ＥＴ８４のソ−スとの間からＱ信号が平衡状態で取り出
され第二の二重平衡変調器３１の第二の入力端子対３
２、３３に入力される。従って第一の入力端子対２、３
の一方に入力されるＩ信号の位相と他方に入力されるＩ
信号の移相とは互いに逆位相の関係となっている。同様
に、第二の入力端子対３２、３３の一方に入力されるＱ
信号の位相と他方に入力されるＱ信号の移相とも互いに
逆位相の関係となっている。
【００４５】そして、ＦＥＴ８１、８２のソ−スが第一
の入力端子対２、３に接続され、またＦＥＴ８３、８４
のソ−スが第二の入力端子対３２、３３に接続されても
四相移相変調器には第一および第二の直流阻止コンデン
サ１２、４２が設けられているので、ＦＥＴ８１、８
２、８３、８４のそれぞれのソ−ス電圧が第一のトラン
ジスタ７、第二のトランジスタ８、第七のトランジスタ
３７、第八のトランジスタ３８のそれぞれのベ−スに印
加されない。従って、例えば、ＦＥＴ８１のソ−ス電圧
とＦＥＴ８２のソ−ス電圧とに差があっても第一のトラ
ンジスタ７のベ−ス電圧と第二のトランジスタのベ−ス
電圧とを同じ値に設定できる。
の入力端子対２、３に接続され、またＦＥＴ８３、８４
のソ−スが第二の入力端子対３２、３３に接続されても
四相移相変調器には第一および第二の直流阻止コンデン
サ１２、４２が設けられているので、ＦＥＴ８１、８
２、８３、８４のそれぞれのソ−ス電圧が第一のトラン
ジスタ７、第二のトランジスタ８、第七のトランジスタ
３７、第八のトランジスタ３８のそれぞれのベ−スに印
加されない。従って、例えば、ＦＥＴ８１のソ−ス電圧
とＦＥＴ８２のソ−ス電圧とに差があっても第一のトラ
ンジスタ７のベ−ス電圧と第二のトランジスタのベ−ス
電圧とを同じ値に設定できる。
【００４６】このことによって、デジタル通信機の変調
出力に含まれる搬送波等の不要な雑音を低減できるので
信号が清浄になり微細なパワ−制御が可能となり、特に
ＣＤＭＡ（符号分割多重接続）方式の移動電話システム
では回線の維持に効果が大となる。
出力に含まれる搬送波等の不要な雑音を低減できるので
信号が清浄になり微細なパワ−制御が可能となり、特に
ＣＤＭＡ（符号分割多重接続）方式の移動電話システム
では回線の維持に効果が大となる。
【００４７】
【発明の効果】以上のように、本発明の二重平衡変調器
は、第一のトランジスタのベ−スと入力端子対の一方と
の間および第二のトランジスタのベ−スと入力端子対の
他方との間にそれぞれ第一の抵抗を直列に接続したの
で、入力端子対に平衡信号を送り込む前段の緩衝増幅器
のバイアス電圧の平衡度が崩れていても、この第一の抵
抗が緩衝の役目を果たし、第一のトランジスタのベ−ス
電圧と第二のトランジスタのベ−ス電圧との平衡度の崩
れが少なくなる。従って、二重平衡差動増幅器から漏洩
する平衡搬送波信号のレベルを少なくできる。
は、第一のトランジスタのベ−スと入力端子対の一方と
の間および第二のトランジスタのベ−スと入力端子対の
他方との間にそれぞれ第一の抵抗を直列に接続したの
で、入力端子対に平衡信号を送り込む前段の緩衝増幅器
のバイアス電圧の平衡度が崩れていても、この第一の抵
抗が緩衝の役目を果たし、第一のトランジスタのベ−ス
電圧と第二のトランジスタのベ−ス電圧との平衡度の崩
れが少なくなる。従って、二重平衡差動増幅器から漏洩
する平衡搬送波信号のレベルを少なくできる。
【００４８】また、本発明の二重平衡変調器は、第一の
トランジスタのベ−スと第二のトランジスタのベ−スに
共通のバイアス電源から直流バイアス電圧を印加したの
で、いずれのトランジスタのベ−スにもほぼ同じベ−ス
バイアス電圧を与えることができ、平衡度が向上する。
トランジスタのベ−スと第二のトランジスタのベ−スに
共通のバイアス電源から直流バイアス電圧を印加したの
で、いずれのトランジスタのベ−スにもほぼ同じベ−ス
バイアス電圧を与えることができ、平衡度が向上する。
【００４９】また、本発明の二重平衡変調器は、バイア
ス電源と第一のトランジスタのベ−スとの間およびバイ
アス電源と第二のトランジスタのベ−スとの間をそれぞ
れの抵抗で接続し、この第二の抵抗を介して第一および
第二のトランジスタのベ−スに直流バイアス電圧を印加
したので、前段の緩衝増幅器等からのバイアス電圧が、
平衡度が崩れた状態で印加されたとしても、第一の抵抗
と第二の抵抗とによって分圧されるのでその影響を弱め
られる。代わって、バイアス電源から第二の抵抗を介し
て直流バイアス電圧が印加されるので、第一のトランジ
スタのベ−スと第二のトランジスタのベ−スを同じ電圧
にバイアスできる。
ス電源と第一のトランジスタのベ−スとの間およびバイ
アス電源と第二のトランジスタのベ−スとの間をそれぞ
れの抵抗で接続し、この第二の抵抗を介して第一および
第二のトランジスタのベ−スに直流バイアス電圧を印加
したので、前段の緩衝増幅器等からのバイアス電圧が、
平衡度が崩れた状態で印加されたとしても、第一の抵抗
と第二の抵抗とによって分圧されるのでその影響を弱め
られる。代わって、バイアス電源から第二の抵抗を介し
て直流バイアス電圧が印加されるので、第一のトランジ
スタのベ−スと第二のトランジスタのベ−スを同じ電圧
にバイアスできる。
【００５０】また、本発明の二重平衡変調器は、入力端
子対と第一の抵抗との間をそれぞれ直流阻止コンデンサ
で接続したので、前段に接続される緩衝増幅器等のバイ
アスの影響を完全になくすことができる。
子対と第一の抵抗との間をそれぞれ直流阻止コンデンサ
で接続したので、前段に接続される緩衝増幅器等のバイ
アスの影響を完全になくすことができる。
【００５１】そして、本発明の四相移相変調器は、第一
の二重平衡変調器と第二の二重平衡変調器とを備え、第
一の平衡変調器における第一のトランジスタのベ−スと
第一の入力端子対の一方との間および第二のトランジス
タベ−スと第一の入力端子対の他方との間にそれぞれ第
一の抵抗を直列に接続し、第二の平衡変調器における第
七のトランジスタのベ−スと第二の入力端子対の一方と
の間および第八のトランジスタのベ−スと第二の入力端
子対の他方との間にそれぞれ第三の抵抗を直列に接続し
たので、第一の入力端子対に第一の平衡信号を送り込む
前段の緩衝増幅器のバイアス電圧の平衡度が崩れていた
り、第二の入力端子対に第二の平衡信号を送り込む前段
の緩衝増幅器のバイアス電圧の平衡度が崩れていても、
この第一の抵抗と第三の抵抗がともに緩衝の役目を果た
し、第一のトランジスタのベ−ス電圧と第二のトランジ
スタのベ−ス電圧との平衡度の崩れが少なくなるととも
に、第七のトランジスタのベ−ス電圧と第八のトランジ
スタのベ−ス電圧との平衡度の崩れが少なくなる。従っ
て、二つの二重平衡差動増幅器から漏洩する平衡搬送波
信号のレベルを少なくできる。
の二重平衡変調器と第二の二重平衡変調器とを備え、第
一の平衡変調器における第一のトランジスタのベ−スと
第一の入力端子対の一方との間および第二のトランジス
タベ−スと第一の入力端子対の他方との間にそれぞれ第
一の抵抗を直列に接続し、第二の平衡変調器における第
七のトランジスタのベ−スと第二の入力端子対の一方と
の間および第八のトランジスタのベ−スと第二の入力端
子対の他方との間にそれぞれ第三の抵抗を直列に接続し
たので、第一の入力端子対に第一の平衡信号を送り込む
前段の緩衝増幅器のバイアス電圧の平衡度が崩れていた
り、第二の入力端子対に第二の平衡信号を送り込む前段
の緩衝増幅器のバイアス電圧の平衡度が崩れていても、
この第一の抵抗と第三の抵抗がともに緩衝の役目を果た
し、第一のトランジスタのベ−ス電圧と第二のトランジ
スタのベ−ス電圧との平衡度の崩れが少なくなるととも
に、第七のトランジスタのベ−ス電圧と第八のトランジ
スタのベ−ス電圧との平衡度の崩れが少なくなる。従っ
て、二つの二重平衡差動増幅器から漏洩する平衡搬送波
信号のレベルを少なくできる。
【００５２】また、本発明の四相移相変調器は、第一の
トランジスタのベ−スと第二のトランジスタのベ−スお
よび第七のトランジスタのベ−スと第八のトランジスタ
のベ−スに共通のバイアス電源から直流バイアス電圧を
印加したので、いずれのトランジスタのベ−スにもほぼ
同じベ−スバイアス電圧を与えることができ、平衡度が
向上する。
トランジスタのベ−スと第二のトランジスタのベ−スお
よび第七のトランジスタのベ−スと第八のトランジスタ
のベ−スに共通のバイアス電源から直流バイアス電圧を
印加したので、いずれのトランジスタのベ−スにもほぼ
同じベ−スバイアス電圧を与えることができ、平衡度が
向上する。
【００５３】また、本発明の四相移相変調器は、バイア
ス電源と第一のトランジスタのベ−スとの間およびバイ
アス電源と第二のトランジスタのベ−スとの間をそれぞ
れ第二の抵抗で接続し、この第二の抵抗を介して第一お
よび第二のトランジスタのベ−スに直流バイアス電圧を
印加し、また、バイアス電源と第七のトランジスタのベ
−スとの間およびバイアス電源と第八のトランジスタの
ベ−スとの間をそれぞれ第四の抵抗で接続し、この第四
の抵抗を介して第七および第八のトランジスタのベ−ス
に直流バイアス電圧を印加したので、前段の緩衝増幅器
等からのバイアス電圧が、平衡度が崩れた状態で印加さ
れたとしても、第一の抵抗と第二の抵抗とによって分圧
され、また、第三の抵抗とと第四の抵抗とによって分圧
されるのでその影響を弱められる。代わって、バイアス
電源から第二の抵抗および第四を介してそれぞれ第一の
トランジスタ、第二のトランジスタのベ−スおよび第七
のトランジスタ、第八のトランジスタのベ−スに直流バ
イアス電圧が印加されるので、第一のトランジスタのベ
−スと第二のトランジスタのベ−スを同じ電圧にバイア
スでき、また、第七のトランジスタのベ−スと第八のト
ランジスタのベ−スとを同じ電圧にバイアスできる。
ス電源と第一のトランジスタのベ−スとの間およびバイ
アス電源と第二のトランジスタのベ−スとの間をそれぞ
れ第二の抵抗で接続し、この第二の抵抗を介して第一お
よび第二のトランジスタのベ−スに直流バイアス電圧を
印加し、また、バイアス電源と第七のトランジスタのベ
−スとの間およびバイアス電源と第八のトランジスタの
ベ−スとの間をそれぞれ第四の抵抗で接続し、この第四
の抵抗を介して第七および第八のトランジスタのベ−ス
に直流バイアス電圧を印加したので、前段の緩衝増幅器
等からのバイアス電圧が、平衡度が崩れた状態で印加さ
れたとしても、第一の抵抗と第二の抵抗とによって分圧
され、また、第三の抵抗とと第四の抵抗とによって分圧
されるのでその影響を弱められる。代わって、バイアス
電源から第二の抵抗および第四を介してそれぞれ第一の
トランジスタ、第二のトランジスタのベ−スおよび第七
のトランジスタ、第八のトランジスタのベ−スに直流バ
イアス電圧が印加されるので、第一のトランジスタのベ
−スと第二のトランジスタのベ−スを同じ電圧にバイア
スでき、また、第七のトランジスタのベ−スと第八のト
ランジスタのベ−スとを同じ電圧にバイアスできる。
【００５４】また、本発明の四相移相変調器は、第一の
入力端子対と第一の抵抗との間をそれぞれ第一の直流阻
止コンデンサで接続し、第二の入力端子対と第三の抵抗
との間をそれぞれ第二の直流阻止コンデンサで接続した
ので、第一の二重平衡変調器と第二の二重平衡変調器と
を、前段に接続される緩衝増幅器等のバイアスの影響を
完全になくすことができる。
入力端子対と第一の抵抗との間をそれぞれ第一の直流阻
止コンデンサで接続し、第二の入力端子対と第三の抵抗
との間をそれぞれ第二の直流阻止コンデンサで接続した
ので、第一の二重平衡変調器と第二の二重平衡変調器と
を、前段に接続される緩衝増幅器等のバイアスの影響を
完全になくすことができる。
【００５５】また、本発明の四相移相変調器は、第七の
トランジスタのベ−スと第八のトランジスタのベ−スと
の間に可変抵抗器を接続したので、この可変抵抗器の抵
抗値を調整することによって、第一の二重平衡変調器に
入力される第一の平衡信号のレベルと第二の二重平衡変
調器に入力される第二の平衡信号のレベルとを等しくで
き二つの二重変調器の平衡度を向上させることができ
る。従って、平衡搬送波の漏洩を低減できる。
トランジスタのベ−スと第八のトランジスタのベ−スと
の間に可変抵抗器を接続したので、この可変抵抗器の抵
抗値を調整することによって、第一の二重平衡変調器に
入力される第一の平衡信号のレベルと第二の二重平衡変
調器に入力される第二の平衡信号のレベルとを等しくで
き二つの二重変調器の平衡度を向上させることができ
る。従って、平衡搬送波の漏洩を低減できる。
【００５６】さらに、本発明のデジタル通信機は、請求
項５乃至９のいずれかに記載の四相移相変調器を用いた
ので、平衡搬送波の漏洩が極めて少なくなり、出力レベ
ルのコントロ−ル能力に優れた通信機が実現できる。
項５乃至９のいずれかに記載の四相移相変調器を用いた
ので、平衡搬送波の漏洩が極めて少なくなり、出力レベ
ルのコントロ−ル能力に優れた通信機が実現できる。
【図１】本発明の二重変調器および四相移相変調器を説
明する回路図である。
明する回路図である。
【図２】本発明の四相移相変調器を用いたデジタル通信
機の送信回路図である。
機の送信回路図である。
【図３】本発明の本発明のデジタル通信機に用いられて
いる緩衝増幅器の回路図である。
いる緩衝増幅器の回路図である。
【図４】従来の四相移相変調器の回路図である。
１ 第一の二重平衡変調器 ２、３ 第一の入力端子対 ４ 第一の一対の前置増幅器 ５ 第一の差動増幅器 ６ 第二の差動増幅器 ７ 第一のトランジスタ ８ 第二のトランジスタ ９、１０、３９、４０ 定電流源 １１ 第一の抵抗 １２ 第一の直流阻止コンデンサ １３、４３ 直列体 １４ バイアス電源 １５ 第二の抵抗 １６ 第三のトランジスタ １７ 第四のトランジスタ １８ 第五のトランジスタ １９ 第六のトランジスタ ２０ 第一の加算器 ２１ 第一の負荷抵抗 ２２ 第二の負荷抵抗 ２３ 第一の二重平衡差動増幅器 ３１ 第二の二重平衡変調器 ３２、３３ 第二の入力端子対 ３４ 第二の一対の前置増幅器 ３５ 第三の差動増幅器 ３６ 第四の差動増幅器 ３７ 第七のトランジスタ ３８ 第八のトランジスタ ４１ 第三の抵抗 ４２ 第二の直流阻止コンデンサ ４４ 可変抵抗器 ４５ 第四の抵抗 ４６ 第九のトランジスタ ４７ 第十のトランジスタ ４８ 第十一のトランジスタ ４９ 第十二のトランジスタ ５０ 第二の加算器 ５１ 第三の負荷抵抗 ５２ 第四の負荷抵抗 ５３ 第二の二重平衡差動増幅器
Claims (10)
- 【請求項１】 入力端子対と、第一のトランジスタと第
二のトランジスタとを有して前記入力端子対に入力され
た平衡信号を前記第一のトランジスタと前記第二のトラ
ンジスタとにより別個に増幅する一対の前置増幅器と、
エミッタ同志が接続された接続点が前記第一のトランジ
スタのコレクタに接続された第三及び第四のトランジス
タと、並びにエミッタ同志が接続された接続点が前記第
二のトランジスタのコレクタに接続された第五及び第六
のトランジスタとを有して前記第三および前記第六のト
ランジスタの各ベ−ス同志と前記第四および前記第五の
トランジスタの各ベ−ス同志との間に平衡搬送波信号が
入力される二重平衡差動増幅器とからなり、前記第一の
トランジスタのベ−スと前記入力端子対の一方との間お
よび前記第二のトランジスタのベ−スと前記入力端子対
の他方との間にそれぞれ第一の抵抗を直列に接続したこ
とを特徴とする二重平衡変調器。 - 【請求項２】 前記第一のトランジスタのベ−スと前記
第二のトランジスタのベ−スに共通のバイアス電源から
直流バイアス電圧を印加したことを特徴とする請求項１
記載の二重平衡変調器。 - 【請求項３】 前記バイアス電源と前記第一のトランジ
スタのベ−スとの間および前記バイアス電源と前記第二
のトランジスタのベ−スとの間をそれぞれ第二の抵抗で
接続し、前記第二の抵抗を介して前記第一および前記第
二のトランジスタのベ−スに前記直流バイアス電圧を印
加したことを特徴とする請求項２記載の二重平衡変調
器。 - 【請求項４】 前記入力端子対と前記第一の抵抗との間
をそれぞれ直流阻止コンデンサで接続したことを特徴と
する請求項１または２または３記載の二重平衡変調器。 - 【請求項５】 第一の二重平衡変調器と第二の二重平衡
変調器とを備え、前記第一の二重平衡変調器は、第一の
入力端子対と、第一のトランジスタと第二のトランジス
タとを有して前記第一の入力端子対に入力された第一の
平衡信号を前記第一のトランジスタと前記第二のトラン
ジスタとにより別個に増幅する第一の一対の前置増幅器
と、エミッタ同志が接続された接続点が前記第一のトラ
ンジスタのコレクタに接続された第三及び第四のトラン
ジスタ、並びにエミッタ同志が接続された接続点が前記
第二のトランジスタのコレクタに接続された第五及び第
六のトランジスタとを有して前記第三および前記第六の
トランジスタの各ベ−ス同志と前記第四および前記第五
のトランジスタの各ベ−ス同志との間に第一の平衡搬送
波信号が入力される第一の二重平衡差動増幅器とから構
成され、前記第二の二重平衡変調器は、第二の入力端子
対と、第七のトランジスタと第八のトランジスタとを有
して前記第二の入力端子対に入力された第二の平衡信号
を前記第七のトランジスタと前記第八のトランジスタと
により別個に増幅する第二の一対の前置増幅器と、エミ
ッタ同志が接続された接続点が前記第七のトランジスタ
のコレクタに接続された第九及び第十のトランジスタ、
並びにエミッタ同志が接続された接続点が前記第八のト
ランジスタのコレクタに接続された第十一及び第十二の
トランジスタとを有して前記第九および前記第十二のト
ランジスタの各ベ−ス同志と前記第十および前記第十一
のトランジスタの各ベ−ス同志との間に前記第一の搬送
波に対して９０度の位相差を有する第二の平衡搬送波信
号が入力される第二の二重平衡差動増幅器とから構成さ
れ、前記第一のトランジスタのベ−スと前記第一の入力
端子対の一方との間および前記第二のトランジスタベ−
スと前記第一の入力端子対の他方との間にそれぞれ第一
の抵抗を直列に接続し、前記第七のトランジスタのベ−
スと前記第二の入力端子対の一方との間および前記第八
のトランジスタのベ−スと前記第二の入力端子対の他方
との間にそれぞれ第三の抵抗を直列に接続したことを特
徴とする四相移相変調器。 - 【請求項６】 前記第一のトランジスタのベ−スと前記
第二のトランジスタのベ−スおよび前記第七のトランジ
スタのベ−スと前記第八のトランジスタのベ−スに共通
のバイアス電源から直流バイアス電圧を印加したことを
特徴とする請求項５記載の四相移相変調器。 - 【請求項７】 前記バイアス電源と前記第一のトランジ
スタのベ−スとの間および前記バイアス電源と前記第二
のトランジスタのベ−スとの間をそれぞれ第二の抵抗で
接続し、前記第二の抵抗を介して前記第一および前記第
二のトランジスタのベ−スに前記直流バイアス電圧を印
加し、前記バイアス電源と前記第七のトランジスタのベ
−スとの間および前記バイアス電源と前記第八のトラン
ジスタのベ−スとの間をそれぞれ第四の抵抗で接続し、
前記第四の抵抗を介して前記第七および前記第八のトラ
ンジスタのベ−スに前記直流バイアス電圧を印加したこ
とを特徴とする請求項６記載の四相移相変調器。 - 【請求項８】 前記第一の入力端子対と前記第一の抵抗
との間をそれぞれ第一の直流阻止コンデンサで接続し、
前記第二の入力端子対と前記第三の抵抗との間をそれぞ
れ第二の直流阻止コンデンサで接続したことを特徴とす
る請求項５または６または７記載の四相移相変調器。 - 【請求項９】 前記第七のトランジスタのベ−スと前記
第八のトランジスタのベ−スとの間に可変抵抗器を接続
したことを特徴とする請求項５乃至８のいずれかに記載
の四相移相変調器。 - 【請求項１０】 請求項５乃至９のいずれかに記載の四
相移相変調器を用いたことを特徴とするデジタル通信
機。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22269497A JP3506587B2 (ja) | 1997-08-19 | 1997-08-19 | 二重平衡変調器及び四相位相変調器並びにデジタル通信機 |
| DE69802158T DE69802158T2 (de) | 1997-08-19 | 1998-07-31 | Doppelgegentaktmodulator und vier Phasen Modulationseinrichtung |
| EP98306136A EP0903846B1 (en) | 1997-08-19 | 1998-07-31 | Double-balanced modulator and quadri-phase shift keying device |
| US09/133,903 US6114921A (en) | 1997-08-19 | 1998-08-13 | Double-balanced modulator and quadri-phase shift keying device |
| KR1019980033399A KR19990023657A (ko) | 1997-08-19 | 1998-08-18 | 이중평형변조기 및 4상 이상변조기 |
| CN98117357A CN1130887C (zh) | 1997-08-19 | 1998-08-19 | 双重平衡调制器及四相移相调制器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22269497A JP3506587B2 (ja) | 1997-08-19 | 1997-08-19 | 二重平衡変調器及び四相位相変調器並びにデジタル通信機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1168864A true JPH1168864A (ja) | 1999-03-09 |
| JP3506587B2 JP3506587B2 (ja) | 2004-03-15 |
Family
ID=16786460
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22269497A Expired - Fee Related JP3506587B2 (ja) | 1997-08-19 | 1997-08-19 | 二重平衡変調器及び四相位相変調器並びにデジタル通信機 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6114921A (ja) |
| EP (1) | EP0903846B1 (ja) |
| JP (1) | JP3506587B2 (ja) |
| KR (1) | KR19990023657A (ja) |
| CN (1) | CN1130887C (ja) |
| DE (1) | DE69802158T2 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000124962A (ja) * | 1998-10-19 | 2000-04-28 | Alps Electric Co Ltd | ベースバンド信号処理回路 |
| FI107656B (fi) | 1998-10-30 | 2001-09-14 | Nokia Mobile Phones Ltd | Alipäästösuodin lähettimessä ja matkaviestin |
| KR100357709B1 (ko) * | 2000-02-09 | 2002-11-27 | (주) 아메켐 | 다목적, 다기능 복합 세정 및 세척제 |
| FR2807896A1 (fr) * | 2000-04-18 | 2001-10-19 | Koninkl Philips Electronics Nv | Convertisseur de frequence faible bruit a forte rejection de frequence image |
| KR100863916B1 (ko) * | 2000-10-10 | 2008-10-16 | 퀄컴 인코포레이티드 | 변조기와 주파수 컨버터용의 정현파를 발생시키는 방법 및회로 |
| JP4920162B2 (ja) | 2001-09-04 | 2012-04-18 | 株式会社東芝 | 周波数変換器及びこの周波数変換器を使用した通信装置 |
| US20040196083A1 (en) * | 2003-04-02 | 2004-10-07 | Dunsmore Joel P. | System and method for generating balanced signals with arbitrary amplitude and phase control using modulation |
| US7266357B2 (en) * | 2003-05-12 | 2007-09-04 | Broadcom Corporation | Reduced local oscillator feedthrough quadrature image reject mixer |
| US7547993B2 (en) * | 2003-07-16 | 2009-06-16 | Autoliv Asp, Inc. | Radiofrequency double pole single throw switch |
| US20060261875A1 (en) * | 2003-09-16 | 2006-11-23 | Breems Lucien J | Mixer circuit, receiver comprising a mixer circuit method for generating an output signal by mixing an input signal with an oscillator signal |
| US7460612B2 (en) | 2004-08-12 | 2008-12-02 | Texas Instruments Incorporated | Method and apparatus for a fully digital quadrature modulator |
| US7587187B2 (en) * | 2006-06-29 | 2009-09-08 | Itt Manufacturing Enterprises, Inc. | Ultra wide band, differential input/output, high frequency active mixer in an integrated circuit |
| CN107707217B (zh) * | 2017-11-17 | 2021-06-08 | 西安电子科技大学 | 高dB增益的宽带变跨导六位有源移相器 |
| US10855297B2 (en) * | 2018-06-27 | 2020-12-01 | Rambus Inc. | Phase rotator non-linearity reduction |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2364156C2 (de) * | 1973-12-21 | 1975-11-13 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Verstärkender Doppelgegentaktmodulator |
| JPS5360552A (en) * | 1976-11-12 | 1978-05-31 | Nec Corp | Modulator or demodulator |
| JPS56109003A (en) * | 1980-01-31 | 1981-08-29 | Mitsumi Electric Co Ltd | Modulator |
| JP3565281B2 (ja) * | 1993-10-08 | 2004-09-15 | ソニー株式会社 | 受信機 |
| DE4425336C1 (de) * | 1994-07-18 | 1995-09-07 | Siemens Ag | Abtastschaltung für IF-Samplingsysteme |
| US5448772A (en) * | 1994-08-29 | 1995-09-05 | Motorola, Inc. | Stacked double balanced mixer circuit |
-
1997
- 1997-08-19 JP JP22269497A patent/JP3506587B2/ja not_active Expired - Fee Related
-
1998
- 1998-07-31 EP EP98306136A patent/EP0903846B1/en not_active Expired - Lifetime
- 1998-07-31 DE DE69802158T patent/DE69802158T2/de not_active Expired - Fee Related
- 1998-08-13 US US09/133,903 patent/US6114921A/en not_active Expired - Fee Related
- 1998-08-18 KR KR1019980033399A patent/KR19990023657A/ko not_active Application Discontinuation
- 1998-08-19 CN CN98117357A patent/CN1130887C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0903846B1 (en) | 2001-10-24 |
| US6114921A (en) | 2000-09-05 |
| DE69802158T2 (de) | 2002-03-07 |
| CN1130887C (zh) | 2003-12-10 |
| DE69802158D1 (de) | 2001-11-29 |
| EP0903846A3 (en) | 1999-06-02 |
| KR19990023657A (ko) | 1999-03-25 |
| JP3506587B2 (ja) | 2004-03-15 |
| CN1209010A (zh) | 1999-02-24 |
| EP0903846A2 (en) | 1999-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3510556B2 (ja) | イメージリジェクションミキサ及びそれを用いた受信機 | |
| JP4212557B2 (ja) | 送信回路およびそれを用いた送受信機 | |
| US7151913B2 (en) | Electromagnetic wave transmitter, receiver and transceiver systems, methods and articles of manufacture | |
| US5870670A (en) | Integrated image reject mixer | |
| JP4701346B2 (ja) | ワイヤレス通信装置の送信パス用の補償手段を有する直接変換デバイス | |
| US20070030063A1 (en) | Amplifier circuit | |
| US7751496B2 (en) | Electromagnetic wave transmitter, receiver and transceiver systems, methods and articles of manufacture | |
| JP2011151820A (ja) | ４つの９０度シフトされた搬送波を採用する直交変調器 | |
| JPH0923119A (ja) | 先行歪み回路及びこの回路を使用する移動機 | |
| JPH1168864A (ja) | 二重平衡変調器及び四相移相変調器並びにデジタル通信機 | |
| US7218163B2 (en) | Radio-frequency mixer arrangement | |
| US7221915B2 (en) | Electromagnetic wave transmitter, receiver and transceiver systems, methods and articles of manufacture | |
| JPH11308054A (ja) | 二重平衡変調器及び直交変調器 | |
| US5736840A (en) | Phase shifter and communication system using the phase shifter | |
| JP3392679B2 (ja) | 周波数変換器およびこれを用いた無線受信機 | |
| JP2000183764A (ja) | 出力回路 | |
| JP3452782B2 (ja) | 偶高調波ミクサ、直交ミクサ、イメージリジェクションミクサ、送信装置および受信装置 | |
| EP1578012A2 (en) | Amplifier and radio communication apparatus using the same | |
| US5650714A (en) | Orthogonal signal generation system | |
| JP2975277B2 (ja) | ダブルバランスドミキサ及び直交変調器 | |
| GB2247797A (en) | Suppressing third order distortion in transceivers | |
| JP2009218637A (ja) | ミキサ | |
| JPH09252324A (ja) | 周波数変換器 | |
| JP2004207874A (ja) | 周波数変換器及び無線通信端末装置 | |
| JPH0662065A (ja) | 直交変調器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031216 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031216 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071226 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081226 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091226 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |