Nothing Special   »   [go: up one dir, main page]

JPH11307719A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH11307719A
JPH11307719A JP10109192A JP10919298A JPH11307719A JP H11307719 A JPH11307719 A JP H11307719A JP 10109192 A JP10109192 A JP 10109192A JP 10919298 A JP10919298 A JP 10919298A JP H11307719 A JPH11307719 A JP H11307719A
Authority
JP
Japan
Prior art keywords
chip
electrode
pair
electrode pad
chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP10109192A
Other languages
English (en)
Inventor
Ryuichiro Mori
隆一郎 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP10109192A priority Critical patent/JPH11307719A/ja
Priority to US09/172,086 priority patent/US6369447B2/en
Priority to TW087120417A priority patent/TW535282B/zh
Priority to KR1019980055957A priority patent/KR100355702B1/ko
Publication of JPH11307719A publication Critical patent/JPH11307719A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 チップ主面を対向配置してリ一ドに接続した
複数のチップを１つのパッケ一ジに収納する樹脂封止形
半導体装置の量産性を向上し、少ないリ一ド数で何れか
一方のチップのみを選択できる半導体装置を提供する。 【解決手段】 （ａ）複数の電極パッドを主面中央部に
１列に配列した全く同一チップを１対として同一位置の
電極パッド同士で電極パッド対を構成し、（ｂ）共通信
号が入出力する複数の電極パッド対は電極バンプ対を介
して共通リ一ドの表裏に接続するとともに、（ｃ）双方
に異なる個別信号が入出力する隣接位置の２対の電極パ
ッド対は、電極パッド対上の一方の電極バンプと一方の
電極バンプ位置に隣接する他方の電極バンプを介して共
通リ一ドの表裏に電気的に接続する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は半導体装置に関
し、特にチップ主面を対向配置してリ一ドに接続した複
数のチップを１つのパッケ一ジに収納する樹脂封止形半
導体装置に関する。
【０００２】
【従来の技術】２つのチップを１つのパッケ一ジに収納
した樹脂封止形の半導体装置は、例えば、（１）特開平
７−１３０９４９、（２） 特開平４−６１１５２、
（３）特開平５−１０９９７５、などの公報に開示され
ている。即ち、公報（１）はリ一ドの表裏を挟むように
双方のチップ主面を対向させて搭載し、電極パッドの配
置が鏡面関係にある双方の対応し合う電極パッド同士を
電極バンプで共通リ一ドに接続するもので、何れか一方
のチップのみを選択するために公報の図２のように双方
で合計６個の電極パッド、６個の電極バンプ、２本の共
通リ一ドが余分に必要で、また電極パッドの配置が異な
るチップを別々に用意する必要があり、量産性が劣ると
いう問題があった。公報（２）はリ一ドの表裏を挟むよ
うに双方のチップ主面を対向させて搭載し、チップ選択
以外の信号は双方の共通リ一ドを介して鏡面対称位置に
配置された電極パッド対に共通信号として入力される。
チップ選択のみは各チップ個別のリ−ドを介して鏡面対
称ではない位置に配置された電極パッド対に個別に入力
される。何れか一方のチップのみを選択するために、公
報の図２のようにチップ内部回路に接続しないダミ一パ
ッドを双方のチップに特別に設ける必要があり、また電
極パッドの配置が異なるチップを別々に用意する必要が
あった。公報（３）は電極パッドをチップ中央部の長手
方向に沿って設けた双方の主面を同一方向に搭載し、双
方の対応し合う電極パッド同士をワイヤで共通のリ一ド
に接続するので工程が煩雑で、公報の図６や図８のよう
に２枚のリ一ドフレ一ムが必要で、製造コストが高いと
いう問題があった。
【０００３】
【発明が解決しようとする課題】この発明は上述のよう
な課題を解決するためになされたもので、第１の目的は
チップ主面を対向配置してリ一ドに接続した複数のチッ
プを１つのパッケ一ジに収納する樹脂封止形半導体装置
の量産性を向上し少ないリード数で何れか一方のチップ
のみを選択できる半導体装置を提供する。
【０００４】この発明の第２の目的は、電極パッドの配
置が同一関係にある２つのチップの主面を対向配置し
て、１枚のリ一ドフレ一ムを用いて何れか一方のチップ
のみを選択できる樹脂封止形の半導体装置を提供しよう
とするものである。
【０００５】この発明の第３の目的は、電極パッドの配
置が鏡面関係にある２つのチップの主面を対向配置し
て、１枚のリ一ドフレ一ムを用いて何れか一方のチップ
のみを選択できる樹脂封止形の半導体装置を提供しよう
とするものである。
【０００６】
【課題を解決するための手段】この発明による半導体装
置は、チップの主面を対向させた少なくとも１対の上記
チップを双方の共通リ一ドに接続して１つのパッケ一ジ
に収納する樹脂封止形の半導体装置において、（ａ）１
対の上記チップは双方の上記チップ主面上の同一位置に
配設した複数の電極パッドを、上記同一位置の上記電極
パッド同士で構成する電極パッド対として複数配列し、
（ｂ）上記チップ対の共通信号が入出力する複数の上記
電極パッド対は、上記電極パッド対上に形成される電極
バンプ対を介して上記共通リ一ドの表裏に電気的に接続
するとともに、（ｃ）上記チップ対の双方に異なる個別
信号が入出力する隣接位置の少なくとも２対の上記電極
パッド対は、上記電極パッド対上に形成される一方の電
極バンプと、上記一方の電極バンプの形成位置に隣接す
る上記電極パッド対上に形成される他方の電極バンプと
を介して上記共通リ一ドの表裏に電気的に接続すること
を特徴とするものである。
【０００７】またこの発明による半導体装置は、上記
（ｃ）の内容に代えて、（ｃ２）上記チップ対の双方に
異なる個別信号が入出力する任意位置の上記電極パッド
対は、上記電極パッド対上に形成される一方の電極バン
プを介して上記チップ対の一方の個別リ一ドに電気的に
接続し、かつ上記一方の電極バンプの形成位置と同一位
置の上記電極パッド対上に形成される他方の電極バンプ
とを介して上記一方の個別リ一ドとは異なる他方の個別
リ一ドに電気的に接続することを特徴とするものであ
る。
【０００８】またこの発明による半導体装置は、１対の
上記チップは上記チップ主面上のほぼ中央部で１列状に
配列することを特徴とするものである。
【０００９】またこの発明による半導体装置は、１対の
上記チップは上記チップ主面上の長手方向で２列状に配
列することを特徴とするものである。
【００１０】またこの発明による半導体装置は、１対の
上記チップは上記チップの内部に複数の単位チップを内
蔵する複合チップであることを特徴とするものである。
【００１１】またこの発明による半導体装置は、上記電
極バンプが上記チップ主面上のほぼ中央部で１列状に形
成されて上記リ一ドに電気的に接続するとともに、上記
リ一ドと上記主面の周辺部を樹脂からなる接着剤で接着
固定することを特徴とするものである。
【００１２】更にまたこの発明による半導体装置は、チ
ップの主面を対向させた少なくとも１対の上記チップを
双方の共通リ一ドに接続して１つのパッケ一ジに収納す
る樹脂封止形の半導体装置において、（ａ７）１対の上
記チップは双方の上記チップ主面上において鏡面対称の
位置に配設した複数の電極パッドを、上記同一位置の上
記電極パッド同士で構成する電極パッド対として複数配
列し、（ｂ）上記チップ対の共通信号が入出力する複数
の上記電極パッド対は、上記電極パッド対上に形成され
る電極バンプ対を介して上記共通リ一ドの表裏に電気的
に接続するとともに、（ｃ）上記チップ対の双方に異な
る個別信号が入出力する隣接位置の少なくとも２対の上
記電極パッド対は、上記電極パッド対上に形成される一
方の電極バンプと、上記一方の電極バンプの形成位置に
隣接する上記電極パッド対上に形成される他方の電極バ
ンプとを介して上記共通リ一ドの表裏に電気的に接続す
ることを特徴とするものである。
【００１３】またこの発明による半導体装置は、上記チ
ップ対の双方に異なる上記個別信号はチップ選択信号で
あって、論理レベル「Ｈ」の信号入力時に一方のチップ
を選択し、かつ論理レベル「Ｌ」の信号入力時に他方の
チップを選択する、ことを特徴とするものである。
【００１４】またこの発明による半導体装置は、上記チ
ップ対の双方に異なる上記個別信号はチップの動作モ−
ドを設定する電圧信号を含み、、論理レベル「Ｈ」の信
号入力時と論理レベル「Ｌ」の信号入力時とで、異なる
動作モプ−ドに切換えうることを特徴とするものであ
る。
【００１５】またこの発明による半導体装置は、上記電
極バンプの材質は上記チップ対の一方を高温半田、他方
を低温半田とすることを特徴とするものである。
【００１６】
【発明の実施の形態】以下、図面を参照してこの発明の
実施の形態について説明する。なお図中同一の符号はそ
れぞれ同一または相当部分を示す。
【００１７】実施の形態１．図１はこの発明の実施の形
態１による半導体装置の製造工程順の断面図である。図
２、図３および図４（Ａ）は夫々この発明の実施の形態
１による電極パッドの配列図、電極バンプとリ一ドの接
続図、および電極パッド・電極バンプ・共通リ一ドの接
続を説明する断面図である。
【００１８】はじめに図１（Ｄ）を参照して、半導体メ
モリなどのチップを搭載した半導体装置の構成を説明す
る。１番目に用意するチップ１がその主面１ａを上向き
に、２番目に用意するチップ４がその主面４ａを下向き
に各主面を対向するように配置し、このチップ対の電極
パッド２と５が夫々の電極バンプ３と６を介してチップ
対に共通のリ一ド７に接続され、接着材８ａと８ｂでリ
一ド７に固定され、最後に樹脂９で封止されて１つのパ
ッケ一ジに収納される。ここでリード７は１枚のリード
フレームで構成されている。
【００１９】次にチップ１の電極パッド２の配列を図２
（Ａ）に、チップ４の電極パッド５の配列を図２（Ｂ）
に示す。各電極パッドは夫々図示しない内部回路に接続
され、チップ主面に露出するように形成された例えばア
ルミ配線の開口部である。半導体メモリチップの例で
は、電源、グランド、制御信号、アドレス信号、デ−タ
信号、およびチップ１を選択する２つのチップ選択信
号、即ちＣＥ、／ＣＥなどの各信号入出力用の電極パッ
ドが割当てられる。なお、電極パッド２あるいは電極パ
ッド５などのように、符号に添字をつけない場合、添字
がついたものの総称として用いる。
【００２０】チップ１の電極パッド２は主面１ａのほぼ
中央部に、例えば３３個、２ａ〜２ｐ、２ｑ１、２ｑ
２、２ｒ〜２ｚ、および２ａａ〜２ａｆが１列状に配設
される。電極パッド２ａ〜２ｐ、２ｒ〜２ｚ、および２
ａａ〜２ａｆは上記のチップ選択信号以外の信号が入出
力する電極パッドであり、２ｑ１はチップ１に入力する
選択信号ＣＥが論理「Ｈ」の時にチップ１を選択するＣ
Ｅ用電極パッドであり、また電極パッド２ｑ２はチップ
１に入力する選択信号／ＣＥが論理「Ｌ」の時にチップ
１を選択する／ＣＥ電極パッドであり、そしてＣＥ用の
電極パッド２ｑ１と／ＣＥ用の電極パッド２ｑ２とは隣
り合うように隣接位置に配設される。ここで選択信号Ｃ
Ｅが論理「Ｈ」の時とは、例えば選択信号ＣＥ電圧が
４．７Ｖ以上の高電圧時であり、また選択信号／ＣＥが
論理「Ｌ」の時とは、例えば０．３Ｖ以下の低電圧時を
夫々意味するものとする。
【００２１】次に２番目チップ４の電極パッド５は、図
２（Ｂ）に示すように、主面４ａのほぼ中央部に例えば
３３個、５ａ〜５ｐ、５ｑ１、５ｑ２、５ｒ〜５ｚ、お
よび５ａａ〜５ａｆが１列状に配設される。電極パッド
５ａ〜５ｐ、５ｒ〜５ｚ、および５ａａ〜５ａｆは上記
のチップ選択信号以外の信号が入出力する電極パッドで
あり、５ｑ１はチップ４に入力する選択信号ＣＥが論理
「Ｈ」の時にチップ４を選択するＣＥ用電極パッドであ
り、また電極パッド５ｑ２はチップ選択信号／ＣＥが論
理「Ｌ」の時チップ４を選択する／ＣＥ用電極パッドで
あり、そしてＣＥ用電極パッド５ｑ１と／ＣＥ用電極パ
ッド５ｑ２とは隣り合うように隣接位置に配設される。
【００２２】そして図２（Ａ）と図２（Ｂ）の対照から
分かるように、チップ１の電極パッド２とチップ４の電
極パッド５とは、２ａと５ａ、２ｂと５ｂ、以下同様に
２ａｆと５ａｆまで互いの主面上で同一の位置に配設さ
れている。またチップ１のＣＥ用の電極パッド２ｑ１と
チップ４のＣＥ用の電極パッド５ｑ１とは互いの主面上
で同一の位置に配設され、またチップ１の／ＣＥ用の電
極パッド２ｑ２とチップ４の／ＣＥ用の電極パッド５ｑ
２とは互いの主面上で同一の位置に配設されている。
【００２３】１対のチップ１とチップ４とは、上述の通
り互いの電極パッド２と５とがチップ主面上の全く同一
の位置に配設して、かつ同一の位置に存在する電極パッ
ド同士に全く同一の信号が入出力するように、チップ主
面上のほぼ中央部に１列状に互いに全く同一の複数の電
極パッドを配設したものである。この電極パッドの配設
条件を満たす限り、１対のチップは例えば同一製造ロッ
トで製造された全く同一製品となる１対であってもよ
く、また製品仕様が異なる１対であってもよい。
【００２４】次に図１（Ｂ）において、１番目チップ１
の電極パッド２は、／ＣＥ用電極パッド２ｑ２を除く電
極パッド２の表面上に電極バンプ３を形成し、これらの
電極バンプ３を介して、リ一ド７の端部に熱圧着法で接
合される。電極バンプ３の材質は高温半田などであり、
例えば９５Ｐｂ−５Ｓｎの組成を用いる。電極バンプ３
を熱圧着した後、接着材８ａによって１番目チップ１と
リ一ド７を接着固定し、後工程の樹脂封止の際にチップ
１が移動したりリ一ド７が傾いたりして起こる接触短絡
不良を防止する。
【００２５】図３は、図１（Ｂ）のチップ１の主面１ａ
上の電極バンプ３とリ一ド７の接続関係を示す平面図
で、上述の電極パッド２（図２（Ａ）の２ａ〜２ｚ〜２
ａｆ、２ｑ１、２ａ２）は簡明のために図示を省略して
ある。図３において、電極パッド２ａ上の電極バンプ３
ａとリ一ド７ａ、電極パッド２ｂ上の電極バンプ３ｂと
リ一ド７ｂ、以下同様に電極パッド２ａｆ上の電極バン
プ３ａｆとリ一ド７ａｆまで、夫々の配設位置に対応し
た電極パッド２、電極バンプ３、リ一ド７が電気的に接
続される。但し、チップ１のＣＥ用電極パッド２ｑ１
と、／ＣＥ用電極パッド２ｑ２に関しては、図３に示す
ように、一方のＣＥ用電極パッド２ｑ１上には電極バン
プ３ｑ１を形成してリ一ド７ｑ端部のＴ字形先端に接続
するが、他方の／ＣＥ用電極パッド２ｑ２は、その上に
電極バンプ３ｑ２を形成せず、リ一ド７ｑに接続しな
い。従って存在しない電極バンプ３ｑ２は図３には記載
していない。なお上述の電極バンプを形成しない電極パ
ッド２ｑ２は、以後図４（Ａ）（Ｂ）において、符号に
ダッシュを付して２ｑ２’と表記する。またリ一ド７ｑ
の端部形状はＴ字形の場合を図示したが、チップ１のＣ
Ｅ用電極パッド２ｑ１と後述のチップ４のＣＥ用電極パ
ッド５ｑ２の位置に対応する十分な面積を有しておれ
ば、Ｌ字形など適宜の形状を用いてもよい。
【００２６】次に図１（Ｃ）に示すように、２番目チッ
プ４の電極パッド５はＣＥ用電極パッド５ｑ１を除くそ
の他の電極パッド５の表面上に電極バンプ６を形成した
後、これらの電極バンプ６を介して、先に１番目チップ
１の電極バンプ３が接合されているリ一ド７の裏面に熱
圧着法で接合される。電極バンプ６の材質は、電極バン
プ３よりも低融点の半田、例えばＰｂ−Ｓｎ共晶半田を
用いることによって、先に図１（Ｂ）で接合した電極バ
ンプ３が再溶融する不具合を防止している。
【００２７】先に１番目チップ１の電極バンプ３が接合
されている図３のリ一ド７ａ〜７ｚ〜７ａｆ端部の裏面
には、夫々の配設位置に対応した２番目チップ４の各電
極バンプ６ａ〜６ｚ〜６ａｆが接合される。またチップ
１の電極バンプ３ｑ１が接合されている図３のリ一ド７
ｑ端部の裏面には、電極バンプ３ｑ１の位置とは反対側
のＴ字形先端にチップ４の選択信号／ＣＥ用電極パッド
５ｑ２上の電極バンプ６ｑ２が接合される。従って、実
施の形態１によるリ一ド７は、その全て７ａ〜７ｑ〜７
ｚ〜７ａｆがチップ１とチップ４の双方に共通のリ一ド
となる。そしてチップ４のＣＥ用電極パッド５ｑ１は、
パッド表面に電極バンプ６ｑ１を形成せず上記リ一ド７
ｑのＴ字形端部には接続しないので、チップ１の／ＣＥ
用電極パッド２ｑ２’と同様に、以後図４において符号
にダッシュを付して５ｑ１’と表記する。
【００２８】図４（Ａ）は、実施の形態１によるチップ
主面１ａ、４ａ上の夫々ほぼ中央部に複数の電極パッド
を１列状に配設した電極パッド対、特にＣＥ用電極パッ
ド対および／ＣＥ用電極パッド対と電極バンプ３、６と
リ一ド７との接続関係を説明する断面図であり、図１
（Ｃ）断面図の電極パッド中心を通る鎖線Ａ−Ａ’およ
び図３平面図の電極バンプ中心を通る鎖線Ａ−Ａ’から
見た断面図を示す。
【００２９】図４（Ａ）において、双方のチップ１、４
に共通の同一リ一ド７ｏ、７ｐ、７ｒおよび７ｓの表裏
に、双方のチップ１、４に共通の同一信号が入出力する
場合は、互いにチップ主面１ａ、４ａ上の同一位置の電
極パッド同士の複数対（２ｏと５ｏ）、（２ｐと５
ｐ）、（２ｒと５ｒ）、および（２ｓと５ｓ）が夫々電
気的に接続される。但し、双方のＣＥ用電極パッド２ｑ
１、５ｑ１’と、双方の／ＣＥ用電極パッド２ｑ２’、
５ｑ２の４個中の５ｑ１’と２ｑ２’の２個には電極バ
ンプが存在しないため、チップ選択信号が入出力するリ
一ド７ｑにはチップ１のＣＥ用電極パッド２ｑ１とチッ
プ４の／ＣＥ用電極パッド５ｑ２とが電気接続される。
上記のリ一ド７ｑように双方のチップ１、４に共通の同
一リ一ドの表裏に、チップ１のＣＥ用電極パッド２ｑ１
とチップ４の／ＣＥ用電極パッド５ｑ２のように双方の
チップに個別の異なる信号が入出力する場合は、互いに
同一位置の電極パッド同士の１対ではなくて、互いに隣
接位置の電極パッド同士の１対が電気的に接続される。
【００３０】１対のチップ１、４の電極パッド２、４が
夫々電極バンプ３、６を介してリ一ド７に電気的に接続
された後、図１（Ｃ）では接着材８ａによって２番目チ
ップ４とリ一ド７を接着固定し、そして図１（Ｄ）にお
いて、樹脂９で封止、成形して樹脂封止形の半導体装置
を得る。
【００３１】次に実施の形態１．の変形例について説明
する。 （ア）以上、双方に個別の異なる信号が入出力する事例
としてチップ選択信号ＣＥと／ＣＥの場合を述べたが、
これに限定されず各種の動作モ−ド選定用の信号として
もよい。例えば内部基準電位に対して外部電源電圧を降
圧して供給する降圧モ−ド、あるいは逆に高電圧を供給
するテストモ一ドなどの選定信号に適用することができ
る。 （イ）双方に個別の異なる信号が入出力する事例として
論理「Ｈ」と「Ｌ」とは４．７Ｖ以上と０．３Ｖ以下の
場合を述べたが、これに限定されず或る基準電圧以上の
高電圧と基準電圧以下の低電圧との切換やは正の基準電
圧と負の基準電圧との切換信号に適用することができ
る。 （ウ）互いに隣接位置の電極パッド同士の１対の電極パ
ッドが２ｑ１と５ｑ２のように、１列状配列の中央部に
限定されるものではなく、例えば２ａと５ａのように１
列状配列の端部であってもよい。また中央部と端部と２
つ以上でもよい。 （エ）互いに隣接位置の電極パッド同士が１対のＣＥと
／ＣＥの場合を述べたが、互いに隣接位置の電極パッド
同士は１対に限定されるものではなく、ＣＥと／ＣＥの
信号対とモ一ド選定信号対との２対以上の信号に適用し
てもよい。 （オ）電極パッドと電極バンプを別々の材料、別熱の工
程で形成する事例を示したが、これに限らず、同一の材
料または同一の工程で形成することもできる。
【００３２】以上のようにこの発明の実施の形態１によ
る半導体装置は、（ａ）複数の電極パッドを主面中央部
に１列に配列した全く同一チップを１対として同一位置
の電極パッド同士で電極パッド対を構成し、（ｂ）共通
信号が入出力する複数の電極パッド対は電極バンプ対を
介して共通リ一ドの表裏に接続するとともに、（ｃ）双
方に異なる個別信号が入出力する隣接位置の２対の電極
パッド対は、電極パッド対上の一方の電極バンプと一方
の電極バンプ位置に隣接する他方の電極バンプを介して
共通リ一ドの表裏に電気的に接続することを特徴とする
ものである。
【００３３】実施の形態２．図５はこの発明の実施の形
態２による電極バンプとリ一ドの接続を説明する平面
図、図４（Ｂ）は電極パッド・電極バンプ・個別リ一ド
の接続を説明する断面図である。なお実施の形態１によ
る上述の図３および図４（Ａ）と同一または相当部分の
符号は説明を省略する。また製造工程順の断面図は上述
の図１（Ａ）〜（Ｄ）、電極パッドの配列図は上述の図
２（Ａ）（Ｂ）を夫々用い、関連部分のみ説明する。
【００３４】図５は１番目に用意するチップ１の電極パ
ッド２と電極バンプ３とリ一ド７の接続関係であり、上
述の実施の形態１による図３と対照して異なる点は、Ｃ
Ｅ用電極パッド２ｑ１上に電極バンプ３ｑ１を形成して
リ一ド７ｑ１のＩ字形の端部に接続し、このリ一ド７ｑ
１がチップ１に単独の個別リ一ドとなることである。但
し電極パッド２は電極バンプ３ｑ２を形成しない／ＣＥ
用電極パッド２ｑ２のみ図示し、電極バンプを形成する
ＣＥ用電極パッド２ｑ１、その他の電極パッド２ａ〜２
ｐ、２ｒ〜２ａｚ、および２ａａ〜２ａｆは簡明のため
に図示を省略してある。
【００３５】２番目に用意するチップ４の電極パッド５
と電極バンプ６とリ一ド７との接続関係は、図示を省略
するが、チップ１の／ＣＥ用電極パッド２ｑ２（図５）
と同一位置に対応するチップ４の／ＣＥ用電極パッド５
ｑ２上に形成する電極バンプ６ｑ２を介して図５のリ一
ド７ｑ１と反対方向に配置された別のリ一ド７ｑ２のＩ
字形端部に接合する。つまり図５の右方向に配置された
リ一ド７ｑ１がチップ１単独の個別リ一ドとなり、リ一
ド７ｑ１と反対の左方向に配置された図示しないリ一ド
７ｑ２がチップ４単独の個別リ一ドとなる点だけが上述
の実施の形態１による図３と異なっている。なお図５
で、チップ１のＣＥ用電極バンプ３ｑ１と同一位置に存
在するチップ４のＣＥ用電極パッド５ｑ１には電極バン
プ６ｑ１を形成しない。
【００３６】図４（Ｂ）は、実施の形態２によるチップ
主面１ａ、４ａ上の夫々ほぼ中央部に複数の電極パッド
を１列状に配設した電極パッド対、特にＣＥ用電極パッ
ド対および／ＣＥ用電極パッド対と電極バンプ３、６と
リ一ド７との接続関係を説明する断面図であり、図１
（Ｃ）断面図の電極パッド中心を通る鎖線Ａ−Ａ’およ
び図５平面図の電極バンプ中心を通る鎖線Ｂ−Ｂ’から
見た断面図を示す。
【００３７】図４（Ｂ）において、チップ対に共通の同
一リ一ド７ｏ、７ｐ、７ｒおよび７ｓ夫々の表裏にチッ
プ双方に共通の同一信号が入出力する場合は、互いに同
一位置の電極パッド同士の複数対２ｏと５ｏ、２ｐと５
ｐ、２ｒと５ｒおよび２ｓと５ｓが電気的に接続され
る。但し、ＣＥ用電極パッド対２ｑ１と５ｑ１’、およ
び／ＣＥ用電極パッド対２ｑ２’と５ｑ２については、
電極パッド５ｑ１’上と２ｑ２’上に電極バンプが存在
しない。そのためチップ対の一方に個別のチップ選択信
号が入出力するリ一ド７ｑ１にはチップ１のＣＥ用電極
パッド２ｑ１が単独に接続され、他方のリ一ド７ｑ２に
はチップ４の／ＣＥ用電極パッド５ｑ２が単独に接続さ
れる。上記のようにチップ対の双方の個別リ一ドに夫々
個別の異なる信号が入出力する場合は、互いに同一位置
の電極パッド同士の１対が同一位置の別々のリ一ドに電
気接続される。
【００３８】図１（Ｄ）において、１対のチップ１、４
の電極パッド２、４を夫々電極バンプ３、６を介してリ
一ド７に電気接続した後、樹脂９で封止、成形して樹脂
封止形の半導体装置を得る。
【００３９】次に実施の形態２．の変形例について説明
する。 （カ）上記、図４（Ｂ）ではチップ対の双方の個別リ一
ドに夫々個別の異なる信号が入出力するので、隣接位置
に配置する代わりにＣＥ用の１対と／ＣＥ用の１対とを
互いに離間する任意の同一位置に電極パッドを配置する
ことができる。 （キ）上記、図４（Ｂ）で５ｑ１’と２ｑ２’にも電極
バンプを形成した場合は、常時双方のチップを並列選択
することも可能になる。
【００４０】以上のようにこの発明の実施の形態２によ
る半導体装置は、（ａ）複数の電極パッドを主面中央部
に１列に配列した全く同一チップを１対として同一位置
の電極パッド同士で電極パッド対を構成し、（ｂ）共通
信号が入出力する複数の電極パッド対は電極バンプ対を
介して共通リ一ドの表裏に接続するとともに、（ｃ２）
双方に異なる個別信号が入出力する任意位置の電極パッ
ド対は、電極パッド対上の一方の電極バンプを介して一
方の個別リードに接続しかつ一方の電極バンプと同一位
置の他方の電極バンプを介して他方の個別リ一ドに接続
することを特徴とするものである。
【００４１】実施の形態３．図６および図７はこの発明
の実施の形態３による半導体装置の断面図、および電極
パッド配列図である。なお実施の形態１による上述の図
１、図２および図４と同一または相当部分の符号は説明
を省略する。
【００４２】上述の実施の形態では電極パッドを主面中
央部に１列状に配設した１対の単位チップを対向させた
樹脂封止形の半導体装置を示したが、図６において上述
の図１（Ｄ）と異なる点は、電極パッドを主面周辺部の
両側に各１列状に配設した１対の複合チップ１１と１４
を対向させ各々の周辺部両側でリ一ド７に接続し、樹脂
封止して１つのパッケ一ジに収納していることである。
【００４３】図７（Ａ）は複合チップ１１の電極パッド
配列を、（Ｂ）は複合チップ１４の電極パッド配列を示
す。複合チップ１１は上述の図２（Ａ）と（Ｂ）の２チ
ップを一体化して、主面１１ａの周辺部両側に各１列状
に配設したものである。電極パッドの配設条件において
複合チップ１４は複合チップ１１と全く同一のもので、
この電極パッドの配設条件を満足する限り、複合チップ
１１と１４は例えば同一の製造ロットで製造された全く
同一製品となる１対であってもよくまた製品仕様が異な
る１対であってもよい。
【００４４】図７（Ａ）、図６および図７（Ｂ）を参照
して、複合チップ１１は２つのＣＥ用電極パッド２ｑ１
と１２ｑ１、および２つの／ＣＥ用電極パッド２ｑ２と
１２ｑ２を備えている。複合チップ１４も全く同一で、
２つのＣＥ用電極パッド１５ｑ１と２５ｑ１、および２
つの／ＣＥ電極パッド１５ｑ２と２５ｑ２を備えてい
る。複合チップ１１の１つ目のＣＥ用電極パッド２ｑ１
は、図示しない電極バンプ３ｑ１を介してリ一ド７に接
続され、更に複合チップ１４の図示しない電極バンプ２
６ｑ１を介して複合チップ１４の１つ目のＣＥ用電極パ
ッド２５ｑ１に接続される。また複合チップ１１の２つ
目のＣＥ用電極パッド１２ｑ１は、同様に電極バンプ１
３ｑ１を介してリ一ド７に接続され、更に複合チップ１
４の電極バンプ１６ｑ１を介して複合チップ１４の２つ
目のＣＥ用電極パッド１５ｑ１に接続される。一方、複
合チップ１１の１つ目の／ＣＥ用電極パッド２ｑ２およ
び２つ目の／ＣＥパッド１２ｑ２は、夫々対応する電極
バンプと対応するリ一ドを介して、更に複合チップ１４
の夫々対応する電極バンプを介して１つ目の／ＣＥ用電
極パッド２５ｑ２および２つ目の／ＣＥ用電極パッド１
５ｑ２に接続されることが可能である。
【００４５】複合チップ対１１と１４は、主面１１ａ上
と１４ａ上の複数電極パッドの配列が互いに同一位置に
配設されているので、実施の形態１および２で見たよう
に図４（Ａ）または図４（Ｂ）何れの接続方式にも適用
できることが理解されよう。
【００４６】以上のように、この発明の実施の形態３に
よる半導体装置は、チップ主面の周辺部の両側に複数の
電極パッドを、１列状に配設した複合チップ対の双方の
チップ共通の同一位置に配設することによって、チップ
双方に共通の同一リ一ドの表裏にチップ対に共通の同一
信号が入出力する互いに同一位置の電極パッド同士の複
数対が電気的に接続されるとともに、チップ双方に個別
の異なる信号が入出力する互いに隣接位置または任意の
同一位置の電極パッド同士の少なくとも１対が電気的に
接続されることを特徴とするものである。
【００４７】実施の形態４．図８、図９、図１０および
図４（Ａ）は夫々この発明の実施の形態４による半導体
装置の断面図、電極パッド配列図、電極バンプとリ一ド
の接続図、および電極パッド・電極バンプ・共通リ一ド
の接続を説明する断面図である。なお上述の図１〜図７
と同一または相当部分の符号は説明を省略する。
【００４８】図８において上述の図１（Ｄ）と異なる点
は、主面上から見て互いに鏡面対称となる位置に電極パ
ッドを配設したチップ対４１と４４の各主面を対向さ
せ、各主面周辺部の両側１列状の配列の電極パッド同士
を同一のリ一ド７に接続し、樹脂封止して１つのパッケ
一ジに収納していることである。
【００４９】図９（Ａ）は１番目チップ４１の電極パッ
ド配列を示し、図２（Ａ）の中央部１列状配置の電極パ
ッドをチップ主面４１ａの周辺部両側の各１列に振分け
て配設したもので、チップ４１はＣＥ用電極パッド２ｑ
１と／ＣＥ用電極パッド２ｑ２を備えている。図９
（Ｂ）は２番目チップ４４の電極パッド配列を示し、図
２（Ｂ）の中央部１列状配置の電極パッドをチップ主面
４４ａの周辺部両側の各１列に振分けて配設したもの
で、チップ４４はＣＥ用電極パッド５ｑ２と／ＣＥ用電
極パッド２ｑ２を備えている。電極パッドの配設条件に
おいてチップ４１とチップ４４とは全く鏡面対称に構成
されるから、例えば単位チップとしては同じ性能をもつ
が仕様が異なる別製品として製造されるものである。
【００５０】図９（Ａ）、図１０および図９（Ｂ）を参
照して、１番目チップ４１のＣＥ用電極パッド２ｑ１上
の電極バンプ３ｑ１はリ一ド７ｑの端部のＬ字状先端に
接続され、２番目チップ４４の／ＣＥ用電極パッド５ｑ
２上の図示しない電極バンプ６ｑ２はリ一ド７ｑの端部
のＬ字状コ−ナ部に接続される。つまり、チップ選択信
号ＣＥ、／ＣＥが入出力するチップ対に共通のリ一ド７
ｑの表裏に、１番目チップ４１のＣＥ用電極パッド２ｑ
１と、２番目チップ４４の／ＣＥ用電極パッド５ｑ２と
が共通接続される。この場合は、１番目チップ４１の／
ＣＥ用電極パッド２ｑ２と２番目チップ４４のＣＥ用電
極パッド５ｑ１とはリ一ド７ｑには接続されない。な
お、ＣＥ用と／ＣＥ用以外の電極パッド・電極バンプ・
共通リ一ドの電気的接続については上述の事例と同様で
ある。
【００５１】以上のように、この発明の実施の形態４に
よる半導体装置は、複数の電極パッドをチップ主面の周
辺部に鏡面対象状態に配設することによって、チップ双
方の鏡象位置の電極パッドが電極パッドと同一位置の共
通リ一ドに接続されるとともに、チップ双方に個別の異
なる信号が入出力する互いに隣接位置の電極パッド同士
の１対が上記電極パッド同士の１対と同一位置の共通リ
一ドに接続されることを特徴とするものである。
【００５２】
【発明の効果】この発明は、以上説明したように構成さ
れているので、以下に示すような効果を奏する。
【００５３】請求項１の発明によれば、何れか一方のチ
ップのみを選択できる樹脂封止形の半導体装置を電極パ
ッドの配置位置が同一のチップを２つ用いて構成するこ
とにより高い量産性が得られるとともに、個別信号が入
出力する電極パッドは隣接位置の共通リ一ドに表裏接続
することによりリ一ド数を半減できる効果を奏する。
【００５４】請求項２の発明によれば、個別信号が入出
力する電極パッドを各々任意位置に配設して夫々の個別
リ一ドに接続することにより何れか一方のチップのみを
選択できる効果を奏する。
【００５５】請求項３の発明によれば、電極パッドを主
面上のほぼ中央部で１列状に配列する双方のチップに対
して信号遅延を均等にできる効果を奏する。
【００５６】請求項４の発明によれば、電極パッドを主
面上の長手方向で２列状に配列することにより１枚のリ
一ドフレ一ムを用いて４チップ分を搭載することができ
る効果を奏する。
【００５７】請求項５の発明によれば、１対のチップは
チップ内部に複数の単位チップを内蔵する複合チップと
することにより 集積度の高い半導体装置をうることが
できる効果を奏する。
【００５８】請求項６の発明によれば、チップとリ一ド
を主面の周辺部で接着固定することによって樹脂封止に
おいて高い封着信頼性をうることができる効果を奏す
る。
【００５９】請求項７の発明によれば、電極パッドをチ
ップ主面上においての鏡面対称の位置に配設し、個別信
号が入出力する電極パッドは隣接位置の共通リ一ドに表
裏接続することにより、少ないリ一ド数を用いて電極パ
ッドの配置が同じチップ対のうちの何れか一方のチップ
のみを選択できる効果を奏する。
【００６０】請求項８の発明によれば、入力するチップ
選択信号の論理レベルに対応して何れか一方のチップの
みを選択したり双方を同時に選択することができる効果
を奏する。
【００６１】請求項９の発明によれば、入力する論理レ
ベルに対応して動作モ一ドを切換えうる半導体装置が一
体化できる効果を奏する。
【００６２】請求項１０の発明によれば、電極バンプは
１番目チップ用を高温半田、２番目チップ用を低温半田
とすることにより電極パッドとリ一ドとの高い接合信頼
性が得られる効果を奏する。
【図面の簡単な説明】
【図１】 この発明の実施の形態１および２による半導
体装置の製造工程順の断面図である。
【図２】 この発明の実施の形態１および２による電極
パッドの配列を説明する平面図である。
【図３】 この発明の実施の形態１による電極バンプと
リ一ドの接続を説明する平面図である。
【図４】 この発明の実施の形態１、２および４による
電極パッド・電極バンプ・個別リ一ド・共通リ一ドの接
続を説明する断面図である。
【図５】 この発明の実施の形態２による電極バンプと
リ一ドの接続を説明する平面図である。
【図６】 この発明の実施の形態３による半導体装置の
断面図である。
【図７】 この発明の実施の形態３による電極パッドの
配列を説明する平面図である。
【図８】 この発明の実施の形態４による半導体装置の
断面図である。
【図９】 この発明の実施の形態４による電極パッドの
配列を説明する平面図である。
【図１０】 この発明の実施の形態４による電極バンプ
とリ一ドの接続を説明する平面図である。
【符号の説明】
１ １番目チップ、 １ａ １番目チップの主面、
２、２ａ〜２ｚ、 ２ａａ〜２ａｆ １番目チップの電
極パッド、 ２ｑ１ １番目チップＣＥ用の電極パッド
（電極バンプの形成あり）、 ２ｑ２’ １番目チップ
／ＣＥ用の電極パッド（電極バンプの形成なし）、
３、３ａ〜３ｚ、３ａａ〜３ａｆ １番目チップの電極
バンプ、 ３ｑ１ １番目チップＣＥ用の電極パッド２
ｑ１に形成した電極バンプ、 ４ ２番目チップ、 ４
ａ ２番目チップの主面、 ５、５ｒ〜５ｚ、５ａａ〜
５ａｆ ２番目チップの電極パッド、 ５ｑ１’ ２番
目チップＣＥ用の電極パッド（電極バンプの形成な
し）、 ５ｑ２ ２番目チップ／ＣＥ用の電極パッド
（電極バ極バンプの形成あり）、 ６、６ｏ〜６ｓ ２
番目チップの電極バンプ、 ６ｑ２２番目チップ／ＣＥ
用の電極パッド５ｑ２に形成した電極バンプ、 ７、７
ａ〜７ｑ〜７ｚ、７ａａ〜７ａｆ チップ１対の共通リ
一ド、 ７ｑ１ １番目チップＣＥ用の個別リ一ド、
７ｑ２ ２番目チップ／ＣＥ用の個別リ一ド、 ８ａ
１番目チップ側の接着材、 ８ｂ ２番目チップ側の接
着材、 ９ 樹脂、１１ １番目複合チップ、 １１ａ
１番目複合チップの主面、 １２、１２ａ〜１２ｓ〜
１２ａｆ １番目複合チップの電極パッド、 １２ｑ１
１番目複合チップＣＥ用の電極パッド、 １２ｑ２
１番目複合チップ／ＣＥ用の電極パッド、 １３ １番
目複合チップの電極バンプ、 １４２番目複合チップ、
１４ａ ２番目複合チップの主面、１５、１５ａ〜１
５ｓ〜１５ａｆ ２番目複合チップの電極パッド、 １
５ｑ１ ２番目複合チップＣＥ用の電極パッド、 １５
ｑ２ ２番目複合チップ／ＣＥ用の電極パッド、１６
２番目複合チップの電極バンプ、 ２５、２５ａ〜２５
ｓ〜２５ａｆ ２番目複合チップの電極パッド、 ２５
ｑ１ ２番目複合チップＣＥ用の電極パッド、 ２５ｑ
２ ２番目複合チップ／ＣＥ用の電極パッド、 ２６
２番目複合チップの電極バンプ、 ４１ １番目チッ
プ、 ４１ａ １番目チップの主面、４４ ２番目チッ
プ、 ４４ａ ２番目チップの主面。

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 チップの主面を対向させた少なくとも１
    対の上記チップを双方の共通リ一ドに接続して１つのパ
    ッケ一ジに収納する樹脂封止形の半導体装置において、
    （ａ）１対の上記チップは双方の上記チップ主面上の同
    一位置に配設した複数の電極パッドを、上記同一位置の
    上記電極パッド同士で構成する電極パッド対として複数
    配列し、（ｂ）上記チップ対の共通信号が入出力する複
    数の上記電極パッド対は、上記電極パッド対上に形成さ
    れる電極バンプ対を介して上記共通リ一ドの表裏に電気
    的に接続するとともに、（ｃ）上記チップ対の双方に異
    なる個別信号が入出力する隣接位置の少なくとも２対の
    上記電極パッド対は、上記電極パッド対上に形成される
    一方の電極バンプと、上記一方の電極バンプの形成位置
    に隣接する上記電極パッド対上に形成される他方の電極
    バンプとを介して上記共通リ一ドの表裏に電気的に接続
    することを特徴とする半導体装置。
  2. 【請求項２】 チップの主面を対向させた少なくとも１
    対の上記チップを双方の共通リ一ドに接続して１つのパ
    ッケ一ジに収納する樹脂封止形の半導体装置において、
    （ａ）１対の上記チップは双方の上記チップ主面上の同
    一位置に配設した複数の電極パッドを、上記同一位置の
    上記電極パッド同士で構成する電極パッド対として複数
    配列し、（ｂ）上記チップ対の共通信号が入出力する複
    数の上記電極パッド対は、上記電極パッド対上に形成さ
    れる電極バンプ対を介して上記共通リ一ドの表裏に電気
    的に接続するともに、（ｃ２）上記チップ対の双方に異
    なる個別信号が入出力する任意位置の上記電極パッド対
    は、上記電極パッド対上に形成される一方の電極バンプ
    を介して上記チップ対の一方の個別リ一ドに電気的に接
    続し、かつ上記一方の電極バンプの形成位置と同一位置
    の上記電極パッド対上に形成される他方の電極バンプと
    を介して上記一方の個別リ一ドとは異なる他方の個別リ
    一ドに電気的に接続することを特徴とする半導体装置。
  3. 【請求項３】 １対の上記チップは上記チップ主面上の
    ほぼ中央部で１列状に配列することを特徴とする請求項
    １または２に記載の半導体装置。
  4. 【請求項４】 １対の上記チップは上記チップ主面上の
    長手方向で２列状に配列することを特徴とする請求項１
    または２に記載の半導体装置。
  5. 【請求項５】 １対の上記チップは上記チップの内部に
    複数の単位チップを内蔵する複合チップであることを特
    徴とする請求項１または２に記載の半導体装置。
  6. 【請求項６】 上記電極バンプが記チップ主面上のほぼ
    中央部で１列状に形成されて上記リ一ドに電気的に接続
    するとともに、上記リ一ドと上記主面の周辺部を樹脂か
    らなる接着剤で接着固定することを特徴とする請求項１
    〜３のいずれかに記載の半導体装置。
  7. 【請求項７】 チップの主面を対向させた少なくとも１
    対の上記チップを双方の共通リ一ドに接続して１つのパ
    ッケ一ジに収納する樹脂封止形の半導体装置において、
    （ａ７）１対の上記チップは双方の上記チップ主面上に
    おいて鏡面対称の位置に配設した複数の電極パッドを、
    上記同一位置の上記電極パッド同士で構成する電極パッ
    ド対として複数配列し、（ｂ）上記チップ対の共通信号
    が入出力する複数の上記電極パッド対は、上記電極パッ
    ド対上に形成される電極バンプ対を介して上記共通リ一
    ドの表裏に電気的に接続するとともに、（ｃ）上記チッ
    プ対の双方に異なる個別信号が入出力する隣接位置の少
    なくとも２対の上記電極パッド対は、上記電極パッド対
    上に形成される一方の電極バンプと、上記一方の電極バ
    ンプの形成位置に隣接する上記電極パッド対上に形成さ
    れる他方の電極バンプとを介して上記共通リ一ドの表裏
    に電気的に接続することを特徴とする半導体装置。
  8. 【請求項８】 上記チップ対の双方に異なる上記個別信
    号はチップ選択信号であって、論理レベル「Ｈ」の信号
    入力時に一方のチップを選択し、かつ論理レベル「Ｌ」
    の信号入力時に他方のチップを選択する、ことを特徴と
    する請求項１〜７のいずれかに記載の半導体装置。
  9. 【請求項９】 上記チップ対の双方に異なる上記個別信
    号はチップの動作モ−ドを設定する電圧信号を含み、、
    論理レベル「Ｈ」の信号入力時と論理レベル「Ｌ」の信
    号入力時とで、異なる動作モードに切換えうることを特
    徴とする請求項１〜８のいずれかに記載の半導体装置。
  10. 【請求項１０】 上記電極バンプの材質は上記チップ対
    の一方を高温半田、上記チップ対の他方を低温半田とす
    ることを特徴とする請求項１〜９のいずれかに記載の半
    導体装置。
JP10109192A 1998-04-20 1998-04-20 半導体装置 Withdrawn JPH11307719A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP10109192A JPH11307719A (ja) 1998-04-20 1998-04-20 半導体装置
US09/172,086 US6369447B2 (en) 1998-04-20 1998-10-14 Plastic-packaged semiconductor device including a plurality of chips
TW087120417A TW535282B (en) 1998-04-20 1998-12-09 Semiconductor device
KR1019980055957A KR100355702B1 (ko) 1998-04-20 1998-12-18 반도체장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10109192A JPH11307719A (ja) 1998-04-20 1998-04-20 半導体装置

Publications (1)

Publication Number Publication Date
JPH11307719A true JPH11307719A (ja) 1999-11-05

Family

ID=14503973

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10109192A Withdrawn JPH11307719A (ja) 1998-04-20 1998-04-20 半導体装置

Country Status (4)

Country Link
US (1) US6369447B2 (ja)
JP (1) JPH11307719A (ja)
KR (1) KR100355702B1 (ja)
TW (1) TW535282B (ja)

Families Citing this family (79)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6143981A (en) 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US6180426B1 (en) * 1999-03-01 2001-01-30 Mou-Shiung Lin High performance sub-system design and assembly
KR100333384B1 (ko) * 1999-06-28 2002-04-18 박종섭 칩 사이즈 스택 패키지 및 그의 제조방법
US7042068B2 (en) 2000-04-27 2006-05-09 Amkor Technology, Inc. Leadframe and semiconductor package made using the leadframe
KR100364635B1 (ko) * 2001-02-09 2002-12-16 삼성전자 주식회사 칩-레벨에 형성된 칩 선택용 패드를 포함하는 칩-레벨3차원 멀티-칩 패키지 및 그 제조 방법
KR100393448B1 (ko) * 2001-03-27 2003-08-02 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
KR100369393B1 (ko) * 2001-03-27 2003-02-05 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법
JP2002359346A (ja) * 2001-05-30 2002-12-13 Sharp Corp 半導体装置および半導体チップの積層方法
SG109495A1 (en) * 2002-04-16 2005-03-30 Micron Technology Inc Semiconductor packages with leadfame grid arrays and components and methods for making the same
KR100422450B1 (ko) * 2002-05-10 2004-03-11 삼성전자주식회사 반도체 메모리장치의 플립칩 인터페이스회로 및 그 방법
US6876562B2 (en) * 2002-10-17 2005-04-05 Micron Technology, Inc. Apparatus and method for mounting microelectronic devices on a mirrored board assembly
US6905914B1 (en) 2002-11-08 2005-06-14 Amkor Technology, Inc. Wafer level package and fabrication method
US7723210B2 (en) 2002-11-08 2010-05-25 Amkor Technology, Inc. Direct-write wafer level chip scale package
US7205649B2 (en) * 2003-06-30 2007-04-17 Intel Corporation Ball grid array copper balancing
DE10333800B3 (de) * 2003-07-24 2004-10-28 Infineon Technologies Ag Halbleiterbauteil sowie dafür geeignetes Herstellungsverfahren
DE10349749B3 (de) * 2003-10-23 2005-05-25 Infineon Technologies Ag Anti-Fuse-Verbindung für integrierte Schaltungen sowie Verfahren zur Herstellung von Anti-Fuse-Verbindungen
US7700409B2 (en) * 2004-05-24 2010-04-20 Honeywell International Inc. Method and system for stacking integrated circuits
GB2416917A (en) * 2004-07-30 2006-02-08 Univ Kent Canterbury Multiple chip semiconductor device
US7742444B2 (en) * 2005-03-15 2010-06-22 Qualcomm Incorporated Multiple other sector information combining for power control in a wireless communication system
JP4171492B2 (ja) * 2005-04-22 2008-10-22 松下電器産業株式会社 半導体装置およびその製造方法
US9055552B2 (en) * 2005-06-16 2015-06-09 Qualcomm Incorporated Quick paging channel with reduced probability of missed page
US8750908B2 (en) * 2005-06-16 2014-06-10 Qualcomm Incorporated Quick paging channel with reduced probability of missed page
US20090207790A1 (en) * 2005-10-27 2009-08-20 Qualcomm Incorporated Method and apparatus for settingtuneawaystatus in an open state in wireless communication system
US8520628B2 (en) * 2005-10-27 2013-08-27 Qualcomm Incorporated Method and apparatus for monitoring other channel interference in wireless communication system
US20070147226A1 (en) * 2005-10-27 2007-06-28 Aamod Khandekar Method and apparatus for achieving flexible bandwidth using variable guard bands
US7507603B1 (en) 2005-12-02 2009-03-24 Amkor Technology, Inc. Etch singulated semiconductor package
US7572681B1 (en) 2005-12-08 2009-08-11 Amkor Technology, Inc. Embedded electronic component package
US7902660B1 (en) 2006-05-24 2011-03-08 Amkor Technology, Inc. Substrate for semiconductor device and manufacturing method thereof
US7968998B1 (en) 2006-06-21 2011-06-28 Amkor Technology, Inc. Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package
US7687893B2 (en) 2006-12-27 2010-03-30 Amkor Technology, Inc. Semiconductor package having leadframe with exposed anchor pads
US7829990B1 (en) 2007-01-18 2010-11-09 Amkor Technology, Inc. Stackable semiconductor package including laminate interposer
US7982297B1 (en) 2007-03-06 2011-07-19 Amkor Technology, Inc. Stackable semiconductor package having partially exposed semiconductor die and method of fabricating the same
US7977774B2 (en) 2007-07-10 2011-07-12 Amkor Technology, Inc. Fusion quad flat semiconductor package
US7687899B1 (en) 2007-08-07 2010-03-30 Amkor Technology, Inc. Dual laminate package structure with embedded elements
US7777351B1 (en) 2007-10-01 2010-08-17 Amkor Technology, Inc. Thin stacked interposer package
US8089159B1 (en) 2007-10-03 2012-01-03 Amkor Technology, Inc. Semiconductor package with increased I/O density and method of making the same
US7847386B1 (en) 2007-11-05 2010-12-07 Amkor Technology, Inc. Reduced size stacked semiconductor package and method of making the same
US7956453B1 (en) 2008-01-16 2011-06-07 Amkor Technology, Inc. Semiconductor package with patterning layer and method of making same
US7723852B1 (en) 2008-01-21 2010-05-25 Amkor Technology, Inc. Stacked semiconductor package and method of making same
US8067821B1 (en) 2008-04-10 2011-11-29 Amkor Technology, Inc. Flat semiconductor package with half package molding
US7768135B1 (en) 2008-04-17 2010-08-03 Amkor Technology, Inc. Semiconductor package with fast power-up cycle and method of making same
US7808084B1 (en) 2008-05-06 2010-10-05 Amkor Technology, Inc. Semiconductor package with half-etched locking features
US8125064B1 (en) 2008-07-28 2012-02-28 Amkor Technology, Inc. Increased I/O semiconductor package and method of making same
US8184453B1 (en) 2008-07-31 2012-05-22 Amkor Technology, Inc. Increased capacity semiconductor package
US7847392B1 (en) 2008-09-30 2010-12-07 Amkor Technology, Inc. Semiconductor device including leadframe with increased I/O
US7989933B1 (en) 2008-10-06 2011-08-02 Amkor Technology, Inc. Increased I/O leadframe and semiconductor device including same
US8008758B1 (en) 2008-10-27 2011-08-30 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe
US8089145B1 (en) 2008-11-17 2012-01-03 Amkor Technology, Inc. Semiconductor device including increased capacity leadframe
US8072050B1 (en) 2008-11-18 2011-12-06 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including passive device
US7875963B1 (en) 2008-11-21 2011-01-25 Amkor Technology, Inc. Semiconductor device including leadframe having power bars and increased I/O
US7982298B1 (en) 2008-12-03 2011-07-19 Amkor Technology, Inc. Package in package semiconductor device
US8487420B1 (en) 2008-12-08 2013-07-16 Amkor Technology, Inc. Package in package semiconductor device with film over wire
US8680656B1 (en) 2009-01-05 2014-03-25 Amkor Technology, Inc. Leadframe structure for concentrated photovoltaic receiver package
US20170117214A1 (en) 2009-01-05 2017-04-27 Amkor Technology, Inc. Semiconductor device with through-mold via
US8058715B1 (en) 2009-01-09 2011-11-15 Amkor Technology, Inc. Package in package device for RF transceiver module
US8026589B1 (en) 2009-02-23 2011-09-27 Amkor Technology, Inc. Reduced profile stackable semiconductor package
US7960818B1 (en) 2009-03-04 2011-06-14 Amkor Technology, Inc. Conformal shield on punch QFN semiconductor package
US8575742B1 (en) 2009-04-06 2013-11-05 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including power bars
US8796561B1 (en) 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
TWM385093U (en) * 2010-03-08 2010-07-21 Amazing Microelectronic Corp Package structure and electronic apparatus of the same
US8324511B1 (en) 2010-04-06 2012-12-04 Amkor Technology, Inc. Through via nub reveal method and structure
US8294276B1 (en) 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8440554B1 (en) 2010-08-02 2013-05-14 Amkor Technology, Inc. Through via connected backside embedded circuit features structure and method
US8487445B1 (en) 2010-10-05 2013-07-16 Amkor Technology, Inc. Semiconductor device having through electrodes protruding from dielectric layer
US8791501B1 (en) 2010-12-03 2014-07-29 Amkor Technology, Inc. Integrated passive device structure and method
US8674485B1 (en) 2010-12-08 2014-03-18 Amkor Technology, Inc. Semiconductor device including leadframe with downsets
US8390130B1 (en) 2011-01-06 2013-03-05 Amkor Technology, Inc. Through via recessed reveal structure and method
US8648450B1 (en) 2011-01-27 2014-02-11 Amkor Technology, Inc. Semiconductor device including leadframe with a combination of leads and lands
TWI557183B (zh) 2015-12-16 2016-11-11 財團法人工業技術研究院 矽氧烷組成物、以及包含其之光電裝置
US8552548B1 (en) 2011-11-29 2013-10-08 Amkor Technology, Inc. Conductive pad on protruding through electrode semiconductor device
US9704725B1 (en) 2012-03-06 2017-07-11 Amkor Technology, Inc. Semiconductor device with leadframe configured to facilitate reduced burr formation
US9129943B1 (en) 2012-03-29 2015-09-08 Amkor Technology, Inc. Embedded component package and fabrication method
US9048298B1 (en) 2012-03-29 2015-06-02 Amkor Technology, Inc. Backside warpage control structure and fabrication method
KR101486790B1 (ko) 2013-05-02 2015-01-28 앰코 테크놀로지 코리아 주식회사 강성보강부를 갖는 마이크로 리드프레임
KR101563911B1 (ko) 2013-10-24 2015-10-28 앰코 테크놀로지 코리아 주식회사 반도체 패키지
US9673122B2 (en) 2014-05-02 2017-06-06 Amkor Technology, Inc. Micro lead frame structure having reinforcing portions and method
CN108657450A (zh) * 2018-05-07 2018-10-16 上海海鹰机械厂 飞机光纤航姿系统改装方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03198367A (ja) 1989-12-26 1991-08-29 Fujitsu Ltd 半導体集積回路装置
JPH0461152A (ja) 1990-06-22 1992-02-27 Nec Corp 半導体装置
JP2917575B2 (ja) 1991-05-23 1999-07-12 株式会社日立製作所 樹脂封止型半導体装置
JPH05109975A (ja) 1991-10-14 1993-04-30 Hitachi Ltd 樹脂封止型半導体装置
EP0608440A1 (en) * 1992-12-18 1994-08-03 Fujitsu Limited Semiconductor device having a plurality of chips having identical circuit arrangements sealed in package
JP2526511B2 (ja) 1993-11-01 1996-08-21 日本電気株式会社 半導体装置
MY112145A (en) * 1994-07-11 2001-04-30 Ibm Direct attachment of heat sink attached directly to flip chip using flexible epoxy
US5789815A (en) * 1996-04-23 1998-08-04 Motorola, Inc. Three dimensional semiconductor package having flexible appendages
US5677567A (en) * 1996-06-17 1997-10-14 Micron Technology, Inc. Leads between chips assembly

Also Published As

Publication number Publication date
US20020000672A1 (en) 2002-01-03
US6369447B2 (en) 2002-04-09
TW535282B (en) 2003-06-01
KR19990081810A (ko) 1999-11-15
KR100355702B1 (ko) 2002-11-18

Similar Documents

Publication Publication Date Title
JPH11307719A (ja) 半導体装置
JP2603636B2 (ja) 半導体装置
JP2634516B2 (ja) 反転型ｉｃの製造方法、反転型ｉｃ、ｉｃモジュール
US5451814A (en) Multi-chip module integrated circuit
JP3462921B2 (ja) 半導体装置
JPS6159860A (ja) 半導体集積回路装置の製造方法
JP4109839B2 (ja) 半導体装置
JP2780355B2 (ja) 半導体集積回路装置
JPH01272144A (ja) 半導体装置とその組立方法
US7800205B2 (en) Quad flat pack (QFP) package and flexible power distribution method therefor
JPH02186670A (ja) 半導体集積回路
JPH04199563A (ja) 半導体集積回路用パッケージ
JPH02192155A (ja) 半導体装置
JPS629654A (ja) 集積回路装置実装パツケ−ジ
JPS624353A (ja) 対面接合型集積回路装置
JPH10284611A (ja) 入出力バッファ
JPH0318344B2 (ja)
JPS62125638A (ja) 混成集積回路
JPH04107846A (ja) 半導体装置
JP2002353325A (ja) 半導体装置
JPH02142151A (ja) 集積回路装置
JPS61112338A (ja) 半導体装置
JPH0481859B2 (ja)
JPS6129138A (ja) 半導体装置
JPH02280346A (ja) 半導体素子の製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050705