Nothing Special   »   [go: up one dir, main page]

JPH11163024A - 半導体装置とこれを組み立てるためのリードフレーム、及び半導体装置の製造方法 - Google Patents

半導体装置とこれを組み立てるためのリードフレーム、及び半導体装置の製造方法

Info

Publication number
JPH11163024A
JPH11163024A JP9327947A JP32794797A JPH11163024A JP H11163024 A JPH11163024 A JP H11163024A JP 9327947 A JP9327947 A JP 9327947A JP 32794797 A JP32794797 A JP 32794797A JP H11163024 A JPH11163024 A JP H11163024A
Authority
JP
Japan
Prior art keywords
external electrode
semiconductor device
lead frame
electrode pad
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9327947A
Other languages
English (en)
Inventor
Shinichi Nakamura
信一 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal Mining Co Ltd
Original Assignee
Sumitomo Metal Mining Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Mining Co Ltd filed Critical Sumitomo Metal Mining Co Ltd
Priority to JP9327947A priority Critical patent/JPH11163024A/ja
Publication of JPH11163024A publication Critical patent/JPH11163024A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 高信頼性を維持しつつも、高密度化を低コス
トで行える半導体装置とこれを組み立てるためのリード
フレーム、更にはダウンサイジング化に好適の半導体装
置の製造方法を提供する。 【解決手段】 半導体装置１は、背面にダイパット２が
絶縁性接着剤３により接合された半導体素子４と、半導
体素子４の内部電極５とワイヤー６により結合された外
部電極パット７と、外部電極パット７に接合された半田
ボール８と、これらを封入する樹脂９とからなる。そし
て、この半導体装置１では、樹脂９に形成された開口部
１０を介して、半田ボール８が他の基板と接合可能に露
出している。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置とこれ
を組み立てるためのリードフレーム、及び特にダウンサ
イジング化に好適の半導体装置の製造方法に関する。
【０００２】
【従来の技術】近年、携帯電話等に代表されるように、
電子機器のダウンサイジング化，低コスト化が推進され
ている。このため、そのような電子機器に用いられる半
導体装置の高密度化，軽量化，及び回路基板への高密度
実装化が図られている。又、電子機器の信頼性の向上も
望まれているため、半導体装置の高密度化，信頼性の向
上が求められている。更に、一方では、半導体装置の製
造コストの低減も望まれている。そこで、現在では、こ
れらの要求を全て満たす半導体装置が必要となってきて
いる。
【０００３】ところで、半導体装置の高密度化という観
点からは、フリップチップ方式の実装技術が知られてい
る。これは、半導体素子を裸のまま実装基板上に直接搭
載するため、高密度化と共に電気特性を向上させること
が可能となる。しかし、この方法では半導体素子が樹脂
封止されないため、耐熱性，機械的強度，及び耐湿性と
いった点に問題がある。
【０００４】これに対して、通常広く用いられている半
導体装置は、半導体素子を樹脂封止して構成されてお
り、耐熱性，機械的強度，耐久性といった点では問題は
ないものの、構造上実装面積を広くとる必要があるた
め、高密度化を達成することができないという欠点があ
る。
【０００５】近年、フリップチップ装置よりも実装密度
は低いものの、既存の半導体装置と同様に取り扱える、
ボール・グリット・アレイ（ＢＧＡ）やチップ・サイズ
・パッケージ（ＣＳＰ）が開発されている。しかしなが
ら、これらの半導体装置は、封止樹脂やプリント配線基
板等の絶縁層を介して、半導体素子と外部端子とを接続
することが必要になる。このため、絶縁層に開口部を設
け、この開口部に導体層を通してこれを導通経路としな
ければならず、この開口工程が半導体装置の製造工程の
大きなネックとなり、製造コストの上昇を招くことにな
る。又、半導体装置に回路基板が組み込まれる形となる
ことから、軽量化が図れないという問題も残る。
【０００６】
【発明が解決しようとする課題】そこで、本発明は、上
記のような従来技術の有する問題点に鑑み、高信頼性を
維持しつつも、高密度化を低コストで行える半導体装置
とこれを組み立てるためのリードフレーム、更にはダウ
ンサイジング化に好適の半導体装置の製造方法を提供す
ることを目的とする。
【０００７】
【課題を解決するための手段】上記目的を達成するた
め、本発明は次のような特徴を備えている。
【０００８】第１の発明は、半導体素子と、この半導体
素子の電極部と電気的に結合された外部電極パットと、
この外部電極パットに接合された半田ボールと、これら
を封入する樹脂とから構成し、少なくとも前記半田ボー
ルが他の基板と接合可能に露出するように樹脂封止した
半導体装置に関するものである。ここで、前記半導体素
子と前記外部電極パットとの接合は半田ボール等を介し
て直接接合する、いわゆるバンプ接合により行われる
が、従来のようにワイヤーによって行っても差し支えな
い。
【０００９】又、本発明の半導体装置を組み立てる工程
で用いるリードフレームのダイパットを形成する金属板
は半導体素子の背面に直接接合されるが、かかるダイパ
ットに半導体の封止の役割を担わせてもよい。尚、前記
の外部電極パット及びダイパットは、金，銀，パラジウ
ム，チタン，又はニッケルのうち少なくとも１種類の金
属を用いて形成することが好ましい。
【００１０】第２の発明は、前記第１の発明の半導体装
置を組み立てるために用いるリードフレームに関する。
このリードフレームは、用いられる半導体素子の電極数
と一致した数の外部電極パットを有し、この外部電極パ
ットを前記半導体素子の電極とは異なる材質を用いて構
成し、前記外部電極パットを突起部で支えるようにした
ことを特徴とする。
【００１１】第３の発明も、同様に前記第１の発明の半
導体装置を組み立てるために用いるリードフレームに関
する。このリードフレームは、用いられる半導体素子の
電極数と少なくとも一致した数の外部電極パットを有
し、この外部電極パット及び前記半導体素子を搭載する
ためのダイパットを前記半導体素子の電極とは異なる材
質を用いて構成し、前記外部電極パットと前記ダイパッ
トを突起部で支えるようにしたことを特徴とするもので
ある。
【００１２】ここで、前記第２，第３の発明のリードフ
レームは鉄合金，銅，又は銅合金の何れかからなり、前
記の外部電極パット及びダイパットは何れも金，銀，パ
ラジウム，チタン，又はニッケルのうちの少なくとも１
種類の金属を用いて形成することが好ましい。尚、この
種のリードフレームは、ホトリソグラス法を用い、エッ
チングとメッキとを組み合わせれば容易に製造できる。
【００１３】第４の発明は、前記第２の発明のリードフ
レームを用いて前記第１の発明の半導体装置を製造する
方法である。この方法は、まず、前記第２の発明のダイ
パットを持たないリードフレームを用いる場合には、外
部電極パットと半導体素子の電極とをバンプ接合した
後、前記外部電極パットの一部が露出するような開口部
が形成されるように樹脂封止する。次いで、前記リード
フレームを溶解除去した後、前記外部電極パットが露出
している封止樹脂開口部に半田ボールを挿入してこの半
田ボールと前記外部電極パットとを接合する。
【００１４】第５の発明は、前記第３の発明のリードフ
レームを用いて前記第１の発明の半導体装置を組み立て
る方法である。この方法は、まず、背面に絶縁性の接着
剤が塗布された半導体素子をリードフレームのダイパッ
トにボンディングする。次に、前記半導体素子の電極と
前記リードフレームの外部電極パットとをワイヤーボン
ディングで接合し、前記半導体素子，接合ワイヤー，外
部電極パットをこの外部電極パットの一部が露出するよ
うな開口部が形成されるように樹脂封止する。そして、
前記リードフレームを溶解除去し、前記外部電極パット
が露出している封止樹脂開口部に半田ボールを挿入して
この半田ボールと前記外部電極パットとを接合する。
【００１５】
【発明の実施の形態】本発明の半導体装置では、半導体
装置が基本的に樹脂で封止されているため、半導体装置
としての耐熱性及び機械的強度，耐湿性を向上させるこ
とができる。又、本発明の半導体装置では、リードフレ
ームに形成された突起部を溶解除去する過程で形成され
る開口部を介して、半田ボールを外部電極パットと接合
して実装基板との電気的な接続を行うため、絶縁層に導
通路を確保するための開口工程が不要となり、製造コス
トの上昇を抑えることができる。
【００１６】又、本発明では、半導体装置の組立時にリ
ードフレームを用いるが、後工程でそのリードフレーム
は溶解除去するため、半導体装置内部に外部電極パッ
ト、或いは外部電極パットとダイパットしか残らず、半
導体装置の大幅な軽量化が可能である。更に、本発明に
よれば、半導体素子を基板に実装する際に、ワイヤーボ
ンディングによる接合方法ではなく、バンプ接合を用い
ることにより、外部端子のピッチ幅を狭くすることが可
能となり、安価なチップ・サイズ・パッケージが得られ
る。又、本発明による半導体装置の製造技術は、従来よ
り行われているプラスチックパッケージ技術の延長で実
現できるものであり、従来の製品と比べても大きなコス
ト増を招くことはない。
【００１７】以下、図示した実施例に基づき本発明を詳
細に説明する。
【００１８】第１実施例 図１は本実施例にかかる半導体装置の構成を示す断面図
である。本実施例の半導体装置１は、背面にダイパット
２が絶縁性接着剤３により接合された半導体素子４と、
半導体素子４の内部電極５とワイヤー６により結合され
た外部電極パット７と、外部電極パット７に接合された
半田ボール８と、これらを封入する樹脂９とからなる。
そして、この半導体装置１では、樹脂９に形成された開
口部１０を介して、半田ボール８が図示しない他の基板
に接合可能に露出している。
【００１９】図２は、図１に示した半導体装置１の組立
に用いるリードフレームの断面図である。このリードフ
レーム１１の形状が、前記半導体素子４に実装するダイ
パット２及び外部電極パット７の位置を決定している。
即ち、リードフレーム１１のダイパット２及び外部電極
パット７を支える部分が凸形状となっている。そして、
樹脂封止後リードフレーム１１を溶解除去させる過程で
前記開口部１０が形成されることになる。又、外部電極
パット７は、リードフレーム１１に凸部を形成するエッ
チングの際のレジストとして使用するため、前記開口部
１０の穴よりも大きい外部端子パットを形成できる。
【００２０】第２実施例 図３は本実施例にかかる半導体装置の構成を示す断面図
である。本実施例の半導体装置１２では、半導体素子４
の内部電極５と外部電極パット７とを接続する際に、ワ
イヤーボンディングによる接続方法ではなく、Ａｕバン
プ１３による接続方法を用いている。このため、チップ
・サイズ・パッケージが可能となる。
【００２１】第３実施例 本実施例は半導体装置の組立時に用いるリードフレーム
の製造方法に関するものである。これを図４に基づき説
明する。先ず、図４（ａ）に示すリードフレームとなる
薄板２１に、同図（ｂ）に示すようにレジスト２２を塗
布する。本例では、板厚０．１２５ｍｍの銅材に厚さ２
５μｍのドライフィルムをレジスト２２としてラミネー
トして用いている。尚、薄板２１及びレジスト２２の材
料は、全て一般に用いられる材料である。
【００２２】次に、リードフレーム形状と位置決め穴を
描画したマスクでレジスト２２にパターンを焼き付けた
後、炭酸ナトリウム水溶液で現像し、第１のエッチング
のためのレジストパターン２３を形成する（図４
（ｃ））。更に、このレジストパターン２３を５５℃の
Ｂｅ塩化第二鉄水溶液でスプレーエッチングして、リー
ドフレーム２４の外形と、位置決め穴２４ａを形成する
（図４（ｄ））。この後、苛性ソーダでレジストを剥離
した後、再度材料に第１のエッチングと同様のドライフ
ィルムをラミネートした後に、第１のエンチングで形成
した位置決め穴２４ａを用いてマスク位置合わせした外
部電極パット形状を描画したマスクで露光を行い、炭酸
ナトリウム水溶液で現像し、メッキマスク２５を得る
（図４（ｅ））。次に、現像によってレジスト開口され
た部分にメッキ法で外部電極パット２６を形成する（図
４（ｆ））。
【００２３】尚、ここでは、パラジウム（ｐｄ）／ニッ
ケル（Ｎｉ）／パラジウム（ｐｄ）メッキを用いている
が、電極材料としては、後工程で使用する銅の溶解液に
腐食されず、且つワイヤーボンディング性と半田濡れ性
が確保されるものであることが必要である。又、本実施
例では、レジスト−メッキ法により電極の形成を行った
が、マスク−メッキ法や印刷による電極の形成も可能で
ある。
【００２４】更に、レジストを苛性ソーダで剥離した
後、再度材料に第１のエッチングと同様のドライフィル
ムをラミネートした後に、第１のエッチングで形成した
位置決め穴２４ａを用いてマスク位置合わせした第２の
エッチングで溶解するエリア形状が描画されたマスクを
用いて露光した後に炭酸ナトリウム水溶液で現像し、第
２のエッチングのレジストパターン２７を形成する（図
４（ｇ））。次に、過硫酸ナトリウム水溶液でハーフエ
ッチングするが、リードフレーム２４のレジストパター
ン２７が施された部分とメッキされた外部電極パット２
６の部分は、エッチングされずに所望の突起部２８，２
９が形成される（図４（ｈ））。その後、レジストを苛
性ソーダにて剥離し、本発明の半導体装置を組み立てる
ためのリードフレーム２４が得られる（図４（ｉ））。
【００２５】第４実施例 本実施例は、第３実施例のリードフレームを用いた第２
実施例の半導体装置の製造方法に関するものである。以
下、これを図５を用いて説明する。まず、図５（ａ）に
示すように、リードフレーム２４の突起部２８上の外部
電極パット２６と半導体素子３１の内部電極３２とをバ
ンプＡｕ１３により接合する。次に、これらを封止樹脂
３３により封止する（図５（ｂ））。その後、リードフ
レーム２４ごと樹脂封止された半導体装置を過硫酸ナト
リウム水溶液中に浸積して、リードフレーム２４を溶解
除去する（図５（ｃ））。そして、リードフレーム２４
を溶解除去する過程で形成された封止樹脂３３の開口部
３４に半田ボール３５を接合することにより、半導体装
置が完成する（図５（ｄ））。
【００２６】第５実施例 本実施例も第３実施例のリードフレームを用いた半導体
装置の製造方法に関するものであるが、第４実施例のも
のとは別の一例を示している。これを図６に基づき説明
する。まず、図６（ａ）に示すリードフレーム２４に、
背面に絶縁性の接着剤が塗布された半導体素子３１をボ
ンディングする（図６（ｂ））。次に、半導体素子３１
の内部電極３２とリードフレーム２４の突起部２８上の
外部電極パット２６とをワイヤー３６によりボンディン
グ接合する（図６（ｃ））。その後、半導体素子３１，
接合ワイヤー３６，外部電極パット２６を封止樹脂３３
により封止する（図６（ｄ））。更に、リードフレーム
２４ごと樹脂封止された半導体装置を過硫酸ナトリウム
水溶液中に浸積して、リードフレーム２４を溶解除去す
る（図６（ｅ））。そして、リードフレーム２４の溶解
除去の過程で形成された封止樹脂３３の開口部３４に半
田ボール３５を接合することにより、本発明の半導体装
置を製造することができる（図６（ｆ））。
【００２７】
【発明の効果】上述のように、本発明によれば、リード
フレーム及びリードフレーム実装技術を用いて高密度実
装が可能な半導体装置を提供できる。これにより、低コ
ストを維持しながらも、回路基板への実装密度の向上と
軽量化を可能にした半導体装置を提供できる。
【図面の簡単な説明】
【図１】第１実施例にかかる半導体装置の構成を示す断
面図である。
【図２】図１に示した半導体装置を組み立てるためのリ
ードフレームの断面図である。
【図３】第２実施例にかかる半導体装置の構成を示す断
面図である。
【図４】（ａ）〜（ｉ）は本発明の半導体装置を組み立
てるためのリードフレームの製造工程を説明するための
図である。
【図５】（ａ）〜（ｄ）は本発明の半導体装置の製造方
法を説明するための図である。
【図６】（ａ）〜（ｆ）は本発明の半導体装置の製造方
法を説明するための図である。
【符号の説明】
１，１２ 半導体装置 ２ ダイパット ３ 絶縁性接着剤 ４，３１ 半導体素子 ５，３２ 内部電極 ６，３６ ワイヤー ７，２６ 外部電極パット ８，３５ 半田ボール ９，３３ 樹脂 １０，３４ 開口部 １１，２４ リードフレーム １３ Ａｕバンプ ２１ 薄板 ２２ レジスト ２３，２７ レジストパターン ２４ａ位置決め穴 ２５ メッキマスク ２８，２９ 突起部

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子と、該半導体素子の電極部と
    電気的に結合された外部電極パットと、該外部電極パッ
    トに接合された半田ボールと、これらを封入する樹脂
    と、により構成し、少なくとも前記半田ボールが他の基
    板と接合可能に露出するように樹脂封止したことを特徴
    とする半導体装置。
  2. 【請求項２】 前記半導体素子と前記外部電極パットと
    はバンプ接合により接合されていることを特徴とする請
    求項１に記載の半導体装置。
  3. 【請求項３】 前記外部電極パットは、金，銀，パラジ
    ウム，チタン，又はニッケルのうち少なくとも１種類の
    金属を用いて形成されていることを特徴とする請求項１
    又は２に記載の半導体装置。
  4. 【請求項４】 用いられる半導体素子の電極数と少なく
    とも一致した数の外部電極パットを有し、該外部電極パ
    ットは前記半導体素子の電極とは異なる材質を用いて構
    成され、該外部電極パットを突起部で支えるようにした
    ことを特徴とする請求項１乃至３の何れかに記載の半導
    体装置を組み立てるためのリードフレーム。
  5. 【請求項５】 前記リードフレームは鉄合金，銅，又は
    銅合金の何れかからなり、前記外部電極パットは金，
    銀，パラジウム，チタン，又はニッケルのうちの少なく
    とも１種類の金属を用いて形成されていることを特徴と
    する請求項４に記載のリードフレーム。
  6. 【請求項６】 請求項５又は６に記載のリードフレーム
    の外部電極パットと半導体素子の電極とをバンプ接合し
    た後前記外部電極パットの一部が露出するような開口部
    が形成されるように樹脂封止し、次いで前記リードフレ
    ームを溶解除去した後前記開口部に半田ボールを挿入し
    該半田ボールと前記外部電極パットとを接合するように
    した半導体装置の製造方法。
  7. 【請求項７】 背面にダイパットが接合された半導体素
    子と、該半導体素子の電極部と電気的に結合された外部
    電極パットと、該外部電極パットに接合された半田ボー
    ルと、これらを封入する樹脂と、により構成し、少なく
    とも前記半田ボールが他の基板と接合可能に露出するよ
    うに樹脂封止したことを特徴とする半導体装置。
  8. 【請求項８】 前記半導体素子と前記外部電極パットと
    はワイヤーボンディングにより接合されていることを特
    徴とする請求項７に記載の半導体装置。
  9. 【請求項９】 前記外部電極パット及び前記半導体素子
    の背面に接合されたダイパットは、金，銀，パラジウ
    ム，チタン，又はニッケルのうちの少なくとも１種類の
    金属を用いて形成されていることを特徴とする請求項７
    又は８に記載の半導体装置。
  10. 【請求項１０】 用いられる半導体素子の電極数と少な
    くとも一致した数の外部電極パットを有し、該外部電極
    パット及び前記半導体素子を搭載するためのダイパット
    は前記半導体素子の電極とは異なる材質を用いて構成さ
    れ、該外部電極パット及びダイパットを突起部で支える
    ようにしたことを特徴とする請求項７乃至９の何れかに
    記載の半導体装置を組み立てるためのリードフレーム。
  11. 【請求項１１】 前記リードフレームは鉄合金，銅，又
    は銅合金の何れかからなり、前記外部電極パット及びダ
    イパットは金，銀，パラジウム，チタン，又はニッケル
    のうちの少なくとも１種類の金属を用いて形成されてい
    ることを特徴とする請求項１０に記載のリードフレー
    ム。
  12. 【請求項１２】 半導体素子を前記リードフレームのダ
    イパットに接合し、次いで前記半導体素子の電極と前記
    リードフレームの外部電極パットとをワイヤーボンディ
    ングで接合し、前記半導体素子，接合ワイヤー，外部電
    極パットを該外部電極パットの一部が露出するような開
    口部が形成されるように樹脂封止した後前記リードフレ
    ームを溶解除去し、前記開口部に半田ボールを挿入して
    該半田ボールと前記外部電極パットとを接合するように
    したことを特徴とする半導体装置の製造方法。
JP9327947A 1997-11-28 1997-11-28 半導体装置とこれを組み立てるためのリードフレーム、及び半導体装置の製造方法 Pending JPH11163024A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9327947A JPH11163024A (ja) 1997-11-28 1997-11-28 半導体装置とこれを組み立てるためのリードフレーム、及び半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9327947A JPH11163024A (ja) 1997-11-28 1997-11-28 半導体装置とこれを組み立てるためのリードフレーム、及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH11163024A true JPH11163024A (ja) 1999-06-18

Family

ID=18204800

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9327947A Pending JPH11163024A (ja) 1997-11-28 1997-11-28 半導体装置とこれを組み立てるためのリードフレーム、及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH11163024A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1187204A2 (en) * 2000-09-04 2002-03-13 Sanyo Electric Co., Ltd. Circuit device and method of manufacturing the same
WO2003085729A1 (en) * 2002-04-11 2003-10-16 Koninklijke Philips Electronics N.V. Method of manufacturing an electronic device
WO2003085728A1 (en) * 2002-04-11 2003-10-16 Koninklijke Philips Electronics N.V. Carrier, method of manufacturing a carrier and an electronic device
WO2003085730A1 (en) 2002-04-11 2003-10-16 Koninklijke Philips Electronics N.V. Method of manufacturing an electronic device, and electronic device
EP1154478A3 (en) * 2000-05-09 2004-04-07 Sanyo Electric Co., Ltd. Sheet-like board member, lead frame, and manufacture of a semiconductor device
EP1191590A3 (en) * 2000-09-20 2004-04-14 SANYO ELECTRIC Co., Ltd. Semiconductor device and semiconductor module
EP1160858A3 (en) * 2000-05-24 2004-04-28 Sanyo Electric Co., Ltd. A board for manufacturing a bga and method of manufacturing semiconductor device using thereof
EP1187205A3 (en) * 2000-09-06 2004-06-23 Sanyo Electric Co., Ltd. Chip scale package with thermally and electrically conductive pad and manufacturing method thereof
US7173336B2 (en) 2000-01-31 2007-02-06 Sanyo Electric Co., Ltd. Hybrid integrated circuit device
KR101003061B1 (ko) * 2002-10-09 2010-12-22 미크로나스 게엠베하 모노리식 집적 회로용 캐리어 장치

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7276793B2 (en) 2000-01-31 2007-10-02 Sanyo Electric Co., Ltd. Semiconductor device and semiconductor module
US7173336B2 (en) 2000-01-31 2007-02-06 Sanyo Electric Co., Ltd. Hybrid integrated circuit device
EP1154478A3 (en) * 2000-05-09 2004-04-07 Sanyo Electric Co., Ltd. Sheet-like board member, lead frame, and manufacture of a semiconductor device
US7138296B2 (en) 2000-05-24 2006-11-21 Sanyo Electric Co., Ltd. Board for manufacturing a BGA and method of manufacturing semiconductor device using thereof
US6975022B2 (en) 2000-05-24 2005-12-13 Sanyo Electric Co., Ltd. Board for manufacturing a BGA and method of manufacturing semiconductor device using thereof
EP1160858A3 (en) * 2000-05-24 2004-04-28 Sanyo Electric Co., Ltd. A board for manufacturing a bga and method of manufacturing semiconductor device using thereof
EP1187204A2 (en) * 2000-09-04 2002-03-13 Sanyo Electric Co., Ltd. Circuit device and method of manufacturing the same
EP1187204A3 (en) * 2000-09-04 2004-05-06 Sanyo Electric Co., Ltd. Circuit device and method of manufacturing the same
US6963126B2 (en) 2000-09-06 2005-11-08 Sanyo Electric Co., Ltd. Semiconductor device with under-fill material below a surface of a semiconductor chip
EP1187205A3 (en) * 2000-09-06 2004-06-23 Sanyo Electric Co., Ltd. Chip scale package with thermally and electrically conductive pad and manufacturing method thereof
EP1191590A3 (en) * 2000-09-20 2004-04-14 SANYO ELECTRIC Co., Ltd. Semiconductor device and semiconductor module
WO2003085730A1 (en) 2002-04-11 2003-10-16 Koninklijke Philips Electronics N.V. Method of manufacturing an electronic device, and electronic device
WO2003085728A1 (en) * 2002-04-11 2003-10-16 Koninklijke Philips Electronics N.V. Carrier, method of manufacturing a carrier and an electronic device
WO2003085729A1 (en) * 2002-04-11 2003-10-16 Koninklijke Philips Electronics N.V. Method of manufacturing an electronic device
KR101003061B1 (ko) * 2002-10-09 2010-12-22 미크로나스 게엠베하 모노리식 집적 회로용 캐리어 장치

Similar Documents

Publication Publication Date Title
US7307347B2 (en) Resin-encapsulated package, lead member for the same and method of fabricating the lead member
US6291271B1 (en) Method of making semiconductor chip package
JP2002190551A (ja) 配線基板、半導体装置、及び配線基板の製造方法
US20060118940A1 (en) Semiconductor device and method of fabricating the same
JP3947750B2 (ja) 半導体装置の製造方法及び半導体装置
JPH11163024A (ja) 半導体装置とこれを組み立てるためのリードフレーム、及び半導体装置の製造方法
JP2000091488A (ja) 樹脂封止型半導体装置とそれに用いられる回路部材
JP5850347B2 (ja) 樹脂封止型半導体装置
JPH11251505A (ja) 半導体装置及びその製造方法
JP2001223287A (ja) インターポーザーの製造方法
JP2956659B2 (ja) 半導体装置およびそのリードフレーム
JP4357728B2 (ja) 樹脂封止型半導体装置
JP2001230345A (ja) 半導体装置及びその製造方法並びにその製造に用いられるリードフレーム
JPH11145322A (ja) 半導体装置
KR20040098170A (ko) 금속 칩스케일 반도체패키지 및 그 제조방법
JPH10340925A (ja) 半導体装置およびその製造方法
JP2652222B2 (ja) 電子部品搭載用基板
JPH08107127A (ja) 半導体装置
JP3030605B2 (ja) 半導体装置
JPH10154766A (ja) 半導体パッケージの製造方法及び半導体パッケージ
JPH1174411A (ja) 樹脂封止型半導体装置とそれに用いられる回路部材
JPH1056122A (ja) 表面実装型半導体装置の製造方法および表面実装型半導体装置、およびそれに用いられるリードフレーム部材
JP2003037206A (ja) 電子部品実装基板及びその製造方法
JP2003318357A (ja) 半導体パッケージの製造方法
JPH0823162A (ja) 半導体装置の回路基板への接合方法