JPH1031691A - マスクパターンデータのレイアウト検証装置 - Google Patents
マスクパターンデータのレイアウト検証装置Info
- Publication number
- JPH1031691A JPH1031691A JP8187641A JP18764196A JPH1031691A JP H1031691 A JPH1031691 A JP H1031691A JP 8187641 A JP8187641 A JP 8187641A JP 18764196 A JP18764196 A JP 18764196A JP H1031691 A JPH1031691 A JP H1031691A
- Authority
- JP
- Japan
- Prior art keywords
- mask pattern
- data
- pattern data
- design rule
- masking
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 レイアウト検証に要する工数を増大させるこ
となく、比較的容易で安価な工夫により、疑似的なエラ
ーのない高精度なレイアウト検証装置を提供することに
ある。 【解決手段】 各レイアウト部分のマスクパタンデータ
にマスキングデータを付加する手段２と、各マスクパタ
ンデータと各マスキングデータとの論理積をとりデザイ
ンルール別のマスクパタンデータ８を作成し出力する手
段７と、各マスクパタンデータと各マスキングデータと
の否定をとり通常のデザインルールのマスクパタンデー
タ１０を作成し出力する手段９と、これらのマスクパタ
ンデータ８、１０毎のデザインルールに従ってデザイン
ルール検証を実行する手段１１とからなる。
となく、比較的容易で安価な工夫により、疑似的なエラ
ーのない高精度なレイアウト検証装置を提供することに
ある。 【解決手段】 各レイアウト部分のマスクパタンデータ
にマスキングデータを付加する手段２と、各マスクパタ
ンデータと各マスキングデータとの論理積をとりデザイ
ンルール別のマスクパタンデータ８を作成し出力する手
段７と、各マスクパタンデータと各マスキングデータと
の否定をとり通常のデザインルールのマスクパタンデー
タ１０を作成し出力する手段９と、これらのマスクパタ
ンデータ８、１０毎のデザインルールに従ってデザイン
ルール検証を実行する手段１１とからなる。
Description
【０００１】
【発明の属する技術分野】本発明は、ＬＳＩ（大規模集
積回路）などのような異なるデザインルールで設計され
るマスクパターンデータのデザインルール検証を行なう
マスクパターンデータのレイアウト検証装置に関するも
のである。
積回路）などのような異なるデザインルールで設計され
るマスクパターンデータのデザインルール検証を行なう
マスクパターンデータのレイアウト検証装置に関するも
のである。
【０００２】
【従来の技術】従来、この種のレイアウト検証装置に
は、特開平５ー２７４１２号公報に開示されているよう
な、マスクパターンに付加された幾何学的デザインルー
ルを抽出し、各デザインルールに対応したマスクパター
ン毎にマスクパターン検証を行なうとともに、検討結果
のエラー内容を編集し、グラフィック表示およびリスト
出力するといったものや、特開平４ー３１３１６３号公
報に開示されているような、階層的に構築されているマ
スクパターンの設計仕様の異なる下位ブロック毎に属性
を与え、この属性により夫々に対応したデザインルール
を予め定めておき、各ブロックの仕様に対応した夫々の
デザインルールに基づきデザインルールのチェックを行
なうといったものなどがある。
は、特開平５ー２７４１２号公報に開示されているよう
な、マスクパターンに付加された幾何学的デザインルー
ルを抽出し、各デザインルールに対応したマスクパター
ン毎にマスクパターン検証を行なうとともに、検討結果
のエラー内容を編集し、グラフィック表示およびリスト
出力するといったものや、特開平４ー３１３１６３号公
報に開示されているような、階層的に構築されているマ
スクパターンの設計仕様の異なる下位ブロック毎に属性
を与え、この属性により夫々に対応したデザインルール
を予め定めておき、各ブロックの仕様に対応した夫々の
デザインルールに基づきデザインルールのチェックを行
なうといったものなどがある。
【０００３】
【発明が解決しようとする課題】しかしながら、従来の
レイアウト検証装置では、異なるデザインルールのマス
クパターンを区別してデザインルール検証するために、
それぞれのマスクパターンにデザインルールと当該デザ
インルールに従う座標領域を与える必要があり、これが
技術的に難易度が高いため、レイアウト検証に要する工
数が大きくなってしまうという不都合があった。さら
に、従来のレイアウト検証装置では、最上位のブロック
（ＴＯＰ）のデザインルールによるデザインルール検証
の際に、属性が与えられた下位ブロックに発生する疑似
的なエラーを削除するための手段を別途設ける必要があ
り、それに伴って、レイアウト検証に費やす工数が増大
してしまうという不都合も生じていた。
レイアウト検証装置では、異なるデザインルールのマス
クパターンを区別してデザインルール検証するために、
それぞれのマスクパターンにデザインルールと当該デザ
インルールに従う座標領域を与える必要があり、これが
技術的に難易度が高いため、レイアウト検証に要する工
数が大きくなってしまうという不都合があった。さら
に、従来のレイアウト検証装置では、最上位のブロック
（ＴＯＰ）のデザインルールによるデザインルール検証
の際に、属性が与えられた下位ブロックに発生する疑似
的なエラーを削除するための手段を別途設ける必要があ
り、それに伴って、レイアウト検証に費やす工数が増大
してしまうという不都合も生じていた。
【０００４】本発明は、上記課題に鑑みてなされたもの
であり、その目的とするところは、マスキングという比
較的容易な技術を用いることにより、レイアウト検証に
費やす工数を増やすことなく、実際にはデザインルール
に反していないにも係わらずエラーとと判断されてしま
う、所謂疑似的エラーの発生を解消するようなマスクパ
ターンデータのレイアウト検証装置を提供することにあ
る。
であり、その目的とするところは、マスキングという比
較的容易な技術を用いることにより、レイアウト検証に
費やす工数を増やすことなく、実際にはデザインルール
に反していないにも係わらずエラーとと判断されてしま
う、所謂疑似的エラーの発生を解消するようなマスクパ
ターンデータのレイアウト検証装置を提供することにあ
る。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に、第一の発明によるマスクパターンデータのレイアウ
ト検証装置は、各レイアウト部分のマスクパタンデータ
を読み込み、マスクパタンデータそれぞれにマスクパタ
ンデータ毎のマスキングデータを付加することにより第
１のデータを作成するマスキングデータ付加手段と、読
み込んだ第１のデータを用い、各マスクパタンデータと
各マスキングデータとの論理積をとりデザインルール別
の第１のマスクパタンデータを作成し出力する部分マス
クパタンデータ出力手段と、読み込んだ第１のデータを
用い、各マスクパタンデータと各マスキングデータとの
否定をとり通常のデザインルールの第２のマスクパタン
データを作成し出力する通常マスクパタンデータ出力手
段と、第１のマスクパタンデータと第２のマスクパタン
データに対し、各マスクパタンデータ毎のデザインルー
ルに従ってデザインルール検証を実行するデザインルー
ル検証手段とから構成されている。また、第二の発明に
よるマスクパターンデータのレイアウト検証装置は、さ
らに、第１のマスクパタンデータ全ての論理和をとりマ
スキングされた全てのマスクパタンデータである第３の
マスクパタンデータを作成し出力する全マスクパタンデ
ータ出力手段を備えたものである。
に、第一の発明によるマスクパターンデータのレイアウ
ト検証装置は、各レイアウト部分のマスクパタンデータ
を読み込み、マスクパタンデータそれぞれにマスクパタ
ンデータ毎のマスキングデータを付加することにより第
１のデータを作成するマスキングデータ付加手段と、読
み込んだ第１のデータを用い、各マスクパタンデータと
各マスキングデータとの論理積をとりデザインルール別
の第１のマスクパタンデータを作成し出力する部分マス
クパタンデータ出力手段と、読み込んだ第１のデータを
用い、各マスクパタンデータと各マスキングデータとの
否定をとり通常のデザインルールの第２のマスクパタン
データを作成し出力する通常マスクパタンデータ出力手
段と、第１のマスクパタンデータと第２のマスクパタン
データに対し、各マスクパタンデータ毎のデザインルー
ルに従ってデザインルール検証を実行するデザインルー
ル検証手段とから構成されている。また、第二の発明に
よるマスクパターンデータのレイアウト検証装置は、さ
らに、第１のマスクパタンデータ全ての論理和をとりマ
スキングされた全てのマスクパタンデータである第３の
マスクパタンデータを作成し出力する全マスクパタンデ
ータ出力手段を備えたものである。
【０００６】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面に基づいて詳細に説明する。図１は、本発明の第
一の実施例のレイアウト検証装置を示す説明図である。
本発明の第一の実施例のレイアウト検証装置は、各レイ
アウト部分のマスクパタンデータを持つデータファイル
１から各マスクパタンデータを読み込み、異なるデザイ
ンルールのマスクパタンデータを区別するために各レイ
アウト部分のマスキングデータ（例えば、マスクレイヤ
ー）を付加するマスキングデータ付加手段２と、マスキ
ングデータ付加手段２で作られた第１のデータ（マスク
パタンデータ＋マスキングデータ）３を読み込む第１デ
ータ読み込み手段４と、各レイアウト部分のデザインル
ール（ａ，ｂ，ｃ，・・・）５を読み込むデザインルー
ル読み込み手段６と、各マスクパタンデータと各マスキ
ングデータとのＡＮＤ（論理積）をとり、デザインルー
ル別のマスクパタンデータ（Ａ，Ｂ）８を出力する部分
マスクパタンデータ出力手段７と、各マスクパタンデー
タと全マスキングデータのＮＯＴ（否定）をとり、通常
のデザインルールのマスクパタンデータ１０を出力する
通常マスクパタンデータ出力手段９と、部分マスクパタ
ンデータ出力手段７から出力されるマスクパタンデータ
８および通常マスクパタンデータ出力手段９から出力さ
れるマスクパタンデータ１０それぞれのデザインルール
検証すなわちレイアウト検証を行い、エラー箇所１２と
エラー箇所データ１３を出力するデザインルール検証手
段１１とからなる。
て図面に基づいて詳細に説明する。図１は、本発明の第
一の実施例のレイアウト検証装置を示す説明図である。
本発明の第一の実施例のレイアウト検証装置は、各レイ
アウト部分のマスクパタンデータを持つデータファイル
１から各マスクパタンデータを読み込み、異なるデザイ
ンルールのマスクパタンデータを区別するために各レイ
アウト部分のマスキングデータ（例えば、マスクレイヤ
ー）を付加するマスキングデータ付加手段２と、マスキ
ングデータ付加手段２で作られた第１のデータ（マスク
パタンデータ＋マスキングデータ）３を読み込む第１デ
ータ読み込み手段４と、各レイアウト部分のデザインル
ール（ａ，ｂ，ｃ，・・・）５を読み込むデザインルー
ル読み込み手段６と、各マスクパタンデータと各マスキ
ングデータとのＡＮＤ（論理積）をとり、デザインルー
ル別のマスクパタンデータ（Ａ，Ｂ）８を出力する部分
マスクパタンデータ出力手段７と、各マスクパタンデー
タと全マスキングデータのＮＯＴ（否定）をとり、通常
のデザインルールのマスクパタンデータ１０を出力する
通常マスクパタンデータ出力手段９と、部分マスクパタ
ンデータ出力手段７から出力されるマスクパタンデータ
８および通常マスクパタンデータ出力手段９から出力さ
れるマスクパタンデータ１０それぞれのデザインルール
検証すなわちレイアウト検証を行い、エラー箇所１２と
エラー箇所データ１３を出力するデザインルール検証手
段１１とからなる。
【０００７】図２は、マスクパタンデータとそれにマス
キングデータを付加した状態の一例を示す説明図であ
る。本実施例におけるマスクパタンデータは、入出力端
子（以下、Ｉ／Ｏという）２１と、メモリ２２、チップ
全体２３とからなっており、これに対してマスキングデ
ータは、通常のデザインルールとは異なるデザインルー
ルのマスクパタン部分を覆うようにＣＡＤ（Ｃｏｍｐｕ
ｔｅｒ Ａｉｄｅｄ Ｄｅｓｉｇｎ）ツール等を用い
て付加される。この図２は、Ｉ／Ｏ２１（図中Ａの部
分）とメモリ２２（図中Ｂの部分）とがマスキングされ
た異なるデザインルールであり、チップ全体２３（図中
Ｃの部分）はマスキングされていない通常のデザインル
ールである例を示してある。
キングデータを付加した状態の一例を示す説明図であ
る。本実施例におけるマスクパタンデータは、入出力端
子（以下、Ｉ／Ｏという）２１と、メモリ２２、チップ
全体２３とからなっており、これに対してマスキングデ
ータは、通常のデザインルールとは異なるデザインルー
ルのマスクパタン部分を覆うようにＣＡＤ（Ｃｏｍｐｕ
ｔｅｒ Ａｉｄｅｄ Ｄｅｓｉｇｎ）ツール等を用い
て付加される。この図２は、Ｉ／Ｏ２１（図中Ａの部
分）とメモリ２２（図中Ｂの部分）とがマスキングされ
た異なるデザインルールであり、チップ全体２３（図中
Ｃの部分）はマスキングされていない通常のデザインル
ールである例を示してある。
【０００８】今度は、さらに詳細に示したマスクパタン
データ８、１０の例を、図３、図４、図５を用いて紹介
することにする。なお、これら図中のＡ，Ｂ，Ｃについ
ても、図２と同じ部位を指し示している。図３は、マス
クパタンデータとＩ／Ｏ２１のマスキングデータとのＡ
ＮＤ（論理積）をとった状態のマスクパタンデータの一
例を示す説明図であり、図４は、同様にマスクパタンデ
ータとメモリ２２のマスキングデータとのＡＮＤ（論理
積）をとった状態のマスクパタンデータの一例を示す説
明図である。ここでは、各デザインルール別にＡとＢの
マスキングデータそれぞれが付加されたＡとＢの各マス
クパタンデータ８が図３と図４に例示されている。図５
は、マスクパタンデータと全マスキングデータとのＮＯ
Ｔ（否定）をとった状態の一例を示す説明図であり、い
ずれのマスキングデータも存在していない通常のデザイ
ンルールのマスクパタンデータ１０が示されている。
データ８、１０の例を、図３、図４、図５を用いて紹介
することにする。なお、これら図中のＡ，Ｂ，Ｃについ
ても、図２と同じ部位を指し示している。図３は、マス
クパタンデータとＩ／Ｏ２１のマスキングデータとのＡ
ＮＤ（論理積）をとった状態のマスクパタンデータの一
例を示す説明図であり、図４は、同様にマスクパタンデ
ータとメモリ２２のマスキングデータとのＡＮＤ（論理
積）をとった状態のマスクパタンデータの一例を示す説
明図である。ここでは、各デザインルール別にＡとＢの
マスキングデータそれぞれが付加されたＡとＢの各マス
クパタンデータ８が図３と図４に例示されている。図５
は、マスクパタンデータと全マスキングデータとのＮＯ
Ｔ（否定）をとった状態の一例を示す説明図であり、い
ずれのマスキングデータも存在していない通常のデザイ
ンルールのマスクパタンデータ１０が示されている。
【０００９】つぎに、本発明の第一の実施例の動作につ
いて説明する。まず初めに、異なるデザインルールのマ
スクパタンデータを区別するために、マスキングデータ
付加手段２でデータファイル１から読み出した各マスク
パタンデータにマスキングデータを付加し、第１のデー
タ（マスクパタンデータ＋マスキングデータ）３を出力
する。ここでのマスキングデータは、通常のデザインル
ールとは異なるデザインルールのマスクパタンデータを
覆うように付加される。そして、第１データ読み込み手
段４においてマスキングデータ付加手段２で作成された
第１のデータ３を読み出し、一方のデザインルール読み
込み手段６では異なるデザインルールのマスクパタンデ
ータに対応する各デザインルール５を読み出す。
いて説明する。まず初めに、異なるデザインルールのマ
スクパタンデータを区別するために、マスキングデータ
付加手段２でデータファイル１から読み出した各マスク
パタンデータにマスキングデータを付加し、第１のデー
タ（マスクパタンデータ＋マスキングデータ）３を出力
する。ここでのマスキングデータは、通常のデザインル
ールとは異なるデザインルールのマスクパタンデータを
覆うように付加される。そして、第１データ読み込み手
段４においてマスキングデータ付加手段２で作成された
第１のデータ３を読み出し、一方のデザインルール読み
込み手段６では異なるデザインルールのマスクパタンデ
ータに対応する各デザインルール５を読み出す。
【００１０】続いて部分マスクパタンデータ出力手段７
では、第１データ読み込み手段４で読み出した第１のデ
ータ３を基に、マスクパタンデータと各マスキングデー
タとのＡＮＤ（論理積）をとり、デザインルール別にマ
スクパタンデータ８を出力する。また、通常マスクパタ
ンデータ出力手段９では、第１データ読み込み手段４で
読み出した第１のデータ３を基に、マスクパタンデータ
と全マスキングデータとのＮＯＴ（否定）をとること
で、どのマスキングデータ上にも存在しない通常のデザ
インルールのマスクパタンデータ１０を出力する。最後
に、デザインルール検証手段１１において、いま出力さ
れたデザインルール別のマスクパタンデータ８と通常の
デザインルールのマスクパタンデータ１０について、そ
れぞれのマスクパタンデータ８、１０に対応するデザイ
ンルールにに基づいてデザインルール検証を行ない、エ
ラー箇所１２とエラー箇所データ１３とを出力してマス
クパタンデータのレイアウト検証を終了する。
では、第１データ読み込み手段４で読み出した第１のデ
ータ３を基に、マスクパタンデータと各マスキングデー
タとのＡＮＤ（論理積）をとり、デザインルール別にマ
スクパタンデータ８を出力する。また、通常マスクパタ
ンデータ出力手段９では、第１データ読み込み手段４で
読み出した第１のデータ３を基に、マスクパタンデータ
と全マスキングデータとのＮＯＴ（否定）をとること
で、どのマスキングデータ上にも存在しない通常のデザ
インルールのマスクパタンデータ１０を出力する。最後
に、デザインルール検証手段１１において、いま出力さ
れたデザインルール別のマスクパタンデータ８と通常の
デザインルールのマスクパタンデータ１０について、そ
れぞれのマスクパタンデータ８、１０に対応するデザイ
ンルールにに基づいてデザインルール検証を行ない、エ
ラー箇所１２とエラー箇所データ１３とを出力してマス
クパタンデータのレイアウト検証を終了する。
【００１１】上述したように、本発明の第一の実施例に
よれば、マスキング（マスキングデータの付加）という
比較的容易な技術を用いて各デザインルール別にマスク
パタンデータを区別し、それに対応したデザインルール
を用いてデザインルール検証を行なうようにしたので、
異なるデザインルールが区別されないときに発生してし
まう疑似的なエラーの発生を未然に防ぐことができると
いう効果がある。
よれば、マスキング（マスキングデータの付加）という
比較的容易な技術を用いて各デザインルール別にマスク
パタンデータを区別し、それに対応したデザインルール
を用いてデザインルール検証を行なうようにしたので、
異なるデザインルールが区別されないときに発生してし
まう疑似的なエラーの発生を未然に防ぐことができると
いう効果がある。
【００１２】今度は、本発明の第二の実施例を説明す
る。図６は、Ｉ／Ｏのマスクパタンデータとメモリのマ
スクパタンデータとのＯＲ（論理和）をとった状態のマ
スクパタンデータの一例を示す説明図であり、図７は、
本発明の第二の実施例のレイアウト検証装置を示す説明
図である。なお、第一の実施例と同一の構成については
同一の符号を付け、重複するものについてはその説明を
省略する。本発明の第二の実施例のレイアウト検証装置
は、第一の実施例のレイアウト検証装置に加えて、部分
マスクパタンデータ出力手段７から出力されるマスクパ
タンデータ８を用いてデザインルール別のマスクパタン
データのＯＲ（論理和）をとり、マスキングされた全て
のマスクパタンデータ（マスクパタンデータ＋マスキン
グデータ）１５を出力する全マスクパタンデータ出力手
段１４と、各レイアウト部分のデザインルール５ととも
にチップ全体のデザインルール１６を読み込むデザイン
ルール読み込み手段６と、デザインルール別のマスクパ
タンデータ８、通常のデザインルールのマスクパタンデ
ータ１０そしてマスキングされた全てのマスクパタンデ
ータ１５それぞれにデザインルール検証を行い、エラー
箇所１２とエラー箇所データ１３を出力するデザインル
ール検証手段１１とからなる。ここで、図６に関しても
う少し具体的な説明を加えておくことにする。図６に
は、Ｉ／Ｏ２１のマスクパタンデータ（図中のＡの部
分）とメモリ２２のマスクパタンデータ（図中のＢの部
分）とのＯＲ（論理和）をとることによって得られる、
マスキングされた全てのマスクパタンデータの一例が示
されている。
る。図６は、Ｉ／Ｏのマスクパタンデータとメモリのマ
スクパタンデータとのＯＲ（論理和）をとった状態のマ
スクパタンデータの一例を示す説明図であり、図７は、
本発明の第二の実施例のレイアウト検証装置を示す説明
図である。なお、第一の実施例と同一の構成については
同一の符号を付け、重複するものについてはその説明を
省略する。本発明の第二の実施例のレイアウト検証装置
は、第一の実施例のレイアウト検証装置に加えて、部分
マスクパタンデータ出力手段７から出力されるマスクパ
タンデータ８を用いてデザインルール別のマスクパタン
データのＯＲ（論理和）をとり、マスキングされた全て
のマスクパタンデータ（マスクパタンデータ＋マスキン
グデータ）１５を出力する全マスクパタンデータ出力手
段１４と、各レイアウト部分のデザインルール５ととも
にチップ全体のデザインルール１６を読み込むデザイン
ルール読み込み手段６と、デザインルール別のマスクパ
タンデータ８、通常のデザインルールのマスクパタンデ
ータ１０そしてマスキングされた全てのマスクパタンデ
ータ１５それぞれにデザインルール検証を行い、エラー
箇所１２とエラー箇所データ１３を出力するデザインル
ール検証手段１１とからなる。ここで、図６に関しても
う少し具体的な説明を加えておくことにする。図６に
は、Ｉ／Ｏ２１のマスクパタンデータ（図中のＡの部
分）とメモリ２２のマスクパタンデータ（図中のＢの部
分）とのＯＲ（論理和）をとることによって得られる、
マスキングされた全てのマスクパタンデータの一例が示
されている。
【００１３】つぎに、本発明の第二の実施例の動作につ
いて説明する。まず初めに、異なるデザインルールのマ
スクパタンデータを区別するために、マスキングデータ
付加手段２でデータファイル１から読み出した各マスク
パタンデータにマスキングデータを付加し、第１のデー
タ（マスクパタンデータ＋マスキングデータ）３を出力
する。ここでのマスキングデータは、通常のデザインル
ールとは異なるデザインルールのマスクパタンデータを
覆うように付加される。そして、第１データ読み込み手
段４においてマスキングデータ付加手段２で作成された
第１のデータ３を読み出し、一方のデザインルール読み
込み手段６では、異なるデザインルールのマスクパタン
データに対応する各デザインルール５とともにチップ全
体のデザインルール１６を読み出す。
いて説明する。まず初めに、異なるデザインルールのマ
スクパタンデータを区別するために、マスキングデータ
付加手段２でデータファイル１から読み出した各マスク
パタンデータにマスキングデータを付加し、第１のデー
タ（マスクパタンデータ＋マスキングデータ）３を出力
する。ここでのマスキングデータは、通常のデザインル
ールとは異なるデザインルールのマスクパタンデータを
覆うように付加される。そして、第１データ読み込み手
段４においてマスキングデータ付加手段２で作成された
第１のデータ３を読み出し、一方のデザインルール読み
込み手段６では、異なるデザインルールのマスクパタン
データに対応する各デザインルール５とともにチップ全
体のデザインルール１６を読み出す。
【００１４】続いて部分マスクパタンデータ出力手段７
では、第１データ読み込み手段４で読み出した第１のデ
ータ３を基に、マスクパタンデータと各マスキングデー
タとのＡＮＤ（論理積）をとり、デザインルール別にマ
スクパタンデータ８を出力する。また、通常マスクパタ
ンデータ出力手段９では、第１データ読み込み手段４で
読み出した第１のデータ３を基に、マスクパタンデータ
と全マスキングデータとのＮＯＴ（否定）をとること
で、どのマスキングデータ上にも存在しない通常のデザ
インルールのマスクパタンデータ１０を出力する。一
方、手段１４では、デザインルール別のマスクパタンデ
ータ８を用いて、デザインルール別の全マスクパタンデ
ータのＯＲ（論理和）をとり、マスキングされた全ての
マスクパタンデータであるマスクパタンデータ１５を出
力する。そして最後に、デザインルール検証手段１１に
おいて、いま出力されたデザインルール別のマスクパタ
ンデータ８と通常のデザインルールのマスクパタンデー
タ１０とマスキングされた全てのマスクパタンデータ１
５について、それぞれのデータ８、１０、１５に対応す
るデザインルールに基づいてデザインルール検証を行な
い、エラー箇所１２とエラー箇所データ１３とを出力し
てマスクパタンデータのレイアウト検証を終了する。
では、第１データ読み込み手段４で読み出した第１のデ
ータ３を基に、マスクパタンデータと各マスキングデー
タとのＡＮＤ（論理積）をとり、デザインルール別にマ
スクパタンデータ８を出力する。また、通常マスクパタ
ンデータ出力手段９では、第１データ読み込み手段４で
読み出した第１のデータ３を基に、マスクパタンデータ
と全マスキングデータとのＮＯＴ（否定）をとること
で、どのマスキングデータ上にも存在しない通常のデザ
インルールのマスクパタンデータ１０を出力する。一
方、手段１４では、デザインルール別のマスクパタンデ
ータ８を用いて、デザインルール別の全マスクパタンデ
ータのＯＲ（論理和）をとり、マスキングされた全ての
マスクパタンデータであるマスクパタンデータ１５を出
力する。そして最後に、デザインルール検証手段１１に
おいて、いま出力されたデザインルール別のマスクパタ
ンデータ８と通常のデザインルールのマスクパタンデー
タ１０とマスキングされた全てのマスクパタンデータ１
５について、それぞれのデータ８、１０、１５に対応す
るデザインルールに基づいてデザインルール検証を行な
い、エラー箇所１２とエラー箇所データ１３とを出力し
てマスクパタンデータのレイアウト検証を終了する。
【００１５】上述したように、本発明の第二の実施例に
よれば、第一の実施例に加えて、デザインルール別の全
マスキングデータのＯＲ（論理和）をとることによって
得られるマスキングされた全てのマスクパタンデータに
ついても、チップ全体のデザインルールを用いてデザイ
ンルール検証を行なうようにしたので、さらに精度の高
いレイアウト検証を行なうことができるという効果があ
る。最後に、第一、第二の実施例で説明したレイアウト
検証装置は、用途目的に応じて適宜選択されるものであ
り、それぞれがその用途目的に合った利点を備えてい
る。
よれば、第一の実施例に加えて、デザインルール別の全
マスキングデータのＯＲ（論理和）をとることによって
得られるマスキングされた全てのマスクパタンデータに
ついても、チップ全体のデザインルールを用いてデザイ
ンルール検証を行なうようにしたので、さらに精度の高
いレイアウト検証を行なうことができるという効果があ
る。最後に、第一、第二の実施例で説明したレイアウト
検証装置は、用途目的に応じて適宜選択されるものであ
り、それぞれがその用途目的に合った利点を備えてい
る。
【００１６】
【発明の効果】以上詳細に説明したように、本発明のマ
スクパタンデータのレイアウト検証装置によれば、マス
キングという比較的容易でかつ低コスト化が可能な技術
を用いて各デザインルール別にマスクパタンデータを区
別し、その各マスクパタンデータそれぞれに対応したデ
ザインルール毎にデザインルール検証を行なうようにし
てので、各種デザインルールが区別されていないときに
発生してしまう疑似的なエラーの発生を防止することが
できるようになった。
スクパタンデータのレイアウト検証装置によれば、マス
キングという比較的容易でかつ低コスト化が可能な技術
を用いて各デザインルール別にマスクパタンデータを区
別し、その各マスクパタンデータそれぞれに対応したデ
ザインルール毎にデザインルール検証を行なうようにし
てので、各種デザインルールが区別されていないときに
発生してしまう疑似的なエラーの発生を防止することが
できるようになった。
【図１】本発明の第一の実施例のレイアウト検証装置を
示す説明図
示す説明図
【図２】本発明のマスクパタンデータとそれにマスキン
グデータを付加した状態の一例を示す説明図
グデータを付加した状態の一例を示す説明図
【図３】本発明のマスクパタンデータとＩ／Ｏのマスキ
ングデータとのＡＮＤ（論理積）をとった状態の一例を
示す説明図
ングデータとのＡＮＤ（論理積）をとった状態の一例を
示す説明図
【図４】本発明のマスクパタンデータとメモリのマスキ
ングデータとのＡＮＤ（論理積）をとった状態の一例を
示す説明図
ングデータとのＡＮＤ（論理積）をとった状態の一例を
示す説明図
【図５】本発明のマスクパタンデータと全マスキングデ
ータとのＮＯＴ（否定）をとった状態の一例を示す説明
図
ータとのＮＯＴ（否定）をとった状態の一例を示す説明
図
【図６】本発明のＩ／Ｏのマスクパタンデータとメモリ
のマスクパタンデータとのＯＲ（論理和）をとった状態
の一例を示す説明図
のマスクパタンデータとのＯＲ（論理和）をとった状態
の一例を示す説明図
【図７】本発明の第二の実施例のレイアウト検証装置を
示す説明図
示す説明図
２ マスキングデータ付加手段 ４ 第１データ読み込み手段 ６ デザインルール読み込み手段 ７ 部分マスクパタンデータ出力手段 ９ 通常マスクパタンデータ出力手段 １４ 全マスクパタンデータ出力手段 １１、１８ デザインルール検証手段
Claims (2)
- 【請求項１】 マスクパターンデータのレイアウト検証
装置において、 各レイアウト部分のマスクパタンデータを読み込み、該
マスクパタンデータそれぞれに該マスクパタンデータ毎
のマスキングデータを付加することにより第１のデータ
を作成するマスキングデータ付加手段と、 読み込んだ前記第１のデータを用い、各マスクパタンデ
ータと各マスキングデータとの論理積をとりデザインル
ール別の第１のマスクパタンデータを作成し出力する部
分マスクパタンデータ出力手段と、 読み込んだ前記第１のデータを用い、各マスクパタンデ
ータと各マスキングデータとの否定をとり通常のデザイ
ンルールの第２のマスクパタンデータを作成し出力する
通常マスクパタンデータ出力手段と、 前記第１のマスクパタンデータと前記第２のマスクパタ
ンデータに対し、該各マスクパタンデータ毎のデザイン
ルールに従ってデザインルール検証を実行するデザイン
ルール検証手段とからなることを特徴とするマスクパタ
ーンデータのレイアウト検証装置。 - 【請求項２】 マスクパターンデータのレイアウト検証
装置において、 各レイアウト部分のマスクパタンデータを読み込み、該
マスクパタンデータそれぞれに該マスクパタンデータ毎
のマスキングデータを付加することにより第１のデータ
を作成するマスキングデータ付加手段と、 読み込んだ前記第１のデータを用い、各マスクパタンデ
ータと各マスキングデータとの論理積をとりデザインル
ール別の第１のマスクパタンデータを作成し出力する部
分マスクパタンデータ出力手段と、 読み込んだ前記第１のデータを用い、各マスクパタンデ
ータと各マスキングデータとの否定をとり通常のデザイ
ンルールの第２のマスクパタンデータを作成し出力する
通常マスクパタンデータ出力手段と、 前記第１のマスクパタンデータ全ての論理和をとりマス
キングされた全てのマスクパタンデータである第３のマ
スクパタンデータを作成し出力する全マスクパタンデー
タ出力手段と、 前記第１のマスクパタンデータと前記第２のマスクパタ
ンデータ前記第３のマスクパタンデータそれぞれに対
し、該各マスクパタンデータ毎のデザインルールに従っ
てデザインルール検証を実行するデザインルール検証手
段とからなることを特徴とするマスクパターンデータの
レイアウト検証装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8187641A JPH1031691A (ja) | 1996-07-17 | 1996-07-17 | マスクパターンデータのレイアウト検証装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8187641A JPH1031691A (ja) | 1996-07-17 | 1996-07-17 | マスクパターンデータのレイアウト検証装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1031691A true JPH1031691A (ja) | 1998-02-03 |
Family
ID=16209679
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8187641A Withdrawn JPH1031691A (ja) | 1996-07-17 | 1996-07-17 | マスクパターンデータのレイアウト検証装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1031691A (ja) |
-
1996
- 1996-07-17 JP JP8187641A patent/JPH1031691A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5719783A (en) | Method and apparatus for performing timing analysis on a circuit design | |
| JP3304912B2 (ja) | Ａｓｉｃ設計方法およびａｓｉｃ設計装置 | |
| US6321173B1 (en) | System and method for efficient verification of functional equivalence between design models | |
| US7904862B2 (en) | Method and mechanism for performing clearance-based zoning | |
| JPH1031691A (ja) | マスクパターンデータのレイアウト検証装置 | |
| US6965853B2 (en) | Back annotation apparatus for carrying out a simulation based on the extraction result in regard to parasitic elements | |
| JP2936905B2 (ja) | レイアウト検証方法及びその装置 | |
| JP3019032B2 (ja) | 半導体集積回路のレイアウトデータにおけるデザインルールチェック方法および該方法を実施するための装置 | |
| JPH09148441A (ja) | レイアウト検証方法および装置 | |
| JPH04344979A (ja) | パターンレイアウト検証装置 | |
| JPH11338904A (ja) | 設計ルール違反検証方法 | |
| JPS6126243A (ja) | Ｌｓｉア−トワ−クデ−タの回路接続照合出力装置 | |
| JPS5922160A (ja) | 図形処理方法 | |
| JP2630218B2 (ja) | 回路設計装置 | |
| JP3184123B2 (ja) | Ｌｓｉ配線装置 | |
| JP2788763B2 (ja) | 半導体設計装置及び方法 | |
| JP2996153B2 (ja) | Ａｓｉｃ検証方法 | |
| JP3076159B2 (ja) | 半導体集積回路のレイアウト検証方法 | |
| JPH05181934A (ja) | 半導体装置のレイアウトデータ検証方法 | |
| JPH0793392A (ja) | レイアウトパターンデータからの素子抽出方法 | |
| Check | w. Meier | |
| Meier | Hierarchical Netlist Extraction and Design Rule Check | |
| JP3247455B2 (ja) | 集積回路マスクパターンの検証装置 | |
| JP2785708B2 (ja) | 論理シミュレーション方法 | |
| JPH0527412A (ja) | 集積回路マスクパターン検証装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20031007 |