Nothing Special   »   [go: up one dir, main page]

JPH0364049A - 混成集積回路装置 - Google Patents

混成集積回路装置

Info

Publication number
JPH0364049A
JPH0364049A JP19939489A JP19939489A JPH0364049A JP H0364049 A JPH0364049 A JP H0364049A JP 19939489 A JP19939489 A JP 19939489A JP 19939489 A JP19939489 A JP 19939489A JP H0364049 A JPH0364049 A JP H0364049A
Authority
JP
Japan
Prior art keywords
header
integrated circuit
resin
hybrid integrated
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19939489A
Other languages
English (en)
Inventor
Iwamichi Kamishiro
岩道 神代
Masayuki Horie
堀江 正幸
Katsuji Tsuchiya
土屋 勝治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP19939489A priority Critical patent/JPH0364049A/ja
Publication of JPH0364049A publication Critical patent/JPH0364049A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は混成集積回路装置、特にレジンが充填される封
止ケースで封止された混成集積回路装置の製造に適用し
て有効な技術に関する。
〔従来の技術〕
半導体装置のパッケージの一つとして、注型法(Ca、
sting)がある、このキャスティング法については
、たとえば、工業調査会発行「電子材料J 1973年
3月号、昭和48年3月1日発行、P48〜P54に記
載されている。この文献には、ケースを用いるキャステ
ィング法とケースを用いないキャスティング法がある旨
記載されている。ケースを用いる封止方法の一つとして
、ケース内に樹脂を流し込み、ケース内に所望部分を封
止する方法が記載されている。また、ケースを用いない
キャスティング法として、一定量の樹脂を素子表面に滴
下させて硬化形成するドロッピング法、素子全体を樹脂
液中に浸漬し取出し後硬化させるディッピング法、半硬
化状の樹脂粉末をタブレット状に予備成形しこれを素子
表面に載せた後加熱炉内で溶融硬化させるメルトキャス
ト法等がある。
また、特開昭52−103677号公報には、基板にI
C(集積回路)を構成する半導体素子(チップ)や他の
電子部品を搭載し、かつこれらチップや電子部品を保護
レジンで被った構造が記載されている。
(発明が解決しようとする!!題) パワートランジスタ、パワーIC(集積回路)等のパワ
ー半導体素子(パワーチップ)を組み込んだ混成集積回
路装置にあっては、熱伝導率の良好な銅等の金属板(ヘ
ッダ)と、このヘッダの主面に重ね合わせたセラ逅ツク
板からなる配線基板とによって基板が構成され、かつ発
熱量の多いパワーチップは直接または熱伝導性の良好な
放熱板を介してヘッダに固定される場合が多い、そして
、このパワーチップは保護レジン(アンダーコートレジ
ン)で被われている。この場合前記保護レジンは、配線
基板と略同−の熱膨張係数を有するもの、たとえばフェ
ノールレジンが使用されている。
しかし、このような構造の混成集積回路装置を、マイナ
ス55”Cからプラス150°Cに亘る苛酷な温度サイ
クル試験に掛けてみると、前記パワーチップに接続され
るワイヤが破断したり、チップにクラックが発生したり
することがあることが判明した。
これは、保護レジンでパワーチップを被う構造によるも
のであることが分かった。すなわち、パワーチップを被
う保護レジンは、ヘッダや配線基板に亘って延在してい
る0w4からなるヘッダの熱膨張係数は、16〜18X
10−’/”Cとなるとともに、セラミックからなる配
線基板およびフェノールレジンの熱膨張係数は6/7 
X 10−’/”Cと一桁も違う、この結果、温度サイ
クル試験で保護レジンには大きな熱応力が作用し、保護
レジンで被われるワイヤやチップに大きな力が働き、ワ
イヤ破断やチップクランクが発生してしまう。
そこで、本発明者は、パワーチップを保護レジンで被う
ことなく封止ケースのみで封止を行い、他の電子部品を
保護レジンで被う構造にすることによって、電子部品を
始めとしてパワーチップの耐湿性が図れることに気が付
き、本発明を威した。
本発明の目的は、混成集積回路装置において、搭載電子
部品をレジンで保護するとともに、発熱量の大きい半導
体素子およびこれに接続されるワイヤの熱応力に起因す
る不良発生を抑止することにある。
本発明の他の目的は、温度サイクルに強い信頼性の高い
混成集積回路装置を提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。
〔課題を解決するための手段〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
すなわち、本発明の混成集積回路装置は、基板が放熱性
の良好なヘッダと、このヘッダに部分的に重ね合わされ
たセラミック板からなる配線基板とによって構成され、
抵抗、コンデンサ等は直接前記配線基板に固定され、パ
ワーチップは放熱板を介してヘッダに搭載されている。
また、前記基板の主面は封止ケースが取り付けられ、基
板に固定された電子部品を全て被うようになっている。
また、前記封止ケースは、封止ケースに取り付けられる
蓋によって塞がれるレジン充填部と、前記蓋で塞がれる
前に既に上部が閉じられた中空部とからなり、前記中空
部はパワーチップを被い、レジン充填部は他の電子部品
を被う構造となっている。また、前記レジン充填部には
前記蓋を取り付ける前に保護レジン(封止レジン)が充
填されて電子部品を保護するようになっている。したが
って、前記パワーチップは保護レジン(アンダーコート
レジン等)に被われることなく封止ケースのみによって
封止されるようになっている。
〔作用〕
上記した手段によれば、本発明の混成集積回路装置にあ
っては、発熱量の多いパワーチップは封止ケースの中空
部で封止されるため、パワーチップは単に放熱板上に載
る構造であるとともに、ワイヤはその両端をそれぞれ別
々にパワーチップの電極または配線基板の配線層に接続
する構造となっていて、従来のように保護レジン(アン
ダーコートレジン等)で被われるようなことはないので
、熱変動に伴うヘッダと配線基板との相互の位置変化が
生じても、熱応力がパワーチップやワイヤに作用するこ
ともなく、ワイヤ破断やチップクラックが発生しなくな
る。
〔実施例〕
以下図面を参照して本発明の一実施例について説明する
第1図は本発明の一実施例による混成集積回路装置の要
部を示す断面図、第2図は同じく平面図、第3図は同じ
く封止ケースの蓋を取り除いた状態の混成集積回路装置
の平面図である。
この実施例の混成集積回路装置は、第1図および第2図
に示されるような構造となっている。すなわち、この混
成集積回路装置にあっては、各種電子部品を搭載する基
板lは、ヘッダ2と、このヘッダ1の主面に重ね合わさ
れる配線基板3とで形成されている。前記へラダ2は熱
伝導性の良好な金属板、たとえば、ニッケルメッキを施
した淳さ2.3mmの銅板で構成されている。また、前
記配線基板3は厚さ0.6mm程度のセラミック配線基
板からなり、図示しない半田を介してヘッダ2に固定さ
れている。前記配線基板3は、その幅員がヘッダ2の幅
員と略同じであるが、長さはヘッダ2よりも短く形成さ
れ、配線基板3の両端にヘッダ2の両端がそれぞれ同程
度突出するようになっている。そして、これら突出部に
は、混成集積回路装置を実装する際使用される取付溝4
が設けられている。
一方、前記配線基板3は、その主面に所望パターンから
なる配線層5が設けられている。また、配&!基[3に
はスルーホール6やくり抜き部7が設けられている。前
記スルーホール6には図示しない導体が埋め込まれてい
て、配線層5の一部がこの導体を介してヘッダ2に電気
的に接続されている。また、前記くり抜き部7に露出す
るヘッダ2の主面には、電子部品の一つであるパワー半
導体素子(パワーチップ)8が銅の放熱板9を介して固
定されている。前記放熱板9は図示しない半田でヘッダ
2に固定され、パワーチップ8は放熱板9に固定されて
いる。また、前記パワーチップ8の電極と、この電極に
対応する配線層5とは、導電性のワイヤ10で電気的に
接続されている。
また、前記配線基板3の主面には、抵抗、コンデンサ等
からなる電子部品11が搭載されている。
そして、これら電子部品11.パワーチップ8゜配線層
5等によって所望の回路が構成されている。
他方、前記配線基板3の主面全域に及ぶ矩形領域は、プ
ラスチック製の封止ケース15によって被われている。
この封止ケース15は、枠状の本体16と、この本体1
6の上面に取り付けられる蓋17とからなっている。前
記本体16は前記配線基板3の周縁に沿うように設けら
れた外壁部18と、前記一対の外壁部1日を連結する平
行な一対の内壁部19と、この一対の内壁部19を連結
する平行に延在する一対の隔壁20とを有する枠構造と
なっている。また、前記一対の内壁部19および隔壁2
0で囲まれる領域の上部は天井板21で塞がれ、中空部
22が形成されている。そして、この本体16は、シリ
コーン樹脂系の接着樹脂によって配線基板3の主面に密
着状態で固定されている。
前記本体16の中空部22は、第1図に示されるように
、前記パワーチップ8およびワイヤ10等を非接触状態
で被うようになっている。また、残りの枠領域部分には
前記電子部品11が位置している。そして、これらの領
域には、シリコンレジンからなる保護レジン(封止レジ
ン)23が充填されている。したがって、前記中空部2
2に臨む領域以外は保護レジン23で被われて保護され
ている。
前記本体16の内壁部19の上面には、その中央に沿っ
て嵌合溝24が設けられているとともに、前記部17の
下面には、前記嵌合溝24に対応して突条25が設けら
れている。したがって、前記蓋17は、蓋17の突条2
5を本体16の嵌合溝24に嵌合させることによって本
体16に取り付けられている。この場合、接着剤を使用
して、蓋17を本体16に固定してもよい。
また、第2図に示されるように、前記封止ケース15の
一側から4本のリード端子26が突出している。このリ
ード端子26は、その内端が前記配線基板3の所定の配
線層5に電気的に接続するように固定されている。
このような実施例によれば、つぎのような効果が得られ
る。
(1)本発明の混成集積回路装置は、電子部品は保護レ
ジンによって保護され、パワーチップは封止ケースの中
空部で被われていることから、耐湿性が高いという効果
が得られる。
(2)本発明の混成集積回路装置にあっては、パワーチ
ップは封止ケースの中空部で被われ、従来のような保護
レジン(アンダーコートレジン等)による密着状態によ
る封止構造と異なっていて、ワイヤやチップには応力が
加わらない構造となっているため、ヘッダと配線基板の
熱膨張係数が大幅に異なっていても、これらのものによ
る熱膨張係数の違いに起因する熱応力が直接ワイヤやチ
ップに加わらず、ワイヤ破断やチップクランクの発生が
抑止できるという効果が得られる。
(3)上記(2)により、本発明の混成集積回路装置は
、温度サイクル試験に対して優れたものとなるという効
果が得られる。
(4)本発明の混成集積回路装置は、その製造において
パワーチップをアンダーコートレジンで被う必要がなく
なるため、工数が低減されるという効果が得られる。
(5)上記(4)により、本発明によれば、混成集積回
路装置の製造において、パワーチップをアンダーコート
レジンで被わないことから、材料の低減が達成できると
いう効果が得られる。
(6)上記(4)および(5)により、本発明の混成集
積回路装置は、その製造において、材料の低減および工
程の軽減からコストの低減が達成できるという効果が得
られる。
(7)上記(1)〜(6)により、本発明によれば、温
度サイクル試験に強い信頼性の高い混成集積回路装置を
安価に提供することができるという相乗効果が得られる
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない、たとえば、第41!Iに
示されるように、前記封止ケース15の中空部22の天
井板21上に、導電性のメツキ層30を設ければミシー
ルド効果を有するようになる。また、このシールド効果
を得るために、前記天井板21部分にシールド材質を埋
め込むようにしても同様な効果が得られる。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である混成集積回路装置の
製造技術に適用した場合について説明したが、それに限
定されるものではない。
〔発明の効果〕
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
本発明の混成集積回路装置にあっては、発熱量の多いパ
ワーチップは封止ケースの中空部で封止されるため、パ
ワーチップは単に放熱板上に載る構造であるとともに、
ワイヤはその両端をそれぞれ別々にパワーチップの電極
または配線基板の配線層に接続する構造となっていて、
従来のように保護レジンで密着状態で被われるようなこ
とはないので、熱変動に伴うヘッダと配線基板との相互
の位置変化が生じても、両者に起因する応力がパワーチ
ップやワイヤに作用することもなく、ワイヤ破断やチッ
プクランクが発生しなくなり、温度サイクルに対して強
い製品となる。
【図面の簡単な説明】
第1図は本発明の一実施例による混成集積回路装置の要
部を示す断面図、 第2図は同じく平面図、 第3図は同じく封止ケースの蓋を取り除いた状態の混成
集積回路装置の平面図、 第4図は本発明の他の実施例による混成集積回路装置の
要部を示す断面図であるや 1・・・基板、2・・・ヘッダ、3・・・配線基板、4
・・・取付溝、5・・・配線層、6・・・スルーホール
、7・・・<す抜き部、8・・・パワー半導体素子(パ
ワーチップ)、9・・・放熱板、10・・・ワイヤ、1
1・・・電子部品、15・・・封止ケース、16・・・
本体、17・・IL18・・・外壁部、19・・・内壁
部、20・・・隔壁、21・・・天井板、22・・・中
空部、23・・・保護レジン、24・・・嵌合溝、25
・・・突条、26・・・リード端子、30・・・メツキ
層。

Claims (1)

  1. 【特許請求の範囲】 1、内部にレジンが充填される構造の封止ケースで基板
    の一部が封止された混成集積回路装置であって、前記封
    止ケースはレジンが充填される領域以外にレジンが充填
    されない中空部が設けられていることを特徴とする混成
    集積回路装置。 2、前記中空部は前記基板に固定された高出力電子部品
    を被っていることを特徴とする特許請求の範囲第1項記
    載の混成集積回路装置。 3、前記基板は熱伝導性の良好なヘッダと、このヘッダ
    の主面に重ね合わされた配線基板とからなるとともに、
    前記高出力電子部品はヘッダに固定されていることを特
    徴とする特許請求の範囲第2項記載の混成集積回路装置
JP19939489A 1989-08-02 1989-08-02 混成集積回路装置 Pending JPH0364049A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19939489A JPH0364049A (ja) 1989-08-02 1989-08-02 混成集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19939489A JPH0364049A (ja) 1989-08-02 1989-08-02 混成集積回路装置

Publications (1)

Publication Number Publication Date
JPH0364049A true JPH0364049A (ja) 1991-03-19

Family

ID=16407053

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19939489A Pending JPH0364049A (ja) 1989-08-02 1989-08-02 混成集積回路装置

Country Status (1)

Country Link
JP (1) JPH0364049A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0594395A2 (en) * 1992-10-20 1994-04-27 Fujitsu General Limited Semiconductor power module
KR20040032544A (ko) * 2002-10-10 2004-04-17 한영수 무접점 릴레이의 씰링구조

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0594395A2 (en) * 1992-10-20 1994-04-27 Fujitsu General Limited Semiconductor power module
EP0594395A3 (en) * 1992-10-20 1995-01-11 Fujitsu General Ltd Power semiconductor module.
CN1036043C (zh) * 1992-10-20 1997-10-01 富士通株式会社 电源模块
KR20040032544A (ko) * 2002-10-10 2004-04-17 한영수 무접점 릴레이의 씰링구조

Similar Documents

Publication Publication Date Title
US7871848B2 (en) Semiconductor power module package without temperature sensor mounted thereon and method of fabricating the same
US7061080B2 (en) Power module package having improved heat dissipating capability
CA1040747A (en) Integrated circuit package utilizing novel heat sink structure
US6537856B2 (en) Method of attaching a semiconductor chip to a leadframe with a footprint of about the same size as the chip and packages formed thereby
JPS59123248A (ja) 半導体容器
KR20080031326A (ko) 반도체 장치 및 반도체 장치의 제조 방법
JPH03108744A (ja) 樹脂封止型半導体装置
JP2770947B2 (ja) 樹脂封止型半導体装置及びその製造方法
JPH08125071A (ja) 半導体装置
JPH0364049A (ja) 混成集積回路装置
CA2017080C (en) Semiconductor device package structure
JPH0317220B2 (ja)
JPH1051034A (ja) 面実装型電子部品、その製造方法、これを回路基板上に実装する方法、およびこれを実装した回路基板
JP3446695B2 (ja) 半導体装置
KR100244826B1 (ko) 반도체장치 및 그 제조방법
JP2001168493A5 (ja)
RU2312425C1 (ru) Трехмерный электронный модуль с шариковыми выводами
JP2004165525A (ja) 半導体装置及びその製造方法
JP2914679B2 (ja) 混成集積回路装置
JPH0210857A (ja) 半導体装置
JPH06216492A (ja) 電子装置
JPS6239036A (ja) ハイブリツドic
JP3413135B2 (ja) 半導体モジュールの製造方法
JP2710207B2 (ja) 半導体装置およびその製造方法
JPH10189792A (ja) 半導体パッケージ