JPH0345994A - Image display device - Google Patents
Image display deviceInfo
- Publication number
- JPH0345994A JPH0345994A JP1181861A JP18186189A JPH0345994A JP H0345994 A JPH0345994 A JP H0345994A JP 1181861 A JP1181861 A JP 1181861A JP 18186189 A JP18186189 A JP 18186189A JP H0345994 A JPH0345994 A JP H0345994A
- Authority
- JP
- Japan
- Prior art keywords
- image
- display device
- images
- memory
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002131 composite material Substances 0.000 claims abstract description 8
- 230000001360 synchronised effect Effects 0.000 claims description 2
- 230000015654 memory Effects 0.000 abstract description 72
- 230000000694 effects Effects 0.000 abstract description 10
- 206010047571 Visual impairment Diseases 0.000 abstract description 6
- 239000000203 mixture Substances 0.000 abstract 1
- 238000000034 method Methods 0.000 description 11
- 238000006243 chemical reaction Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 239000003086 colorant Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000003786 synthesis reaction Methods 0.000 description 2
- 241000282412 Homo Species 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000000638 solvent extraction Methods 0.000 description 1
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は画像表示装置における重ね画像表示に関するも
のである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to displaying overlapping images in an image display device.
本発明は画像表示装置において、別々の領域に分かれた
画像メモリに記憶された画像データをラスター型画像表
示装置に重ねて表示するという問題点を偶数フレーム時
の偶数ラスターのときは画像メモリ1の偶数垂直アドレ
スの画像データを出力し、奇数ラスクーのときは別の画
像メモリ2の奇数垂直アドレスの画像データを出力し、
かつ奇数フレーム時はその反対に出力することにより、
人間の目の残像効果を利用して合成画像を表示装置に表
示するようにしたものである。The present invention solves the problem of displaying image data stored in image memories divided into separate areas in an overlapping manner on a raster-type image display device in an image display device. Outputs image data at an even vertical address, and outputs image data at an odd vertical address in another image memory 2 in the case of an odd numbered rask;
And by outputting the opposite for odd frames,
A composite image is displayed on a display device using the afterimage effect of the human eye.
従来、重ね画像の表示方法は第3図ialに示すメモリ
分割法による方法及び第3図tb)に示す輝度加算法に
よる方法があった。前者のメモリ分割法では第3図(a
lに示すように画像メモリ31を画像メモリ31aと画
像メモリ31bに分割し、即ち色表現色を減らして画面
数を増やすことにより、前記画像メモリ31aと31b
の合成画像を輝度変換テーブル32で作ってD/A変換
器33を経由して表示装置34に表示していた。Conventionally, methods for displaying superimposed images include a memory division method shown in FIG. 3 ial and a brightness addition method shown in FIG. 3 tb). In the former memory partitioning method, Figure 3 (a
By dividing the image memory 31 into an image memory 31a and an image memory 31b as shown in FIG.
A composite image is created using a brightness conversion table 32 and displayed on a display device 34 via a D/A converter 33.
後者の輝度加算法では第3図(blに示すように、画像
メモリ35及び36を持ち輝度変換テーブル37及び3
8により輝度変換した後、輝度加算器39により合成画
像としD/A変換器40を経由し表示装置41に表示し
ていた。In the latter luminance addition method, as shown in FIG.
After converting the brightness using 8, a brightness adder 39 converts the resulting image into a composite image, which is then displayed on a display device 41 via a D/A converter 40.
従来の手法では、例えば前記メモリ分割法による重畳表
示では輝度方向によりメモリプレーンを分割するため多
色表現の場合、表現色が小さくなるという欠点があった
。また表現色を多くとると高速の輝度変換テーブルが大
きくなり回路が地大するという欠点があった。一方、前
記輝度加算法による重畳表示ではまず輝度変換テーブル
が2倍になり前記輝度変換テーブルと画像メモリとの信
号数も増大しかつ高速の合成回路が必要であるという欠
点があった。In the conventional method, for example, in the superimposed display using the memory division method, the memory plane is divided according to the brightness direction, so in the case of multi-color expression, there is a drawback that the expressed colors become small. In addition, when there are many expression colors, the high-speed brightness conversion table becomes large and the circuit becomes large. On the other hand, the superimposed display using the brightness addition method has the disadvantage that the brightness conversion table is doubled, the number of signals between the brightness conversion table and the image memory increases, and a high-speed synthesis circuit is required.
本発明はこれら問題点を解決するため、少なくとも2画
面以上の画像を記憶する画像記憶手段と、前記画像記憶
手段より画像データを取り出し表示装置に表示せしめる
表示制御手段と、ラスター型表示装置と、前記画像記憶
手段に画像を発生し記憶せしめる画像発生手段と、前記
表示制御手段より発生される前記表示装置の表示画面の
フレームとラスターに同期した信号により前記画像記憶
手段の画像データを交互に出力する切換手段とを備え前
記2画面以上の画像の合成映像を表示せしめる画像表示
装置とした。In order to solve these problems, the present invention includes an image storage means for storing at least two or more screens of images, a display control means for extracting image data from the image storage means and displaying it on a display device, and a raster type display device. An image generating means for generating and storing an image in the image storing means, and a signal synchronized with the frame and raster of the display screen of the display device generated by the display controlling means to alternately output the image data of the image storing means. The present invention provides an image display device for displaying a composite image of images on two or more screens.
本発明では表示制御手段により表示装置に表示タイミン
グを与え、画像記憶手段より画像記憶データを取り出し
、切換手段により前記表示画面のフレームが偶数フレー
ムのとき偶数ラスターでは画像記憶手段より画像データ
を取り出し、奇数ラスターではもう一方の画像記憶手段
より画像データを取り出し順次繰り返す、また、奇数フ
レームのときは前記偶数フレームのときと逆になるよう
に偶数ラスターでは画像記憶手段より画像データを取り
出し、奇数ラスターでは画像記憶手段より画像データを
取り出し順次繰り返す、このようにして前記画像記憶手
段と前記画像記憶手段からフレームとラスターに同期し
て交互に表示制御手段を経由して表示装置に映し出すも
のである。このとき映し出される画面はフレーム毎に切
り換わるのだが人間の目には残像効果により2つの画像
が合成されたように映るのである。In the present invention, the display control means gives a display timing to the display device, the image storage means takes out the image storage data, and the switching means takes out the image data from the image storage means when the frame of the display screen is an even frame and an even raster; For odd-numbered rasters, image data is retrieved from the other image storage means and repeated sequentially; for odd-numbered frames, image data is retrieved from the image storage means for even-numbered frames, and for odd-numbered rasters, image data is retrieved from the image storage means for odd-numbered frames, in the reverse order of the even-numbered frames. Image data is retrieved from the image storage means and sequentially repeated, and in this way, the image data is alternately displayed on the display device via the display control means in synchronization with the frame and raster from the image storage means and the image storage means. The screen displayed at this time changes frame by frame, but to the human eye it appears as if two images have been combined due to the afterimage effect.
次に本発明の実施例について図面を参照して説明する。 Next, embodiments of the present invention will be described with reference to the drawings.
第1図は本発明の実施例であって、画像メモリ1は表示
装置5に画像を表示するための画像データを記憶する画
像メモリである。画像メモリ2は画像メモリlと同じも
のである0本実施例では画像メモリlと画像メモリ2と
では物理的に分離されたものであるが、同一メモリでア
ドレス領域により画像メモリlと画像メモリ2を区別す
るようにしたメモリからなる画像メモリであってもよい
。FIG. 1 shows an embodiment of the present invention, in which an image memory 1 is an image memory that stores image data for displaying images on a display device 5. As shown in FIG. Image memory 2 is the same as image memory 1.0 In this embodiment, image memory 1 and image memory 2 are physically separated, but they are the same memory and can be divided into image memory 1 and image memory 2 by address area. It may be an image memory consisting of a memory that distinguishes between different types of images.
即ち、画像メモリl及び2は2つある必要はなくアドレ
ス空間により分離できるメモリでよい0画体メモリl及
び2の出力すなわち画像データは切換回路3に接続され
る0本実施例では切換回路3と画像メモリ1及び2の接
続は別々に接続されているがワイヤードOに論理接続に
より共通化してもよい、この場合、画像メモリl及び2
は同時に活性状態にしてもよいが通常は画像メモリ1又
は画像メモリ2のどちらかを活性状態にする。That is, it is not necessary to have two image memories 1 and 2, and they may be memories that can be separated by address space.The outputs of the image memories 1 and 2, that is, image data, are connected to the switching circuit 3.In this embodiment, the switching circuit 3 The connections between image memories 1 and 2 are separately connected, but they may be shared by a logical connection to wired O. In this case, image memories 1 and 2 are connected separately.
Although they may be activated at the same time, usually either image memory 1 or image memory 2 is activated.
さて、切換回路3は画像メモリl又は2から出力される
画像データを表示制御回路4から出力される信号4a及
び4bにより選択的に取り出し、表示制御回路4に画像
メモリ1及び2の画像データを出力するものである0表
示制御回路4はラスター型表示装置5に水平同期及び垂
直同期の表示タイミングを発生する機能をもつ、さらに
前記表示タイミングに同期して所定のラスターに対して
表示するように画像メモリ1,2及び切換回路3に対し
て表示用のメモリアドレス4aを発生する機能も有する
。前記メモリアドレス4aは表示装置の水平方向の起点
に対応した水平アドレスと表示装置のラスターに対応し
た垂直アドレスから構威される。また表示装置5の垂直
周期に対応した信号すなわちフレーム信号4bの発生機
能も有する。このフレーム信号は表示装置5の画面が偶
数番目の画面表示期間〈これを偶数フレームと呼ぶ〉の
とき偶数フレーム状態を示し、表示装置5の画面が奇数
番目の画面表示期間(これを奇数フレームと呼ぶ)のと
き奇数フレーム状態を示す。Now, the switching circuit 3 selectively extracts the image data output from the image memory 1 or 2 using the signals 4a and 4b output from the display control circuit 4, and transfers the image data of the image memories 1 and 2 to the display control circuit 4. The output 0 display control circuit 4 has a function of generating display timing for horizontal synchronization and vertical synchronization on the raster type display device 5, and is further configured to display on a predetermined raster in synchronization with the display timing. It also has a function of generating display memory addresses 4a for the image memories 1 and 2 and the switching circuit 3. The memory address 4a consists of a horizontal address corresponding to the horizontal starting point of the display device and a vertical address corresponding to the raster of the display device. It also has a function of generating a signal corresponding to the vertical period of the display device 5, that is, a frame signal 4b. This frame signal indicates an even frame state when the screen of the display device 5 is in an even-numbered screen display period (this is called an even frame), and when the screen of the display device 5 is in an odd-numbered screen display period (this is called an odd frame). (call) indicates an odd frame state.
表示制御回路4の最後の機能として切換口lS3より送
られた画像データを輝度変換テーブルにより輝度信号に
変換し、さらにアナログ信号に変換して表示装置5の輝
度信号(ビデオ信号とも呼ぶ)として表示装置5に出力
する。The last function of the display control circuit 4 is to convert the image data sent from the switching port IS3 into a brightness signal using a brightness conversion table, and then convert it into an analog signal and display it as a brightness signal (also called a video signal) on the display device 5. Output to device 5.
表示装置5はラスター型の表示装置であってCRTによ
り映像が人間の目に映る。The display device 5 is a raster type display device, and images are displayed on a CRT to the human eye.
画像発生回路6は画像メモリlと2に対して画像を発生
し書き込む回路であって、少なくとも画像メモリアドレ
ス信号と画像データ信号と書込制御信号により接続され
る0画像発生回路6は本発明の基本要素ではないので以
後の説明は省略する。The image generation circuit 6 is a circuit that generates and writes images to the image memories 1 and 2, and the 0 image generation circuit 6 connected by at least an image memory address signal, an image data signal, and a write control signal is a circuit according to the present invention. Since this is not a basic element, further explanation will be omitted.
さて第1図において、本発明の簡単な動作を説明する。Now, referring to FIG. 1, a simple operation of the present invention will be explained.
表示制御回路4はメモリアドレス信号4aとフレーム信
号4bを出力する。画像メモリlは前記メモリアドレス
信号4aとフレーム信号に対応してアドレスのメモリ内
容すなわち画像データを出力する。画像メモリ2も画像
メモリ1と同様の動作をする。それぞれの画像データは
切換回路3に送られるのであるが、ここで切換回路3は
フレーム信号4bが偶数フレームでかつメモリアドレス
信号4aの垂直アドレスの最下位信号4aυ0が0であ
れば偶数ラスターアドレスを表しているのであるが、こ
のとき切換回路3は画像メモリ1の画像データを表示制
御回路4に送出する。The display control circuit 4 outputs a memory address signal 4a and a frame signal 4b. The image memory 1 outputs the memory contents at the address, that is, image data, in response to the memory address signal 4a and the frame signal. Image memory 2 also operates in the same way as image memory 1. Each image data is sent to the switching circuit 3, and if the frame signal 4b is an even frame and the lowest vertical address signal 4aυ0 of the memory address signal 4a is 0, the switching circuit 3 selects an even raster address. As shown in the figure, at this time, the switching circuit 3 sends the image data in the image memory 1 to the display control circuit 4.
メモリアドレス信号4aの垂直アドレスの最下位信号4
aυ0が1であれば奇数ラスターアドレスを示している
のであるが、このとき切換回路3は画像メモリ2の画像
データを表示制御回路4に送出する6以上の動作が偶数
フレーム状態が終了するまで続けられる。Lowest signal 4 of vertical address of memory address signal 4a
If aυ0 is 1, it indicates an odd raster address, but in this case, the switching circuit 3 continues the six or more operations of sending the image data in the image memory 2 to the display control circuit 4 until the even frame state ends. It will be done.
フレーム信号4bが奇数フレーム状態になると切換口t
m3は垂直アドレスの最下位信号4aυ0が0であれば
画像メモリ2の画像データを、4aυOが1のときは画
像メモリlの画像データを表示制御回路4に送出する。When the frame signal 4b becomes an odd frame state, the switching port t
m3 sends the image data of the image memory 2 to the display control circuit 4 when the lowest signal 4aυ0 of the vertical address is 0, and the image data of the image memory 1 when 4aυO is 1.
この動作も奇数フレーム状態の期間中続けられる。この
ようにして画像メモリ1と2の画像データを交互に表示
装置により表示することができる。以上の切換回路3の
動作を理解し易くするために表に示す。This operation also continues during the odd frame state. In this way, the image data in image memories 1 and 2 can be alternately displayed on the display device. The operation of the switching circuit 3 described above is shown in a table to make it easier to understand.
さて、第2図をもとに表示装置5に画像をどのように表
示するかを説明する。第1図の画像メモリlには第2図
のleのような3角形の画像が記憶され、画像メモリ2
には第2図の2eのような円形の画像が記憶されている
とする。loおよび2oも記憶画像は同じである。ここ
で偶数フレーム時は前記表の通り動作するため表示装置
5には5eに示すような映像が表示される。Now, how to display an image on the display device 5 will be explained based on FIG. A triangular image like le in FIG. 2 is stored in the image memory l in FIG. 1, and the image memory 2
It is assumed that a circular image such as 2e in FIG. 2 is stored in . The stored images of lo and 2o are the same. Here, in the case of an even number frame, the operation is performed as shown in the table above, so that an image as shown in 5e is displayed on the display device 5.
さらに奇数フレーム時は5oに示すような映像が表示さ
れる。この5e、5oの映像はフレーム毎に交互に切り
換わることになる。このフレーム周期は一般的なラスタ
ー型の表示装置では3011z〜6011zである。フ
リッカが目立たない表示装置では6011zが多い、そ
の結果5eの映像と50の映像は60Hzの周期で交互
に表示される。すると人間の目には残像効果により5e
と50が合成された映像すなわち5mの映像が写ること
になる。Further, in odd-numbered frames, an image as shown in 5o is displayed. The images 5e and 5o are alternately switched for each frame. This frame period is 3011z to 6011z in a general raster type display device. 6011z is often used in display devices where flicker is not noticeable, and as a result, the 5e video and the 50 video are alternately displayed at a cycle of 60 Hz. Then, due to the afterimage effect, 5e appears to the human eye.
The result is a composite image of 50 and 50 meters, that is, a 5-meter image.
第1図では切換回路3まで画像メモリ1と2の画像デー
タを導いて切換回路3により交互に切換えていたが、切
換回路3の代わりに画像メモリlと画像メモリ2の出力
同士をワイヤード0に論理接続によっても実現可能であ
る。この場合、画像メモリl及び2側で前記表のように
画像データ出力を活性化してやればよい。また画像メモ
リlと2が同一のメモリで実現した場合にはアドレス空
間を画像メモリlと部分と画像メモリ2の部分に配置し
前記表のとおり所定のアドレスから画像データを出力す
れば同様の効果が実現できる。In Fig. 1, the image data of image memories 1 and 2 are led to the switching circuit 3 and switched alternately by the switching circuit 3, but instead of the switching circuit 3, the outputs of the image memories 1 and 2 are wired to 0. It can also be realized by logical connections. In this case, image data output may be activated on the image memories 1 and 2 as shown in the table above. In addition, if image memories 1 and 2 are realized by the same memory, the same effect can be obtained by arranging the address space in the image memory 1 part and the image memory 2 part and outputting the image data from the predetermined address as shown in the table above. can be realized.
以上説明したように本発明によれば、従来のように画像
メモリプレーン分割法のように表現色の制約もなくなり
また輝度加算法のように輝度変換テーブルが増大するこ
ともなく高速の合成回路も不要で画像の重畳表示が可能
である。As explained above, according to the present invention, there is no restriction on expressed colors as in the conventional image memory plane division method, there is no increase in the luminance conversion table as in the luminance addition method, and a high-speed synthesis circuit is possible. It is possible to display images in a superimposed manner without the need.
第1図は本発明の詳細な説明図、第2図は本発明の詳細
な説明図、第3図Talはメモリ分割法による重畳表示
説明図、第3図1b)は輝度加算法による重畳表示説明
図である。
l・・・・画像メモリ
1e・・・画像メモリlの記憶画像情報と偶数フレーム
時の画像出力情報
1o ・ ・
2 ・ ・ ・
2 e ・ ・
20 ・ ・
3 ・ ・ ・
4 ・ ・ ・
4a ・ ・
4 b ・ ・
4a υ 0
5 ・ ・ ・
5e ・ ・
50 ・ ・
5m・ ・
31・ ・ ・
・画像メモリ1の記憶画像情報と奇数
フレーム時の画像出力情報
・画像メモリ
画像メモリ2の記憶画像情報と偶数
フレーム時の画像出力情報
・画像メモリ2の記憶画像情報と奇数
フレーム時の画像出力情報
切換回路
表示制御1回路
メモリアドレス
フレーム信号
・・垂直アドレスの最下位信号
画像発生回路
偶数フレーム時に表示装置4に表示
される画像
奇数フレーム時に表示装置4に表示
される画像
・人間の目の残像効果により人間に感
じられる合成画像
・画像メモリ
31a ・
31b ・
32・ ・
33・ ・
34・ ・
35・ ・
36・ ・
37・ ・
38・ ・
39・ ・
40・ ・
41・ ・
・分割された画像メモリ
・分割された画像メモIJ
・輝度変換テーブル
・D/A変換器
・表示装置
・画像メモリ
・画像メモリ
・輝度変換テーブル
・輝度変換テーブル
・輝度加算器
・D/A変換器
・表示装置
出廟人 セイコー電子工業株式会社Fig. 1 is a detailed explanatory diagram of the present invention, Fig. 2 is a detailed explanatory diagram of the present invention, Fig. 3 Tal is an explanatory diagram of superimposed display using the memory division method, and Fig. 3 1b) is a superimposed display using the luminance addition method. It is an explanatory diagram. 1... Image memory 1e... Image information stored in image memory 1 and image output information for even frames 1o ・ ・ 2 ・ ・ 2 e ・ ・ 20 ・ ・ 3 ・ ・ 4 ・ ・ ・ 4a ・・ 4 b ・ ・ 4a υ 0 5 ・ ・ ・ 5e ・ ・ 50 ・ ・ 5m ・ 31 ・ ・ ・ ・Stored image information in image memory 1 and image output information for odd frames ・Stored image in image memory image memory 2 Information and image output information for even frames ・Stored image information in image memory 2 and image output information for odd frames Switching circuit Display control 1 circuit Memory address frame signal...Lowest signal of vertical address Image generation circuit Displayed for even frames Images displayed on the device 4 Images displayed on the display device 4 during odd frames - Composite image perceived by humans due to the afterimage effect of the human eye - Image memory 31a ・ 31b ・ 32 ・ ・ 33 ・ 34 ・ 35 ・・ 36 ・ ・ 37 ・ 38 ・ 39 ・ 40 ・ 41 ・ ・ Divided image memory ・ Divided image memo IJ ・ Brightness conversion table ・ D/A converter ・ Display device ・ Image memory ・ Image Memory, brightness conversion table, brightness conversion table, brightness adder, D/A converter, display device manufacturer Seiko Electronics Industries, Ltd.
Claims (1)
、前記画像記憶手段より画像データを取り出し表示装置
に表示せしめる表示制御手段と、ラスター型表示装置と
、前記画像記憶手段に画像を発生し記憶せしめる画像発
生手段と、前記表示制御手段より発生される前記表示装
置の表示画面のフレームとラスターに同期した信号によ
り前記画像記憶手段の画像データを交互に出力する切換
手段とを備え前記2画面以上の画像の合成映像を表示せ
しめることを特徴とする画像表示装置。an image storage means for storing at least two screens of images; a display control means for extracting image data from the image storage means and displaying it on a display device; a raster type display device; and a raster type display device, and generating and storing images in the image storage means. an image generating means; and a switching means for alternately outputting the image data of the image storage means by a signal synchronized with the frame and raster of the display screen of the display device generated by the display control means; An image display device characterized by displaying a composite video of images.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1181861A JPH0345994A (en) | 1989-07-13 | 1989-07-13 | Image display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1181861A JPH0345994A (en) | 1989-07-13 | 1989-07-13 | Image display device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0345994A true JPH0345994A (en) | 1991-02-27 |
Family
ID=16108120
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1181861A Pending JPH0345994A (en) | 1989-07-13 | 1989-07-13 | Image display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0345994A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002092627A (en) * | 2000-09-19 | 2002-03-29 | Namco Ltd | Game device and information storage medium |
US20120194509A1 (en) * | 2011-01-31 | 2012-08-02 | Samsung Electronics Co., Ltd. | Method and apparatus for displaying partial 3d image in 2d image display area |
-
1989
- 1989-07-13 JP JP1181861A patent/JPH0345994A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002092627A (en) * | 2000-09-19 | 2002-03-29 | Namco Ltd | Game device and information storage medium |
US20120194509A1 (en) * | 2011-01-31 | 2012-08-02 | Samsung Electronics Co., Ltd. | Method and apparatus for displaying partial 3d image in 2d image display area |
US9253479B2 (en) * | 2011-01-31 | 2016-02-02 | Samsung Display Co., Ltd. | Method and apparatus for displaying partial 3D image in 2D image display area |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH087567B2 (en) | Image display device | |
JPH1152940A (en) | Synchronization of left/right channel display and vertical refresh in multi-display stereoscopic computer graphics system | |
JP2000330536A (en) | Liquid crystal multi-display display device | |
JPH0267083A (en) | Address generator for zoom function | |
JPH0345994A (en) | Image display device | |
JPS60167063A (en) | Controller of picture overlapping | |
JP2001136412A (en) | Gamma correction circuit for a plurality of video display devices | |
JPH104529A (en) | Image display device | |
JP2989376B2 (en) | Image processing device | |
JP2000125284A (en) | Monitor camera system | |
JPH0470797A (en) | Image signal composition device | |
JPS63285591A (en) | Image display device | |
JP2549029B2 (en) | Video signal display device | |
JPH10254385A (en) | Led dot matrix display device and gradation display method therefor | |
JPH06292152A (en) | Video signal converter | |
JPH0833716B2 (en) | Video signal converter | |
JPH02254883A (en) | Non-interlace reduced display converter | |
JPS63680A (en) | Multi-window display device | |
JPH0832874A (en) | Four-pattern display device | |
JPH0738806A (en) | Signal switching device | |
JPS61121677A (en) | High quality television receiver | |
JPH0431892A (en) | Video signal displaying device | |
JP2001169311A (en) | Image comparator | |
JPH01251094A (en) | Graphic display device | |
JPH04128879A (en) | System for displaying image |