JPH03268013A - Ｉｃメモリカード - Google Patents
ＩｃメモリカードInfo
- Publication number
- JPH03268013A JPH03268013A JP2067640A JP6764090A JPH03268013A JP H03268013 A JPH03268013 A JP H03268013A JP 2067640 A JP2067640 A JP 2067640A JP 6764090 A JP6764090 A JP 6764090A JP H03268013 A JPH03268013 A JP H03268013A
- Authority
- JP
- Japan
- Prior art keywords
- data
- ram
- switch
- supplied
- memory card
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000004873 anchoring Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000004321 preservation Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Landscapes
- Power Sources (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
〔産業上の利用分野〕
本発明はＩＣメモリカードに関し、特にバックアップ用
の電源が内蔵されたＲＡＭカードに関する。
の電源が内蔵されたＲＡＭカードに関する。
従来携帯可能な記憶媒体としては磁気カードが広く使わ
れていたが、記憶容量はごく限られたものでしか無かっ
た。このため、近年磁気カードに代わり記憶容量が温か
に大きな記憶媒体としてＩＣメモリカードが普及し始め
ている。
れていたが、記憶容量はごく限られたものでしか無かっ
た。このため、近年磁気カードに代わり記憶容量が温か
に大きな記憶媒体としてＩＣメモリカードが普及し始め
ている。
ＩＣメモリカードのうち、記憶媒体にＳＲＡＭを使用し
たＲＡＭカードは一般に複数のＳＲＡＭ−ＩＣより構成
され、大容量化を実現している。
たＲＡＭカードは一般に複数のＳＲＡＭ−ＩＣより構成
され、大容量化を実現している。
またＲＡＭカードはＳＲＡＭ内に書き込まれたデータを
保存するためにバックアップ用の電池を内蔵している。
保存するためにバックアップ用の電池を内蔵している。
上記の内蔵電池の寿命は複数のＳＲＡＭのスタンバイ電
流の総和で決まるため、構成素子数が多くなる程電池寿
命は短くなってしまう。
流の総和で決まるため、構成素子数が多くなる程電池寿
命は短くなってしまう。
二のためＩＣメモリカードの大容量化を実現しようとす
ると、電池寿命が短く記憶内容の長期保存が出来なくな
る。またＩＣメモリカードはその厚さが極めて薄いもの
であるため、内蔵電池の大容量化による電池寿命の長期
化は困難である。
ると、電池寿命が短く記憶内容の長期保存が出来なくな
る。またＩＣメモリカードはその厚さが極めて薄いもの
であるため、内蔵電池の大容量化による電池寿命の長期
化は困難である。
また自由に書き換えができるＲＡＭカードは自由に書き
換えが可能であるため、ファイルとして使用されること
が多い。そしてファイルの使用領域はメモリ容量の１０
０％を占めることはごくまれであり、せいぜい数１０パ
ーセントである場合が多いので、複数のＳＲＡＭのうち
情報を記憶していないチップにまで電源を供給するのは
限られた電池容量の浪費である。
換えが可能であるため、ファイルとして使用されること
が多い。そしてファイルの使用領域はメモリ容量の１０
０％を占めることはごくまれであり、せいぜい数１０パ
ーセントである場合が多いので、複数のＳＲＡＭのうち
情報を記憶していないチップにまで電源を供給するのは
限られた電池容量の浪費である。
本発明は複数のＲＡＭ−ＩＣより構成される大容量のＩ
Ｃメモリカードにおいて、内蔵電池の長寿命化によって
記憶内容の長期保存を可能とすることを目的とする。
Ｃメモリカードにおいて、内蔵電池の長寿命化によって
記憶内容の長期保存を可能とすることを目的とする。
上記の課題を解決するために、本発明のＩＣメモリカー
ドは、 読み書き可能なメモリと、前記メモリのバックアップ用
電源と、外部装置と接続されて情報の入出力をするため
の入出力端子とを備えたＩＣメモリカードであって、 外部装置から前記入出力端子を介して入力されるスイッ
チ切替情報を保持するレジスタを設けると共に、前記メ
モリは複数のブロックに分割されて、該ブロック毎に前
記バックアップ用電源との間に接続されて前記レジスタ
の保持するスイッチ切替情報の値により前記バックアッ
プ用電源の供給をオンオフするスイッチ回路を設けて構
成する。
ドは、 読み書き可能なメモリと、前記メモリのバックアップ用
電源と、外部装置と接続されて情報の入出力をするため
の入出力端子とを備えたＩＣメモリカードであって、 外部装置から前記入出力端子を介して入力されるスイッ
チ切替情報を保持するレジスタを設けると共に、前記メ
モリは複数のブロックに分割されて、該ブロック毎に前
記バックアップ用電源との間に接続されて前記レジスタ
の保持するスイッチ切替情報の値により前記バックアッ
プ用電源の供給をオンオフするスイッチ回路を設けて構
成する。
即ち本発明のＩＣメモリカードは、ＲＡＭを独立して電
源が供給される複数のブロックに分割しそれぞれの電源
ラインにスイッチ回路を挿入し、使用されているブロッ
クのみに電源を供給する構成としたものである。そして
上記のスイッチ回路の状態は当該ＩＣメモリカードをア
クセスする外部装置により入力されるスイッチ信号をレ
ジスタに記憶して、このレジスタより送出されるスイッ
チ信号によりオンオフされる。
源が供給される複数のブロックに分割しそれぞれの電源
ラインにスイッチ回路を挿入し、使用されているブロッ
クのみに電源を供給する構成としたものである。そして
上記のスイッチ回路の状態は当該ＩＣメモリカードをア
クセスする外部装置により入力されるスイッチ信号をレ
ジスタに記憶して、このレジスタより送出されるスイッ
チ信号によりオンオフされる。
以下図面を参照して本発明の詳細な説明する。
第１図は本発明の第１の実施例の構成を示すブロック図
である。
である。
図中、１は本実施例のＩＣメモリカードであり、端子５
１〜５７を介して外部装置２の図示しない接続機構と接
続されている。
１〜５７を介して外部装置２の図示しない接続機構と接
続されている。
このＩＣメモリカード１の情報記憶部はは４チツプのＲ
ＡＭＩＩ〜１４により構成されており、それぞれのメモ
リにはアドレス・バス、リード／ライト等の制御信号線
、データ・バスが共通接続されており、アドレス・バス
端子５３、制御信号端子５４、データ・バス端子５５を
介して外部装置２とインタフェースされる。勿論ＲＡＭ
のチップ数は４個に限定されるものではなく、２個以上
にすれば本発明を適用することができる。
ＡＭＩＩ〜１４により構成されており、それぞれのメモ
リにはアドレス・バス、リード／ライト等の制御信号線
、データ・バスが共通接続されており、アドレス・バス
端子５３、制御信号端子５４、データ・バス端子５５を
介して外部装置２とインタフェースされる。勿論ＲＡＭ
のチップ数は４個に限定されるものではなく、２個以上
にすれば本発明を適用することができる。
３０はＩＣメモリカードのバックアップ用電源であり、
ダイオード６２および電源ライン３１を通して後述する
スイッチ回路２１〜２４とレジスタ４０に電源を供給し
ている。また電源ライン３１はダイオード６１を介して
電源端子５１とも接続されており、ＩＣメモリカード１
が外部装置２に接続されている場合にはこの電源端子５
１およびダイオード６１を介して外部装置２より電源が
供給されており、ＧＮＤ端子５２を介して外部装置２と
アースがとられている。
ダイオード６２および電源ライン３１を通して後述する
スイッチ回路２１〜２４とレジスタ４０に電源を供給し
ている。また電源ライン３１はダイオード６１を介して
電源端子５１とも接続されており、ＩＣメモリカード１
が外部装置２に接続されている場合にはこの電源端子５
１およびダイオード６１を介して外部装置２より電源が
供給されており、ＧＮＤ端子５２を介して外部装置２と
アースがとられている。
４０はレジスタであり、スイッチ・データ端子５７を介
して外部装置２より送られてくるスイッチ・データを保
持するものである。このレジスタ４０はＲＡＭＩＩ〜１
４のそれぞれの電源供給の有無の情報を格納するために
４ビツトのものである。レジスタの各桁の内容はスイッ
チ信号として２１〜２４のスイッチ回路に送出される。
して外部装置２より送られてくるスイッチ・データを保
持するものである。このレジスタ４０はＲＡＭＩＩ〜１
４のそれぞれの電源供給の有無の情報を格納するために
４ビツトのものである。レジスタの各桁の内容はスイッ
チ信号として２１〜２４のスイッチ回路に送出される。
なおスイッチ・データはシリアルに送られてくるため、
クロック端子５６を介して外部装置２より送られてくる
クロックをシフトクロックとして該スイッチ・データを
読み込む。
クロック端子５６を介して外部装置２より送られてくる
クロックをシフトクロックとして該スイッチ・データを
読み込む。
スイッチ回路２１〜２４は具体的にはＭＯＳ−ＦＥＴで
あって、ゲートにスイッチ信号を印加することによって
電源供給ラインから装置からの電源電圧あるいはＩＣメ
モリカード内の電池電圧が接続されているＲＡＭＩＩ〜
１４に供給される。
あって、ゲートにスイッチ信号を印加することによって
電源供給ラインから装置からの電源電圧あるいはＩＣメ
モリカード内の電池電圧が接続されているＲＡＭＩＩ〜
１４に供給される。
本実施例においてはデータの書き込み時および読み出し
時に外部装置２のソフトウェアがファイルの使用状況を
判別して、ＲＡＭＩＩ〜１４のうち有効なＲＡＭチップ
のみ電源を供給するようにレジスタ４０にスイッチ・デ
ータを書き込む。このレジスタに保持されたスイッチ・
データの対応するビットが“１”であるスイッチ回路に
のみスイッチ信号が供給されて、接続されているＲＡＭ
に電源が供給される。
時に外部装置２のソフトウェアがファイルの使用状況を
判別して、ＲＡＭＩＩ〜１４のうち有効なＲＡＭチップ
のみ電源を供給するようにレジスタ４０にスイッチ・デ
ータを書き込む。このレジスタに保持されたスイッチ・
データの対応するビットが“１”であるスイッチ回路に
のみスイッチ信号が供給されて、接続されているＲＡＭ
に電源が供給される。
次に本発明の第２図を用いて本発明の第２の実施例を説
明する。図中第１図と同一の部分は同一の参照符号を付
してこれを示している。
明する。図中第１図と同一の部分は同一の参照符号を付
してこれを示している。
この実施例はスイッチのオンオフのデータを伝送する４
ビツトのスイッチバスと、ＲＡＭＩＩ〜１４に書き込み
または読みだしを行うデータ・バスとをセレクタ４１で
接続し、外部装置２とは共用バス端子５８を介してイン
ターフェースを行うようにしている。そして外部装置２
より選択信号端子５９を介して入力される選択信号によ
りＲＡＭのデータかスイッチのオンオフのデータかを選
択する。
ビツトのスイッチバスと、ＲＡＭＩＩ〜１４に書き込み
または読みだしを行うデータ・バスとをセレクタ４１で
接続し、外部装置２とは共用バス端子５８を介してイン
ターフェースを行うようにしている。そして外部装置２
より選択信号端子５９を介して入力される選択信号によ
りＲＡＭのデータかスイッチのオンオフのデータかを選
択する。
例えば選択信号“０′が入力された場合、共用バス端子
５８よりインターフェースがなされるのはＲＡＭに読み
書きを行うべきデータであるため、セレクタ４１はデー
タ・バス側を選択して共用バスと接続する。
５８よりインターフェースがなされるのはＲＡＭに読み
書きを行うべきデータであるため、セレクタ４１はデー
タ・バス側を選択して共用バスと接続する。
一方選択信号゛１゛が入力された場合はセレクタ４１は
スイッチ・バスを選択して共用バスの下位４ビツトを用
いて外部装置２より入力されるスイッチ・データをレジ
スタ４０に書き込む。また、レジスタ４０に印加される
クロックはスイッチのオンオフのデータのラッチクロッ
クとして用いられる。
スイッチ・バスを選択して共用バスの下位４ビツトを用
いて外部装置２より入力されるスイッチ・データをレジ
スタ４０に書き込む。また、レジスタ４０に印加される
クロックはスイッチのオンオフのデータのラッチクロッ
クとして用いられる。
なお本実施例の上記以外の構成部分、および電源のオン
オフの制御については第１の実施例と基本的に同一なの
で、説明を省略する。
オフの制御については第１の実施例と基本的に同一なの
で、説明を省略する。
以上説明したように、本発明によればデータを記憶して
いるＲＡＭチップにのみ電源が供給され、データが書き
込まれていないＲＡＭには電源が供給されない。このた
め内蔵電池の消耗を少なくすることができるため、ＩＣ
メモリカードがより長寿命化される。
いるＲＡＭチップにのみ電源が供給され、データが書き
込まれていないＲＡＭには電源が供給されない。このた
め内蔵電池の消耗を少なくすることができるため、ＩＣ
メモリカードがより長寿命化される。
第１図は本発明の第１の実施例の構成を示すブロック図
、 第２図は本発明の第２の実施例の構成を示すブロック図
である。 図において、 １ ・・・ ＩＣメモリカード、 ２ ・・・ 外部装置、 １１〜１４ ・・・ ＲＡＭチップ、 ２１〜２ ４ スイッチ回路、 ０ 内蔵電池、 ０ レジスタ、 セレクタ、 １〜５９ （外部接続）端子。 １〜６２ ダイオード。 本発明の竿−の碇施イタ・）の準成Ｆ示寸プロ・ツク画
策 １ 図
、 第２図は本発明の第２の実施例の構成を示すブロック図
である。 図において、 １ ・・・ ＩＣメモリカード、 ２ ・・・ 外部装置、 １１〜１４ ・・・ ＲＡＭチップ、 ２１〜２ ４ スイッチ回路、 ０ 内蔵電池、 ０ レジスタ、 セレクタ、 １〜５９ （外部接続）端子。 １〜６２ ダイオード。 本発明の竿−の碇施イタ・）の準成Ｆ示寸プロ・ツク画
策 １ 図
Claims (1)
- 読み書き可能なメモリと、前記メモリのバックアップ
用電源と、外部装置と接続されて情報の入出力をするた
めの入出力端子とを備えたＩＣメモリカードであって、
外部装置から前記入出力端子を介して入力されるスイッ
チ切替情報を保持するレジスタを設けると共に、前記メ
モリは複数のブロックに分割されて、該ブロック毎に前
記バックアップ用電源との間に接続されて前記レジスタ
の保持するスイッチ切替情報の値により前記バックアッ
プ用電源の供給をオンオフするスイッチ回路を設けたこ
とを特徴とするＩＣメモリカード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2067640A JPH03268013A (ja) | 1990-03-16 | 1990-03-16 | Ｉｃメモリカード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2067640A JPH03268013A (ja) | 1990-03-16 | 1990-03-16 | Ｉｃメモリカード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03268013A true JPH03268013A (ja) | 1991-11-28 |
Family
ID=13350802
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2067640A Pending JPH03268013A (ja) | 1990-03-16 | 1990-03-16 | Ｉｃメモリカード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03268013A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1191425A3 (en) * | 2000-08-29 | 2003-10-01 | Sony Corporation | Electronic apparatus couplable to a host system, and methods of controlling power consumption therein |
| CN111179996A (zh) * | 2019-12-31 | 2020-05-19 | 苏州普源精电科技有限公司 | 数据校准装置及其校准数据存写方法 |
-
1990
- 1990-03-16 JP JP2067640A patent/JPH03268013A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1191425A3 (en) * | 2000-08-29 | 2003-10-01 | Sony Corporation | Electronic apparatus couplable to a host system, and methods of controlling power consumption therein |
| US6971035B2 (en) | 2000-08-29 | 2005-11-29 | Sony Corporation | Method and system for reducing power consumption of a multi-function electronic apparatus that is adapted to receive power from a host system |
| CN111179996A (zh) * | 2019-12-31 | 2020-05-19 | 苏州普源精电科技有限公司 | 数据校准装置及其校准数据存写方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5276642A (en) | Method for performing a split read/write operation in a dynamic random access memory | |
| EP0530928B1 (en) | Ferroelectric shadow RAM | |
| US6018478A (en) | Random access memory with separate row and column designation circuits for reading and writing | |
| CN100530415C (zh) | 在单、双数据选通模式间模式选择的存储系统、装置和控制器 | |
| JPS61161562A (ja) | 階層メモリ・システム | |
| JPH0887876A (ja) | Ｎａｎｄ形フラッシュメモリｉｃカード | |
| JPH0466079B2 (ja) | ||
| EP0324470A2 (en) | Semiconductor memory circuit with improved serial access circuit arrangement | |
| KR0142033B1 (ko) | 마이크로 컴퓨터 | |
| JPH04141794A (ja) | Ｉｃカード | |
| US5172341A (en) | Serial dram controller with multi generation interface | |
| EP1761932B1 (en) | Dram with half and full density operation | |
| JPH03268013A (ja) | Ｉｃメモリカード | |
| US5479609A (en) | Solid state peripheral storage device having redundent mapping memory algorithm | |
| JPH0365745A (ja) | Ｉｃカード | |
| JPH0863969A (ja) | 半導体記憶装置 | |
| JPH06119510A (ja) | メモリカード | |
| JP2701323B2 (ja) | 半導体外部記憶装置 | |
| JP2590701B2 (ja) | 半導体記憶装置 | |
| JPS5931154B2 (ja) | 半導体記憶装置 | |
| JPH06266626A (ja) | 半導体補助記憶装置のバックアップ方法と不揮発化半導体補助記憶装置 | |
| JPH05210981A (ja) | 半導体記憶装置 | |
| KR900008100B1 (ko) | 램 디스크 | |
| JPS5833632B2 (ja) | 半導体記憶装置 | |
| JPS634279B2 (ja) |