JPH0319632B2

JPH0319632B2 -

Info

Publication number: JPH0319632B2
Application number: JP56155153A
Authority: JP
Inventors: Masahiko Motai; Kenji Ito
Original assignee: Tokyo Shibaura Electric Co Ltd
Current assignee: Toshiba Corp
Priority date: 1981-09-30
Filing date: 1981-09-30
Publication date: 1991-03-15
Also published as: JPS5856108A

Description

【発明の詳細な説明】この発明は制御ループの基準信号発生装置に関
し、たとえばビデオテープレコーダ（以下VTR
と称する）のサーボ装置に用いて好適するもので
ある。

一般にVTRにおいては、転ビデオヘツドを用
いたヘリカルスキヤン方式による記録、再生が行
なわれている。テープ送りは、キヤプスタンモー
タによつて得られ、記録、再生を得る回転ビデオ
ヘツドの回転は、回転ヘツドモータによつて得ら
れる。ここで、キヤプスタンモータ、回転ヘツド
モータに対しては、それぞれサーボ装置が設けら
れている。

上記のようなサーボ装置において、例えば回転
ヘツドモータに対するサーボ装置について考え
る。回転ヘツドモータは、VTRの記録モード、
再生モード共に、常に一定の回転周波数で回転さ
れるのが通常である。これは、サーボ装置を形成
している周波数制御ループ（いわゆるAFCルー
プ）によつてコントロールされている。さらに、
上記回転ヘツドモータは、VTRの記録モード、
再生モード共に、常に位相制御される。この位相
制御は、いわゆるAPCループによつて行なわれ
ている。

上記AFCループにおいては、回転ヘツドモー
タの回転周波数検出パルスが利用されている。回
転周波数検出パルスとしては、例えば回転ヘツド
モータに関連して回転する周方向に極性を異なら
せて配置された複数の永久磁石の磁極の変化を検
出する磁気ヘツドによつて得られるパルスが用い
られる。AFCループにおいては、前記回転周波
数検出パルスのパルス間隔を測定している。パル
ス間隔の測定結果は、最終的には、モータドライ
ブ回路に加える直流制御電圧として現わされ、こ
の電圧が目標値のときは安定した回転が得られて
いることになる。

次にAPCループについて説明する。APCルー
プにあつては、VTR記録モード時には、記録中
のビデオ信号の垂直同期信号の位相と、回転ビデ
オヘツドの切換えタイミングをあらわすスイツチ
ング信号との位相関係を監視し、テープ上の斜め
のトラツクに１フイールドずつ記録されるように
している。

通常上記ヘツドスイツチング信号と位相比較さ
れる信号は、基準信号と称せられ、この基準信号
は、前記垂直同期信号（PAL／SECAM 50Hz、
NTSC 60Hz）の1/2分周信号である。一方、この
APCループにおいては、VTR再生モードにあつ
ては、フレーム周波数の発振器出力を基準信号と
して用い、これと比較させる信号は、ヘツドスイ
ツチング信号としている。

先のVTR記録モードにおいて、垂直同期信号
を1/2分周した信号つまり基準信号は、テープ上
にコントロールヘツドを介してコントロールパル
スとしても記録されている。このコントロールパ
ルスは、VTR再生モード時には、キヤプスタン
モータに対するAPCループの目標位相信号とし
て用いられる。このことは、記録モード時におけ
る回転ビデオヘツドの記録トラツク形成位置はコ
ントロールパルス記録位置におきかえられている
ので、再生コントロールパルスの位相に合わせた
テープ送りを得ることによつて、回転ビデオヘツ
ドが記録トラツク上をトラツキングする場合、そ
のトラツキング位相を記録時と同じように再現さ
せることになる。

しかしながら、上記したように垂直同期信号の
１／２分周出力を基準信号とした場合、受像機側で
局を切換えた時とか、弱電界時等に位相が大きく
ずれたり、欠落したりすることがあると、特に再
生モード時にサーボ動作が乱れることがある。特
に大きな乱れを生じるのは、垂直同期信号が欠除
した場合であり、このときは、コントロールパル
スの位相が乱れているため、再生時に位相ループ
が乱され異常なテープ走行が発生することがあ
る。

この発明は上記の事情に対処すべくなされたも
ので、再生時のサーボ乱れの特に大きな原因とな
つている垂直同期信号の欠除に対して、補正信号
をつくり、局の切換え等による記録時の変動を、
再生時のサーボ動作の乱れとならないようにし得
る制御ループの基準信号発生装置を提供すること
を目的とする。

以下この発明の実施例を図面を参照して説明す
る。

第１図は、この発明の一実施例で、１１は、デ
ジタル発振器であり、入力端子１２から加えられ
るクロツクパルスによつて駆動される。このデジ
タル発振器１１は、プリセツト信号Ｍ１，Ｍ２，
Ｍ３によつて、その発生パルス１３の周期を可変
することができる。

このデジタル発振器１１は、プリセツタブルカ
ウンタＱ０〜Ｑ１５と、最終段カウンタＱ１５の
出力を転送するフリツプフロツプ回路Q16，Ｑ１
７、ナンド回路Ｇ１と、カウンタＱ０〜Ｑ１５に
ロードパルスを与えるナンド回路Ｇ２、フリツプ
フロツプ回路Ｑ１８，Ｑ１９等によつて構成され
ている。今、インバータＧ１１に正のパルスが入
力すると、これがナンド回路Ｇ２、フリツプフロ
ツプ回路Ｑ１８，Ｑ１９を介してロードパルス
“１”として導出される。これによつて、カウン
タＱ０〜Ｑ１５には、現在指定されている定数が
プリセツトされる。（バツフア回路１４，１５，
１６の出力のうち何れか１つがハイレベル）そし
て、最終段のカウンタＱ１５からは、プリセツト
された定数に応じた周期のパルスが発生し、これ
が再びロードパルスとして用いられるため発振動
作を行なう。このデジタル発振器１１の出力は、
ナンド回路Ｇ１、インバータＧ１０を介して導出
される。

次に、フリツプフロツプ回路Ｑ２２，Ｑ２３，
Ｑ２４及びナンド回路Ｇ３，Ｇ６、インバータＧ
１０等は、シーケンサー１７を構成している。こ
のシーケンサー１７は、ナンド回路Ｇ５からのパ
ルスの有無によつて、フリツプフロツプ回路Ｑ２
２，Ｑ２３，Ｑ２４の出力状態が切換わるもの
で、各フリツプフロツプ回路Ｑ２２，Ｑ２３，Ｑ
２４の出力Ｑは、それぞれバツフア回路１４，１
５，１６を介して導出されこれが先のカウンタＱ
０〜Ｑ１５に対する定数指定信号となる。

次に、フリツプフロツプ回路Ｑ２０，Ｑ２１、
ナンド回路Ｇ４、ナンド回路Ｇ５およびこのナン
ド回路Ｇ５の出力が加えられるインバータＧ１１
は、入力する垂直同期信号Ｖをクロツクパルスで
同期化し、シーケンス動作を初期化する。

また、ナンド回路Ｇ７、インバータＧ９、ナン
ド回路Ｇ８は、発振器１１の出力パルスあるい
は、ゲート回路Ｇ５からの出力パルスをとりだ
し、フリツプフロツプ回路Ｑ２８に加えるもので
ある。

さらにフリツプフロツプ回路Ｑ２９，Ｑ３０，
Ｑ３１は、垂直同期信号が連続して４個以上来な
かつたことを検出するカウンタ回路１８であり、
ナンド回路Ｇ５の出力がそれぞれクリア端子に加
えられている。フリツプフロツプ回路Ｑ２８は、
ナンド回路Ｇ８の出力パルスを1/2に分周して基
準信号として出力する。

この発明の一実施例は、上記の如く構成される
もので、次に第２図に示すタイムチヤートを参照
して説明する。今、フリツプフロツプ回路Ｑ２０
のデータ入力端子Ｄに垂直同期信号が入力したと
する。このとき、フリツプフロツプ回路Ｑ２２の
出力Ｑ，は（０，１）、フリツプフロツプ回路
Ｑ２３の出力Ｑ，は（１，０）、フリツプフロ
ツプ回路Ｑ２４の出力Ｑ，は（０，１）であ
る。したがつて、ナンド回路Ｇ３の出力は、
「１」、フリツプフロツプ回路Ｑ２５の出力Ｑは
「１」となつている。（このタイミングは、タイム
チヤートのt₁）、垂直同期信号Ｖはクロツクパル
スCKに同期化されて垂直同期パルスV_pとしてナ
ンド回路Ｇ４，Ｇ５を介して出力される。ナンド
回路Ｇ５の出力はインバータＧ９、ナンド回路Ｇ
８を介してフリツプフロツプ回路Ｑ２８に供給さ
れ、そのＱ端子より基準信号として出力される。
またナンド回路Ｇ５の出力によつて、フリツプフ
ロツプ回路Ｑ２２は、プリセツトされ、フリツプ
フロツプ回目Ｑ２３，Ｑ２４，Ｑ２９，Ｑ３０，
Ｑ３１はクリアされる。また、垂直同期パルス
V_pは、インバータＧ１１を介してロードパルス
を発生するためのナンド回路Ｇ２フリツプフロツ
プ回路Ｑ１８，Ｑ１９に導かれ、その出力が発振
器１１に供給される。このとき、発振器１１は、
定数Ｍ１が設定される。これは、フリツプフロツ
プ回路Ｑ２２がプリセツトされて出力Ｑ，＝
（１，０）になつているからである。この状態は、
発振器１１がプリセツトされてから最切の発振出
力パルス（キヤリー）が得られるまで続く。この
とき、発振器１１は、定数Ｍ１によつて、周期Ｔ
１が設定されるもので、この周期Ｔ１は、垂直同
期信号の周期よりも小さく、垂直同期信号の周期
の3/4程度に設定されている。この期間Ｔ１は、
プリセツトされたフリツプフロツプ回路Ｑ２２の
Ｑ出力によつてフリツプフロツプ回路Ｑ２５の出
力Ｑが“０”となつており、ナンド回路Ｇ４が非
導通とされるので、入力が禁止された状態であ
る。次にデジタル発振器１１から発振出力パルス
があると、これがフリツプフロツプＱ１６，Ｑ１
７、ナンド回路Ｇ１を介して導出され、ナンド回
路Ｇ２に加えられる。したがつてフリツプフロツ
プ回路Ｑ１８，Ｑ１９を介してロードパルスが出
力される。このときナンド回路Ｇ１の出力はさら
にインバータＧ１０を介してフリツプフロツプ回
路Ｑ２２，Ｑ２３，Ｑ２４，Ｑ２９，Ｑ３０，Ｑ
３１にそのクロツクパルスとして供給されるた
め、フリツプフロツプ回路Ｑ２２の出力Ｑ，は
（０，１）、フリツプフロツプ回路Ｑ２３の出力
Ｑ，は（１，０）となる。（タイミングt₂）な
おフリツプフロツプ回路Ｑ２４の出力Ｑ，は
（０，１）のままである。したがつてデジタル発
振器１１には定数Ｍ２がプリセツトされ、クロツ
クをカウントするが、ここで、すぐに、次の垂直
同期信号が入力すれば（タイミングt₃）先と同じ
ような動作を繰りかえすことになる。

しかし、第２図のタイミングt₄で示すように、
垂直同期信号が入力しなかつた場合は、発振器１
１は、そのまま、自走することになる。このとき
定数Ｍ２が指定されているためナンド回路Ｇ１、
インバータＧ１０からは、周期Ｔ２によるタイミ
ングで出力パルスが得られることになる。（タイ
ミングt₅）このパルスｅ１が得られると、フリツ
プフロツプ回路Ｑ２２の出力Ｑ，は（０，１）
のままで、フリツプフロツプ回路Ｑ２３の出力
Ｑ，は（０，１）に、フリツプフロツプ回路Ｑ
２４の出力Ｑ，は（１，０）となる。この結
果、発振器１１に定数Ｍ３がロードされることに
なり、次に発振器１１は、周期Ｔ３でパルスを発
生することになる。

このとき、ナンド回路Ｇ７は、フリツプフロツ
プ回路Ｑ２４の出力Ｑが“１”であるため、周期
Ｔ３で得られるパルスを導通可能である。周期Ｔ
３は、Ｔ３＜Ｔ１＋Ｔ２に設定されており、垂直
同期信号の周期と同じに設定されている。また、
このような状態になると、フリツプフロツプ回路
Ｑ２９，Ｑ３０，Ｑ３１は、クリアパルスが無い
ために、フリツプフロツプ回路Ｑ２４の出力Ｑの
“１”をデータとして、発振パルスによつて駆動
され、該入力データの転送を開始する。そして、
４個の発振パルスが入力すると、出力端子２０か
らコントロールパルスの記録禁止信号兼画像ミユ
ート信号を出力する。（第２図ｈ）上記のように、垂直同期信号が無くても、ナン
ド回路Ｇ２８からは、安定した垂直同期パルス
（第２図ｉ）が得られることになる。

なお、垂直同期信号が無くなつて、ある時間経
過後に再び垂直同期信号が入力すれば、タイミン
グt₁，t₂で説明したように、再びこの信号に同期
した動作を得るようになる。

第２図において同図ａは垂直同期パルスV_p、
同図ｂはフリツプフロツプ回路Ｑ２２の出力Ｑ、
同図ｃはフリツプフロツプ回路Ｑ２３の出力Ｑ、
同図ｄはフリツプフロツプ回路Ｑ２４の出力Ｑ、
同図ｅはインバータＧ１０の出力、同図ｆはナン
ド回路Ｇ５の出力、同図ｇは、ナンド回路Ｇ７の
出力、同図ｈはフリツプフロツプ回路Ｑ３１出力
Ｑ、同図ｉはナンド回路Ｇ８の出力である。

上記したようにこの装置によると、ロードし
たときからパルスが出力されるまでの周期を、外
部からの基準信号の周期をＴ０とした場合、Ｔ１
＜Ｔ０，Ｔ１＋Ｔ２＞Ｔ３≒Ｔ０の関係となる３
種の周期Ｔ１，Ｔ２，Ｔ３にプリセツトすること
のできるデジタル発振器１１を用いている。次
に外部からの基準信号の導入、非導入を制御でき
る禁止回路手段を、フリツプフロツプ回路Ｑ２
０，Ｑ２１、ナンド回路Ｇ４，Ｇ５等によつて構
成している。また、この禁止回路手段からの出
力パルス又は前記デジタル発振器１１からの出力
パルスの何れか一方を選択して導出するように制
御される出力ゲート手段を、ナンド回路Ｇ７，Ｇ
８、インバータＧ９等によつて構成している。
次に禁止回路手段からの出力パルスによつて前記
デジタル発振器１１がロードされた際、これに前
記周期Ｔ１を設定するとともに前記禁止回路手段
を制御して基準信号の非導入状態を設定し、この
周期Ｔ１のパルスが得られることによつて前記禁
止回路手段を導入状態に設定し、かつ前記デジタ
ル発振器に前記周期Ｔ２を設定してこの周期Ｔ２
内に前記基準信号が入力しないときはこの周期Ｔ
２で得られたパルスによつて該デジタル発振器に
周期Ｔ３を設定して該周期Ｔ２のパルスでロード
せしめ、前記出力ゲート手段を前記周期Ｔ３のパ
ルスを選択するように切換えるシーケンサー１７
を備ている。

上述した基準信号発生装置を用いて、コントロ
ール信号を記録しておけば、たとえ局などの切換
えによつて垂直同期信号が欠除しても、再生時に
おけるサーボ動作は安定して動作し乱されること
がない。

第３図はこの発明の装置を用いたVTRのサー
ボシステムを示す図である。第３図において、３
０は磁気テーポ、３１は回転ヘツドモータ、３２
は回転デイスクであり、回転ビデオヘツド３３，
３４がその外周に取付けられている。また、３５
はキヤプスタンモータであり、キヤプスタン３６
を回転駆動する。さらに３７はコントロールヘツ
ドであり、VTR記録動作時には基準信号を記録
してコントロールパルスとし、再生動作時にはコ
ントロールパルスを再生する。

キヤプスタンサーボ系から説明する。キヤプス
タンモータ３５に対する自動回転周波数制御ルー
プ（AFCループ）は、回転検出器４１、増幅器
４２、周波数弁別器４３、合成器４４、モータド
ライブ回路４５のループで構成される。一方、キ
ヤプスタンモータ３５に対する位相制御APCル
ープは、VTR記録モード時には、回転検出器４
１の出力を分周する分周器４６、この分周器４６
の出力がスイツチ４７を介して一方の入力端に加
えられ、基準発振器４９の出力がスイツチ５０を
介して他方の入力端に加えられ、両入力の位相差
を得るコンパレータ４８、このコンパレータ４８
の出力を直流電圧に平滑するローパスフイルタ５
１、このローパスフイルタ５１の出力が加えられ
る合成器４４等によつて構成される。またこの
APCループは、VTRの再生モード時には、コン
パレータ４８に入力する比較対称となる信号が切
換えられる。即ち、コンパレータ４８の一方の入
力端には、コントロールヘツド３７で再生された
コントロールパルスが、スイツチ５２、増幅器５
３、スイツチ４７を介して入力される。またコン
パレータ４８の他方の入力端には、基準信号が単
安定マルチバイブレータ５４を介して入力される
単安定マルチバイブレータ５４は、回転ビデオヘ
ツドのトラツキング（記録トラツクとビデオヘツ
ドのトレース位置調整）を得るためのものであ
る。基準信号は、先に説明した基準信号発生装置
５６から得られている。

次に回転ヘツドモータ３１のサーボ系について
説明する。この回転ヘツドモータ３１に対する
AFCループは、回転検出器６１、増幅器６２、
周波数弁別器６３、合成器６４、モータドライブ
回路６５等によつて構成されている。

次にAPCループは、回転位相検出器６６増幅
器６７、単安定マルチバイブレータ回路６８，６
９、フリツプフロツプ回路７０、このフリツプフ
ロツプ回路７０から得られたヘツドスイツチング
パルスが一方の入力端に加えられ、他方の入力端
に前記基準信号が加えられるコンパレータ７１等
で構成される。そしてコンパレータ７１の位相比
較結果をあらわす出力は、ローパスフイルタ７２
を介して合成器６４に入力される。

単安定マルチバイブレータ回路６８，６９はヘ
ツドスイツチングパルス（Ａヘツド、Ｂヘツドの
切換え）を得るのに、回転位相検出器６６（デイ
スク上の永久磁石とこれが廻り来たときにパルス
を発生する磁気ヘツド）の機械的な取付け誤差を
修正して、フリツプフロツプ回路７０のセツト、
リセツトタイミングを調整するためのものであ
る。

上記のようなVTRのサーボシステムに対して
本発明の基準信号発生装置は、サーボ動作の安定
に寄与するものである。

上記したようにこの発明は、再生時のサーボ乱
れの特に大きな原因となつている垂直同期信号の
欠除に対して、補正信号を作り、局の切換え等に
よる記録時の変動を、再生時のサーボ動作の乱れ
とならないようにし得る制御ループの基準信号発
生装置を提供することができる。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す回路図、第
２図は第１図の回路の動作を説明するのに示した
タイムチヤート、第３図はこの発明を用いたサー
ボシステムを示す図である。１１…デジタル発振器、１７…シーケンサー、
Ｑ２０〜Ｑ２４…フリツプフロツプ回路、Ｇ４，
Ｇ５，Ｇ７，Ｇ８…ナンド回路、Ｇ１１…インバ
ータ。

Claims

【特許請求の範囲】１ロードしたときから発振出力パルスが出力さ
れるまでの周期を、外部からの基準信号の周期を
T0とした場合、T1＜T0、T1＋T2＞T3、T3≒
T0の関係となる３種の周期T1、T2、T3にプリ
セツトすることができるデジタル発振器と、前記基準信号を導入、非導入制御でき、導入状
態では前記基準信号をロツクに同期化した出力パ
ルスを得、前記デジタル発振器のロードパルス入
力端子に供給する禁止回路手段と、この禁止回路手段からの出力パルスを導出する
か、または前記デジタル発振器からの発振出力パ
ルスを制御信号に基づいて選択導出する出力ゲー
ト手段と、前記禁止回路手段からの出力パルス及び前記デ
ジタル発振器の発振出力パルスが入力され、前記禁止回路手段からの出力パルスにより前記
デジタル発振器がロードされたときは、このデジ
タル発振器に前記周期T1を得る値をプリセツト
してかつ前記禁止回路手段を基準信号非導入状態
に制御し、前記デジタル発振器から前記周期T1の発振出
力パルスが得られると前記禁止回路手段を前記基
準信号導入状態に制御するとともに前記デジタル
発振器を前記周期T2を得る値にプリセツトし、この周期T2の期間内に前記禁止回路手段から
の出力パルスが入力したときは、このパルスによ
り前記デジタル発振器を周期T1を得る値にプリ
セツトせしめ、前記周期T2の期間内に前記禁止回路手段から
の出力パルスが入力しないときは、この周期T2
で得られたパルスにより前記デジタル発振器に前
記周期T3を得る値をプリセツトするとともに、
前記出力ゲート手段に前記制御信号を与えて前記
デジタル発振器出力の選択導出状態に制御するシ
ーケンサとを具備したことを特徴とする制御ループの基準信
号発生装置。