JP2531664B2 - ディスク記録情報再生装置における位相同期回路 - Google Patents
ディスク記録情報再生装置における位相同期回路Info
- Publication number
- JP2531664B2 JP2531664B2 JP62053259A JP5325987A JP2531664B2 JP 2531664 B2 JP2531664 B2 JP 2531664B2 JP 62053259 A JP62053259 A JP 62053259A JP 5325987 A JP5325987 A JP 5325987A JP 2531664 B2 JP2531664 B2 JP 2531664B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- reference signal
- holding
- phase
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000004044 response Effects 0.000 claims description 16
- 238000001514 detection method Methods 0.000 claims description 15
- 230000008034 disappearance Effects 0.000 claims description 5
- 230000010355 oscillation Effects 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 14
- 238000000034 method Methods 0.000 description 10
- 230000001360 synchronised effect Effects 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000010363 phase shift Effects 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/91—Television signal processing therefor
- H04N5/93—Regeneration of the television signal or of selected parts thereof
- H04N5/95—Time-base error compensation
- H04N5/956—Time-base error compensation by using a digital memory with independent write-in and read-out clock generators
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/91—Television signal processing therefor
- H04N5/93—Regeneration of the television signal or of selected parts thereof
- H04N5/95—Time-base error compensation
- H04N5/953—Time-base error compensation by using an analogue memory, e.g. a CCD shift register, the delay of which is controlled by a voltage controlled oscillator
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Signal Processing For Recording (AREA)
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】 技術分野 本発明は、位相同期回路に関し、特にディスク状記録
媒体に記録された情報信号を再生する装置における位相
同期回路に関する。
媒体に記録された情報信号を再生する装置における位相
同期回路に関する。
背景技術 ビデオディスク等の記録媒体を定速回転させつつ該記
録媒体に記録されている情報信号を検出する場合、記録
媒体の偏心或いは回転機構の回転ムラ等により、得られ
る信号の時間軸が変動し、再生画像に悪影響を及ぼすこ
とはよく知られている。この時間軸変動を除去する方法
として再生信号の時間軸変動に同期したパルスを生成
し、このパルスによって再生信号をメモリに書込んだの
ち周波数が安定した基準パルスによって読出すという方
法がメモリの価格の低下によって採用されることが多く
なっている。
録媒体に記録されている情報信号を検出する場合、記録
媒体の偏心或いは回転機構の回転ムラ等により、得られ
る信号の時間軸が変動し、再生画像に悪影響を及ぼすこ
とはよく知られている。この時間軸変動を除去する方法
として再生信号の時間軸変動に同期したパルスを生成
し、このパルスによって再生信号をメモリに書込んだの
ち周波数が安定した基準パルスによって読出すという方
法がメモリの価格の低下によって採用されることが多く
なっている。
かかる時間軸補正方式において、再生信号の時間軸変
動に同期したパルスを発生する従来の位相同期回路を第
５図に示す。同図において、例えばビデオディスクから
得られたビデオ信号が同期分離回路等からなる基準信号
検出回路１に供給され、水平同期信号が分離されて再生
基準信号として出力される。尚、この基準信号検出回路
１としてはビデオ信号中のバースト信号の特定のゼロク
ロス点によって生成したパルスを再生基準信号として出
力するように構成してもよい。この基準信号検出回路１
から出力された再生基準信号ａは位相比較回路２に供給
される。位相比較回路２にはVCO（電圧制御型発振器）
３の出力を1/Nに分周する分周カウンタ４の出力ｄが供
給されて再生基準信号ａとの位相比較がなされ、サンプ
リング制御方式によって両信号間の位相差に応じた誤差
信号が生成される。すなわち、位相比較回路２は分周カ
ウンタ４の出力ｄによって傾斜波形を有する鋸歯状波信
号を生成し、この鋸歯状波信号の再生基準信号ａによる
サンプルホールドを行なって得た信号を誤差信号ｂとし
て出力する構成となっている。この誤差信号ｂは、VCO3
に制御信号として供給され、VCO3から再生基準信号ａの
時間軸変動に同期したクロックパルスｃが出力される。
動に同期したパルスを発生する従来の位相同期回路を第
５図に示す。同図において、例えばビデオディスクから
得られたビデオ信号が同期分離回路等からなる基準信号
検出回路１に供給され、水平同期信号が分離されて再生
基準信号として出力される。尚、この基準信号検出回路
１としてはビデオ信号中のバースト信号の特定のゼロク
ロス点によって生成したパルスを再生基準信号として出
力するように構成してもよい。この基準信号検出回路１
から出力された再生基準信号ａは位相比較回路２に供給
される。位相比較回路２にはVCO（電圧制御型発振器）
３の出力を1/Nに分周する分周カウンタ４の出力ｄが供
給されて再生基準信号ａとの位相比較がなされ、サンプ
リング制御方式によって両信号間の位相差に応じた誤差
信号が生成される。すなわち、位相比較回路２は分周カ
ウンタ４の出力ｄによって傾斜波形を有する鋸歯状波信
号を生成し、この鋸歯状波信号の再生基準信号ａによる
サンプルホールドを行なって得た信号を誤差信号ｂとし
て出力する構成となっている。この誤差信号ｂは、VCO3
に制御信号として供給され、VCO3から再生基準信号ａの
時間軸変動に同期したクロックパルスｃが出力される。
以上の如き従来の回路は、構成が簡単であり、かつ動
作が安定であるという利点がある。すなわち、分周カウ
ンタ４の分周比をＮとした場合、VCOの発振周波数は、
確実にＮ・fH（fHは水平同期周波数）になるのである。
ところが、この従来の回路においては、再生基準信号ａ
の急激な位相変動が生じると、これに直ちに応答するこ
とができないという欠点がある。応答が速くなるように
するためにはループ帯域を広くする必要があるが、再生
基準信号が1H（63.5μｓ）周期で入力されるサンプリン
グ制御方式では、その位相遅れからくる限界があり、改
善は望めないのである。
作が安定であるという利点がある。すなわち、分周カウ
ンタ４の分周比をＮとした場合、VCOの発振周波数は、
確実にＮ・fH（fHは水平同期周波数）になるのである。
ところが、この従来の回路においては、再生基準信号ａ
の急激な位相変動が生じると、これに直ちに応答するこ
とができないという欠点がある。応答が速くなるように
するためにはループ帯域を広くする必要があるが、再生
基準信号が1H（63.5μｓ）周期で入力されるサンプリン
グ制御方式では、その位相遅れからくる限界があり、改
善は望めないのである。
応答性が遅い場合の問題として放送用VTRではスキュ
ー歪みで発生する再生水平同期信号の位相ジャンプや特
殊再生時の再生水平同期信号の位相変動に対する追従性
が悪くなるため、時間軸補正能力が低下することであ
る。また、ビデオディスクの場合には画像メモリを利用
して線速度一定（CLV）ディスクでも静止画再生等の特
殊再生が可能になっているが、トラックジャンプに伴っ
て発生する再生水平同期信号の位相不連続に対してVCO
が直ちに応答しないとTVモニタ上の再生画のカラーが乱
れたり、画像の歪みや同期乱れが発生してしまう。すな
わち、第６図に示す如くCLVディスクの再生中にトラッ
クジャンプ動作が起動されると（時刻t1）、位相比較回
路２から出力される誤差信号ｂに時刻t1〜t2に亘って乱
れが発生する。これは、時刻t1以前において第７図に示
す如く再生基準信号ａと分周カウンタ４の出力ｄの位相
が一致していても、トラックジャンプにより再生基準信
号ａの連続性が崩れ、第８図に示す如く再生基準信号ａ
と分周カウンタ４の出力ｄ間に位相ずれが発生するから
である。VCO3は、1H毎のサンプル値により閉ループ制御
されているので、この位相ずれは、ループ特性を改善し
ても収束に要する時間には限界があり、従って、この位
相誤差が大なる期間（t1〜t2）は、画像メモリに書込み
を禁止する必要がある。しかし、トラックジャンプ動作
を短い周期で繰返して行なうと、位相誤差が収束してい
る期間が少なくなり、画像メモリにデータを書込むこと
ができなくなって特殊再生が良好に行なえなくなるので
ある。
ー歪みで発生する再生水平同期信号の位相ジャンプや特
殊再生時の再生水平同期信号の位相変動に対する追従性
が悪くなるため、時間軸補正能力が低下することであ
る。また、ビデオディスクの場合には画像メモリを利用
して線速度一定（CLV）ディスクでも静止画再生等の特
殊再生が可能になっているが、トラックジャンプに伴っ
て発生する再生水平同期信号の位相不連続に対してVCO
が直ちに応答しないとTVモニタ上の再生画のカラーが乱
れたり、画像の歪みや同期乱れが発生してしまう。すな
わち、第６図に示す如くCLVディスクの再生中にトラッ
クジャンプ動作が起動されると（時刻t1）、位相比較回
路２から出力される誤差信号ｂに時刻t1〜t2に亘って乱
れが発生する。これは、時刻t1以前において第７図に示
す如く再生基準信号ａと分周カウンタ４の出力ｄの位相
が一致していても、トラックジャンプにより再生基準信
号ａの連続性が崩れ、第８図に示す如く再生基準信号ａ
と分周カウンタ４の出力ｄ間に位相ずれが発生するから
である。VCO3は、1H毎のサンプル値により閉ループ制御
されているので、この位相ずれは、ループ特性を改善し
ても収束に要する時間には限界があり、従って、この位
相誤差が大なる期間（t1〜t2）は、画像メモリに書込み
を禁止する必要がある。しかし、トラックジャンプ動作
を短い周期で繰返して行なうと、位相誤差が収束してい
る期間が少なくなり、画像メモリにデータを書込むこと
ができなくなって特殊再生が良好に行なえなくなるので
ある。
応答性のよい位相同期回路としては第９図に示す如き
回路が公知となっている。同図において、基準信号検出
回路１から出力される再生基準信号ａは周波数同期制御
回路５に供給されると同時にVCO3のリセット信号となっ
ている。周波数同期制御回路５において再生基準信号ａ
はVCO3の出力と比較され、両信号間の周波数差及び位相
差に応じた誤差信号が生成される。この誤差信号がVCO3
の制御入力になっている。以上の構成においては、再生
基準信号ａとVCO3から出力されるクロックとの周波数比
が所定の値となるように制御される。この状態で、再生
基準信号によりVCO3の位相が1Hおきにリセットされる。
このリセットによってVCO3から出力されるクロックの位
相及び周波数が直ちに所定値となり、応答性がよいので
ある。ところが、かかる従来の回路においては周波数制
御が行なわれるため、Ｎ・fH以外にも（Ｎ＋１）・fH或
は（Ｎ−１）・fH等の周波数にロックしてしまう可能性
があり、周波数同期制御回路５にはこの現象に対する対
策が必要となって回路構成が複雑になるという欠点があ
る。
回路が公知となっている。同図において、基準信号検出
回路１から出力される再生基準信号ａは周波数同期制御
回路５に供給されると同時にVCO3のリセット信号となっ
ている。周波数同期制御回路５において再生基準信号ａ
はVCO3の出力と比較され、両信号間の周波数差及び位相
差に応じた誤差信号が生成される。この誤差信号がVCO3
の制御入力になっている。以上の構成においては、再生
基準信号ａとVCO3から出力されるクロックとの周波数比
が所定の値となるように制御される。この状態で、再生
基準信号によりVCO3の位相が1Hおきにリセットされる。
このリセットによってVCO3から出力されるクロックの位
相及び周波数が直ちに所定値となり、応答性がよいので
ある。ところが、かかる従来の回路においては周波数制
御が行なわれるため、Ｎ・fH以外にも（Ｎ＋１）・fH或
は（Ｎ−１）・fH等の周波数にロックしてしまう可能性
があり、周波数同期制御回路５にはこの現象に対する対
策が必要となって回路構成が複雑になるという欠点があ
る。
発明の概要 本発明の目的は、構成が簡単であり、かつ応答が速い
位相同期回路を提供することである。
位相同期回路を提供することである。
本発明による位相同期回路は、所定周波数の基準信号
を含む情報信号が記録されたディスクの読取情報信号中
の前記基準信号に基づいて再生基準信号を生成する基準
信号生成手段と、制御信号のレベルに応じた周波数で発
振する発振手段と、前記発振手段の出力を計数する計数
動作により分周を行なう分周手段と、前記再生基準信号
と前記分周手段の出力との位相差に応じた誤差信号を生
成する位相検出手段とを含み、前記誤差信号を前記制御
信号として前記発振手段に供給して前記読取情報信号の
時間軸変動に追従したクロックを発生する位相同期回路
であって、前記再生基準信号に同期して情報読取点のト
ラックジャンプに起因する前記読取情報信号の不連続区
間を含む期間に亘って保持指令信号を発生する保持指令
発生手段と、前記保持指令信号の発生に応答して前記分
周手段の計数値を保持する保持手段とを備え、前記分周
手段は、前記保持指令信号の消滅に応答して前記保持手
段に保持された計数値から前記計数動作を開始すること
を特徴としている。
を含む情報信号が記録されたディスクの読取情報信号中
の前記基準信号に基づいて再生基準信号を生成する基準
信号生成手段と、制御信号のレベルに応じた周波数で発
振する発振手段と、前記発振手段の出力を計数する計数
動作により分周を行なう分周手段と、前記再生基準信号
と前記分周手段の出力との位相差に応じた誤差信号を生
成する位相検出手段とを含み、前記誤差信号を前記制御
信号として前記発振手段に供給して前記読取情報信号の
時間軸変動に追従したクロックを発生する位相同期回路
であって、前記再生基準信号に同期して情報読取点のト
ラックジャンプに起因する前記読取情報信号の不連続区
間を含む期間に亘って保持指令信号を発生する保持指令
発生手段と、前記保持指令信号の発生に応答して前記分
周手段の計数値を保持する保持手段とを備え、前記分周
手段は、前記保持指令信号の消滅に応答して前記保持手
段に保持された計数値から前記計数動作を開始すること
を特徴としている。
本発明による位相同期回路はまた、所定周波数の基準
信号を含む情報信号が記録されたディスクの読取情報信
号中の前記基準信号に基づいて再生基準信号を生成する
基準信号生成手段と、制御信号のレベルに応じた周波数
で発振する発振手段と、前記発振手段の出力を計数する
計数動作により分周を行なう分周手段と、前記再生基準
信号と前記分周手段の出力との位相差に応じた誤差信号
を生成する位相検出手段とを含み、前記誤差信号を前記
制御信号として前記発振手段に供給して前記読取情報信
号の時間軸変動に追従したクロックを発生する位相同期
回路であって、前記再生基準信号に同期して情報読取点
のトラックジャンプに起因する前記読取情報信号の不連
続区間を含む期間に亘って保持指令信号を発生する保持
指令発生手段と、前記保持指令信号の発生に応答して前
記分周手段の計数値を保持する保持手段とを備え、前記
分周手段は、前記保持指令信号の消滅に応答して前記保
持手段に保持された計数値から前記計数動作を開始し、
前記位相検出手段は、前記保持指令信号の存在期間にお
いて前記保持指令信号の発生直前の前記誤差信号を保持
することを特徴としている。
信号を含む情報信号が記録されたディスクの読取情報信
号中の前記基準信号に基づいて再生基準信号を生成する
基準信号生成手段と、制御信号のレベルに応じた周波数
で発振する発振手段と、前記発振手段の出力を計数する
計数動作により分周を行なう分周手段と、前記再生基準
信号と前記分周手段の出力との位相差に応じた誤差信号
を生成する位相検出手段とを含み、前記誤差信号を前記
制御信号として前記発振手段に供給して前記読取情報信
号の時間軸変動に追従したクロックを発生する位相同期
回路であって、前記再生基準信号に同期して情報読取点
のトラックジャンプに起因する前記読取情報信号の不連
続区間を含む期間に亘って保持指令信号を発生する保持
指令発生手段と、前記保持指令信号の発生に応答して前
記分周手段の計数値を保持する保持手段とを備え、前記
分周手段は、前記保持指令信号の消滅に応答して前記保
持手段に保持された計数値から前記計数動作を開始し、
前記位相検出手段は、前記保持指令信号の存在期間にお
いて前記保持指令信号の発生直前の前記誤差信号を保持
することを特徴としている。
実施例 以下、本発明の実施例につき第１図乃至第４図を参照
して詳細に説明する。
して詳細に説明する。
第１図において、基準信号検出回路１位相比較回路
２、VCO3及び分周カウンタ４には、第５図のものと等価
なものが用いられている。しかしながら、本例において
はVCO3の出力は、AND（論理積）ゲート６を介して分周
カウンタ４に供給されている。また、基準信号検出回路
１から出力される再生基準信号ａは、ANDゲート７を介
して位相比較回路２に供給されている。これらANDゲー
ト６及び７には保持指令発生回路８の出力が供給されて
いる。保持指令発生回路８は、ジャンプ指令信号がトリ
ガ入力として供給される単安定マルチバイブレータ（以
下、単安定マルチと称す）９と、この単安定マルチのＱ
出力がＤ入力として供給されかつ再生基準信号ａがクロ
ック入力として供給されるＤ型フリップフロップ10とで
形成されており、Ｄ型フリップフロップ10の出力が保
持指令信号ｅとして出力される。尚、単安定マルチ９に
供給されるジャンプ指令信号が発生してからジャンプ動
作が起動されるまでに少なくとも1H分の遅延時間が設け
られているものとする。
２、VCO3及び分周カウンタ４には、第５図のものと等価
なものが用いられている。しかしながら、本例において
はVCO3の出力は、AND（論理積）ゲート６を介して分周
カウンタ４に供給されている。また、基準信号検出回路
１から出力される再生基準信号ａは、ANDゲート７を介
して位相比較回路２に供給されている。これらANDゲー
ト６及び７には保持指令発生回路８の出力が供給されて
いる。保持指令発生回路８は、ジャンプ指令信号がトリ
ガ入力として供給される単安定マルチバイブレータ（以
下、単安定マルチと称す）９と、この単安定マルチのＱ
出力がＤ入力として供給されかつ再生基準信号ａがクロ
ック入力として供給されるＤ型フリップフロップ10とで
形成されており、Ｄ型フリップフロップ10の出力が保
持指令信号ｅとして出力される。尚、単安定マルチ９に
供給されるジャンプ指令信号が発生してからジャンプ動
作が起動されるまでに少なくとも1H分の遅延時間が設け
られているものとする。
以上の構成における各部の動作を第２図を参照して説
明する。第２図において、（Ａ）は再生基準信号ａの波
形図、（Ｂ）は分周カウンタ４の出力ｄの波形図、
（Ｃ）は位相比較回路２から出力される誤差信号ｂの波
形図、（Ｄ）はVCO3から出力されるクロックｃの波形
図、（Ｅ）は保持指令信号ｅの波形図、（Ｆ）は分周カ
ウンタ４の入力ｆの波形図である。ジャンプ指令信号が
発生すると、単安定マルチ９がトリガされてそのＱ出力
が反転時間設定用の抵抗及びコンデンサの時定数に応じ
た時間Ｔだけ高レベルになる。そうすると、Ｄ形フリッ
プフロップ10が再生基準信号ａによってセットされて低
レベルの保持指令信号ｅが発生する（時刻t3）。このの
ちジャンプ動作が起動され（時刻t4）、単安定マルチ９
がトリガされてから時間Ｔが経過したのちジャンプ動作
が終了して再び再生基準信号ａが出力されると、Ｄ形フ
リップフロップ10がリセットされて保持指令信号ｅが消
滅する（時刻t5）。この保持指令信号ｅは、ANDゲート
６に供給されているので、ジャンプ動作が起動される直
前の再生基準信号ａの発生タイミングで分周カウンタ４
へのクロックｃの供給が停止され、分周カウンタ４には
クロックの供給停止直前が保持される。保持指令信号ｅ
が消滅すると分周カウンタ４へのクロックｃの供給が再
開され、分周カウンタ４における計数値が保持された値
から変化する。従って、再生基準信号ａの位相不連続に
無関係に分周カウンタ４の分周出力は、不連続発生直前
の位相関係を保持することとなり、位相誤差信号ｂに生
じる乱れが除去されることとなる。
明する。第２図において、（Ａ）は再生基準信号ａの波
形図、（Ｂ）は分周カウンタ４の出力ｄの波形図、
（Ｃ）は位相比較回路２から出力される誤差信号ｂの波
形図、（Ｄ）はVCO3から出力されるクロックｃの波形
図、（Ｅ）は保持指令信号ｅの波形図、（Ｆ）は分周カ
ウンタ４の入力ｆの波形図である。ジャンプ指令信号が
発生すると、単安定マルチ９がトリガされてそのＱ出力
が反転時間設定用の抵抗及びコンデンサの時定数に応じ
た時間Ｔだけ高レベルになる。そうすると、Ｄ形フリッ
プフロップ10が再生基準信号ａによってセットされて低
レベルの保持指令信号ｅが発生する（時刻t3）。このの
ちジャンプ動作が起動され（時刻t4）、単安定マルチ９
がトリガされてから時間Ｔが経過したのちジャンプ動作
が終了して再び再生基準信号ａが出力されると、Ｄ形フ
リップフロップ10がリセットされて保持指令信号ｅが消
滅する（時刻t5）。この保持指令信号ｅは、ANDゲート
６に供給されているので、ジャンプ動作が起動される直
前の再生基準信号ａの発生タイミングで分周カウンタ４
へのクロックｃの供給が停止され、分周カウンタ４には
クロックの供給停止直前が保持される。保持指令信号ｅ
が消滅すると分周カウンタ４へのクロックｃの供給が再
開され、分周カウンタ４における計数値が保持された値
から変化する。従って、再生基準信号ａの位相不連続に
無関係に分周カウンタ４の分周出力は、不連続発生直前
の位相関係を保持することとなり、位相誤差信号ｂに生
じる乱れが除去されることとなる。
時刻t5において、位相誤差信号ｂに僅かなトランジェ
ントが発生する場合があるが、これは分周カウンタ４に
供給されるクロックがANDゲート６で禁止されるときに
生じる最大±１クロック分の接続誤差によるもので、こ
れはクロック周波数を高く選ぶ程改善されるが、映像信
号を量子化するクロックとしては通常10MHz程度の周波
数が使用されるので、実用上問題にならない。
ントが発生する場合があるが、これは分周カウンタ４に
供給されるクロックがANDゲート６で禁止されるときに
生じる最大±１クロック分の接続誤差によるもので、こ
れはクロック周波数を高く選ぶ程改善されるが、映像信
号を量子化するクロックとしては通常10MHz程度の周波
数が使用されるので、実用上問題にならない。
また、分周カウンタ４の計数動作の停止期間（時刻t3
〜t5）においては位相比較回路２に供給されている分周
カウンタ４の出力ｄは変化しないが、この間ANDゲート
７によって再生基準信号ａの位相比較回路２への供給が
停止されるので、時刻t3〜t5においては位相誤差ｂが分
周カウンタ４の計数動作の停止期間直前のレベルに保た
れることとなる。尚、この位相誤差ｂの保持方式は、分
周カウンタ４の出力で傾斜波形を生成し、この傾斜波形
を有する信号を再生基準信号ａでサンプルホールドする
方式の位相比較回路の場合に有効であるが、位相比較回
路の方式によっては他の方式で保持を行なう必要があ
る。例えば、第３図に示す如く位相比較回路２の出力端
と接地間にスイッチ11及びコンデンサＣを直列接続し、
保持指令信号ｅによってスイッチ11をオープンにするこ
とにより位相誤差信号ｂを直接保持する方式でもよい。
〜t5）においては位相比較回路２に供給されている分周
カウンタ４の出力ｄは変化しないが、この間ANDゲート
７によって再生基準信号ａの位相比較回路２への供給が
停止されるので、時刻t3〜t5においては位相誤差ｂが分
周カウンタ４の計数動作の停止期間直前のレベルに保た
れることとなる。尚、この位相誤差ｂの保持方式は、分
周カウンタ４の出力で傾斜波形を生成し、この傾斜波形
を有する信号を再生基準信号ａでサンプルホールドする
方式の位相比較回路の場合に有効であるが、位相比較回
路の方式によっては他の方式で保持を行なう必要があ
る。例えば、第３図に示す如く位相比較回路２の出力端
と接地間にスイッチ11及びコンデンサＣを直列接続し、
保持指令信号ｅによってスイッチ11をオープンにするこ
とにより位相誤差信号ｂを直接保持する方式でもよい。
第４図は、本発明による位相同期回路を使用して時間
軸補正を行なう回路を示すブロック図である。同図にお
いて、例えばビデオディスクから読取られたビデオ信号
が可変遅延線15及び本発明による位相同期回路16におけ
る基準信号検出回路１に供給されている。基準信号検出
回路１から出力された再生基準信号ａは、ANDゲート７
を経て位相比較回路２に供給される。位相比較回路２の
出力は、VCO3に供給されると同時に可変遅延線15の制御
入力になっている。この可変遅延線15の出力は、A/D
（アナログ・ディジタル）変換器17に供給されている。
A/D変換器17にはVCO3から出力されるクロックｃが供給
されている。A/D変換器17において、このクロックｃに
よって遅延ビデオ信号のサンプリングがなされ、得られ
たサンプル値が量子化されてディジタル信号に変換され
る。このA/D変換器17の出力データは、メモリ18に供給
される。メモリ18にはクロックｃが書込みクロックとし
て供給され、かつ読出し制御回路19から所定周波数の読
出しクロックが供給されている。メモリ18は、書込みと
読出しとを完全に独立して行なうことが可能なFIF0形式
の映像ラインメモリ（例えばμPD41101c）からなってい
る。このメモリ18には、入力ビデオ信号の時間軸変動に
同期したクロックｃによってビデオデータが順次書込ま
れ、書込まれたビデオデータが周波数の安定したクロッ
クによって順次読出されるので、メモリ18から読出され
たデータによって時間軸補正がなされたビデオ信号が得
られる。
軸補正を行なう回路を示すブロック図である。同図にお
いて、例えばビデオディスクから読取られたビデオ信号
が可変遅延線15及び本発明による位相同期回路16におけ
る基準信号検出回路１に供給されている。基準信号検出
回路１から出力された再生基準信号ａは、ANDゲート７
を経て位相比較回路２に供給される。位相比較回路２の
出力は、VCO3に供給されると同時に可変遅延線15の制御
入力になっている。この可変遅延線15の出力は、A/D
（アナログ・ディジタル）変換器17に供給されている。
A/D変換器17にはVCO3から出力されるクロックｃが供給
されている。A/D変換器17において、このクロックｃに
よって遅延ビデオ信号のサンプリングがなされ、得られ
たサンプル値が量子化されてディジタル信号に変換され
る。このA/D変換器17の出力データは、メモリ18に供給
される。メモリ18にはクロックｃが書込みクロックとし
て供給され、かつ読出し制御回路19から所定周波数の読
出しクロックが供給されている。メモリ18は、書込みと
読出しとを完全に独立して行なうことが可能なFIF0形式
の映像ラインメモリ（例えばμPD41101c）からなってい
る。このメモリ18には、入力ビデオ信号の時間軸変動に
同期したクロックｃによってビデオデータが順次書込ま
れ、書込まれたビデオデータが周波数の安定したクロッ
クによって順次読出されるので、メモリ18から読出され
たデータによって時間軸補正がなされたビデオ信号が得
られる。
尚、可変遅延線15は、位相同期回路16が追従しきれな
い程速い時間軸変動をA/D変換器17の入力までに打消す
為に設けられている。
い程速い時間軸変動をA/D変換器17の入力までに打消す
為に設けられている。
発明の効果 以上詳述した如く、本発明による位相同期回路は、再
生基準信号に同期して情報読取点のトラックジャンプに
起因する読取情報信号の不連続区間を含む期間に亘って
保持指令信号が発生され、この保持指令信号の発生に応
答してPLL回路を構成する分周回路の計数値が保持さ
れ、分周回路においては保持指令信号の消滅に応答して
保持された計数値から計数動作が開始される。また、本
発明によるもう一方の位相同期回路は、上述の作用に加
え、PLL回路を構成する位相検出回路において、保持指
令信号の存在期間において保持指令信号の発生直前の誤
差信号が保持される。これらにより、簡単な構成でかつ
応答の速い位相同期回路を実現することができる。
生基準信号に同期して情報読取点のトラックジャンプに
起因する読取情報信号の不連続区間を含む期間に亘って
保持指令信号が発生され、この保持指令信号の発生に応
答してPLL回路を構成する分周回路の計数値が保持さ
れ、分周回路においては保持指令信号の消滅に応答して
保持された計数値から計数動作が開始される。また、本
発明によるもう一方の位相同期回路は、上述の作用に加
え、PLL回路を構成する位相検出回路において、保持指
令信号の存在期間において保持指令信号の発生直前の誤
差信号が保持される。これらにより、簡単な構成でかつ
応答の速い位相同期回路を実現することができる。
第１図は、本発明の一実施例を示すブロック図、第２図
は、第１図の回路の各部の動作を示す波形図、第３図
は、位相誤差信号ｂを保持する方法を示すブロック図、
第４図は、本発明の位相同期回路を含む時間軸補正回路
を示すブロック図、第５図は、従来の位相同期回路を示
すブロック図、第６図乃至第８図は、第５図の回路の動
作を示す波形図、第９図は、従来の位相同期回路の他の
例を示すブロック図である。 主要部分の符号の説明 １……基準検出回路 ２……位相比較回路 ３……VCO ４……分周カウンタ 6,7……ANDゲート ８……保持指令発生回路
は、第１図の回路の各部の動作を示す波形図、第３図
は、位相誤差信号ｂを保持する方法を示すブロック図、
第４図は、本発明の位相同期回路を含む時間軸補正回路
を示すブロック図、第５図は、従来の位相同期回路を示
すブロック図、第６図乃至第８図は、第５図の回路の動
作を示す波形図、第９図は、従来の位相同期回路の他の
例を示すブロック図である。 主要部分の符号の説明 １……基準検出回路 ２……位相比較回路 ３……VCO ４……分周カウンタ 6,7……ANDゲート ８……保持指令発生回路
Claims (2)
- 【請求項１】所定周波数の基準信号を含む情報信号が記
録されたディスクの読取情報信号中の前記基準信号に基
づいて再生基準信号を生成する基準信号生成手段と、制
御信号のレベルに応じた周波数で発振する発振手段と、
前記発振手段の出力を計数する計数動作により分周を行
なう分周手段と、前記再生基準信号と前記分周手段の出
力との位相差に応じた誤差信号を生成する位相検出手段
とを含み、前記誤差信号を前記制御信号として前記発振
手段に供給して前記読取情報信号の時間軸変動に追従し
たクロックを発生する位相同期回路であって、 前記再生基準信号に同期して情報読取点のトラックジャ
ンプに起因する前記読取情報信号の不連続区間を含む期
間に亘って保持指令信号を発生する保持指令発生手段
と、前記保持指令信号の発生に応答して前記分周手段の
計数値を保持する保持手段とを備え、前記分周手段は、
前記保持指令信号の消滅に応答して前記保持手段に保持
された計数値から前記計数動作を開始することを特徴と
する位相同期回路。 - 【請求項２】所定周波数の基準信号を含む情報信号が記
録されたディスクの読取情報信号中の前記基準信号に基
づいて再生基準信号を生成する基準信号生成手段と、制
御信号のレベルに応じた周波数で発振する発振手段と、
前記発振手段の出力を計数する計数動作により分周を行
なう分周手段と、前記再生基準信号と前記分周手段の出
力との位相差に応じた誤差信号を生成する位相検出手段
とを含み、前記誤差信号を前記制御信号として前記発振
手段に供給して前記読取情報信号の時間軸変動に追従し
たクロックを発生する位相同期回路であって、 前記再生基準信号に同期して情報読取点のトラックジャ
ンプに起因する前記読取情報信号の不連続区間を含む期
間に亘って保持指令信号を発生する保持指令発生手段
と、前記保持指令信号の発生に応答して前記分周手段の
計数値を保持する保持手段とを備え、前記分周手段は、
前記保持指令信号の消滅に応答して前記保持手段に保持
された計数値から前記計数動作を開始し、前記位相検出
手段は、前記保持指令信号の存在期間において前記保持
指令信号の発生直前の前記誤差信号を保持することを特
徴とする位相同期回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62053259A JP2531664B2 (ja) | 1987-03-09 | 1987-03-09 | ディスク記録情報再生装置における位相同期回路 |
| EP88301921A EP0282242B1 (en) | 1987-03-09 | 1988-03-04 | A phase synchronizing circuit for a time axis shift correcting circuit |
| DE3889564T DE3889564T2 (de) | 1987-03-09 | 1988-03-04 | Schaltung zur Synchronisierung der Phase für eine Schaltung zum Korrigieren von Zeitachsenverschiebungen. |
| US07/165,211 US4866394A (en) | 1987-03-09 | 1988-03-08 | Phase synchronizing circuit for a time axis shift correcting circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62053259A JP2531664B2 (ja) | 1987-03-09 | 1987-03-09 | ディスク記録情報再生装置における位相同期回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63220472A JPS63220472A (ja) | 1988-09-13 |
| JP2531664B2 true JP2531664B2 (ja) | 1996-09-04 |
Family
ID=12937783
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62053259A Expired - Lifetime JP2531664B2 (ja) | 1987-03-09 | 1987-03-09 | ディスク記録情報再生装置における位相同期回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4866394A (ja) |
| EP (1) | EP0282242B1 (ja) |
| JP (1) | JP2531664B2 (ja) |
| DE (1) | DE3889564T2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5084681A (en) * | 1990-08-03 | 1992-01-28 | Hewlett-Packard Company | Digital synthesizer with phase memory |
| DE4339304B4 (de) * | 1993-11-18 | 2005-09-15 | Robert Bosch Gmbh | Schaltungsanordnung mit einem Übertragungsglied |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1515584A (en) * | 1976-01-28 | 1978-06-28 | Quantel Ltd | Time base corrector |
| US4120000A (en) * | 1976-07-08 | 1978-10-10 | Sony Corporation | Video time base corrector |
| JPS5930333B2 (ja) * | 1976-09-03 | 1984-07-26 | ソニー株式会社 | 周波数制御回路 |
| JPS56136091A (en) * | 1980-03-27 | 1981-10-23 | Sony Corp | Afc circuit |
| JPS6151673A (ja) * | 1984-08-21 | 1986-03-14 | Pioneer Electronic Corp | 時間軸制御方式 |
| JPS6156585A (ja) * | 1984-08-27 | 1986-03-22 | Sony Corp | 時間軸補正装置のクロツク発生回路 |
| JPS61157028A (ja) * | 1984-12-28 | 1986-07-16 | Fujitsu Ltd | 周波数シンセサイザ |
| CA1282464C (en) * | 1985-10-23 | 1991-04-02 | Masanori Ienaka | Phase-locked oscillator |
-
1987
- 1987-03-09 JP JP62053259A patent/JP2531664B2/ja not_active Expired - Lifetime
-
1988
- 1988-03-04 DE DE3889564T patent/DE3889564T2/de not_active Expired - Fee Related
- 1988-03-04 EP EP88301921A patent/EP0282242B1/en not_active Expired - Lifetime
- 1988-03-08 US US07/165,211 patent/US4866394A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63220472A (ja) | 1988-09-13 |
| DE3889564D1 (de) | 1994-06-23 |
| EP0282242A3 (en) | 1989-11-29 |
| DE3889564T2 (de) | 1994-12-01 |
| EP0282242A2 (en) | 1988-09-14 |
| EP0282242B1 (en) | 1994-05-18 |
| US4866394A (en) | 1989-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4853914A (en) | Time base correction system with coarse and fine correction | |
| US4322757A (en) | Servo control apparatus for adjusting the phase of a rotary head assembly to correct for errors which may occur due to changes in operating characteristics, while minimizing phase errors during edit operations | |
| JPH0666938B2 (ja) | ビデオテ−プレコ−ダの特殊再生装置 | |
| JPH0773367B2 (ja) | 記録情報再生装置 | |
| JPS61232786A (ja) | 映像再生装置 | |
| US4373168A (en) | Digital time-base corrector having a wide correction range | |
| US5036508A (en) | Spindle servo unit for disk playing device | |
| JP2531664B2 (ja) | ディスク記録情報再生装置における位相同期回路 | |
| US5065385A (en) | Time base control system with coarse and fine correction for a spindle servo | |
| JP2737216B2 (ja) | ビデオディスクプレーヤ | |
| US4343022A (en) | Apparatus for producing a phase-synchronized reference signal in a video signal reproducing system | |
| JPS631665B2 (ja) | ||
| JPH0319632B2 (ja) | ||
| JPH01305785A (ja) | ジッタ補正装置 | |
| JPH077543B2 (ja) | 電子編集サーボ装置 | |
| JPS61198888A (ja) | 記録再生装置 | |
| JPH01208757A (ja) | ヘッドサーボ回路 | |
| JPH0341022B2 (ja) | ||
| JPS6341277B2 (ja) | ||
| JPS63306788A (ja) | 時間軸補正装置 | |
| JPH084337B2 (ja) | 時間軸エラ−補正装置 | |
| JPS63288472A (ja) | 時間軸補正装置 | |
| JPS58212272A (ja) | 時間軸変動成分補正装置 | |
| JPH03283782A (ja) | 時間軸誤差補正回路 | |
| JPH0414430B2 (ja) |