Nothing Special   »   [go: up one dir, main page]

JPH0289315A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH0289315A
JPH0289315A JP24181388A JP24181388A JPH0289315A JP H0289315 A JPH0289315 A JP H0289315A JP 24181388 A JP24181388 A JP 24181388A JP 24181388 A JP24181388 A JP 24181388A JP H0289315 A JPH0289315 A JP H0289315A
Authority
JP
Japan
Prior art keywords
oxide film
silicon oxide
silicon
opening
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24181388A
Other languages
Japanese (ja)
Inventor
Kiyoshi Ozawa
清 小沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP24181388A priority Critical patent/JPH0289315A/en
Publication of JPH0289315A publication Critical patent/JPH0289315A/en
Pending legal-status Critical Current

Links

Landscapes

  • Element Separation (AREA)
  • Weting (AREA)

Abstract

PURPOSE:To prevent surface pollution and internal defect formation by etching a silicon substrate or a silicon layer, with a mixed liquid of hydrofluoric acid, nitric acid, acetic acid, and water to form a trench in the periphery of an opening utilizing a silicon oxide film as a mask. CONSTITUTION:A silicon oxide film 2 with a thickness of 0.6mum is formed on an n-type silicon substrate 1 with a resistance of 10 to 20OMEGAcm by thermal oxidation. A negative resist is deposited on the silicon oxide film 2, and a negative-type resist pattern 3 having a square opening 41 whose side is 100mum is formed by electron beam exposure. After an opening 42 is formed by etching the silicon oxide film 2 through the opening 41 utilizing dilute hydrofluoric acid, the negative resist pattern 3 is removed. The silicon substrate 1 is etched in an etchant bubbled by nitrogen utilizing the silicon oxide film with the opening 42 as a mask 21, for about three minutes. Thus, a trench 5 having a width of about 20mum and a depth of about 3mum is formed in the silicon substrate 1 in the periphery of the opening 42.

Description

【発明の詳細な説明】 〔概要〕 半導体装置の製造方法に係り、特にシリコン基板或いは
シリコン層にトレンチを形成する方法に関し。
DETAILED DESCRIPTION OF THE INVENTION [Summary] The present invention relates to a method of manufacturing a semiconductor device, and particularly to a method of forming a trench in a silicon substrate or a silicon layer.

マスクパターンの形成に要する時間の短縮とトレンチの
形状を制御性よ(実現する方法を目的とし シリコン基板或いはシリコン層に酸化シリコン被膜を形
成し、該酸化シリコン被膜上に開孔を有するネガレジス
トパターンを形成する工程と、該開孔から該酸化シリコ
ン被膜をエツチングして該酸化シリコン被膜に開孔を形
成した後該ネガレジストパターンを除去する工程と、開
孔を有する酸化シリコン被膜をマスクとして、弗酸と硝
酸と酢酸と水の混合液で該シリコン基板或いは該シリコ
ン層をエツチングし該開孔の周辺部にトレンチを形成す
る工程とを含む半導体装置の製造方法により構成する。
In order to shorten the time required to form a mask pattern and improve the controllability of the trench shape, a silicon oxide film is formed on a silicon substrate or a silicon layer, and a negative resist pattern having openings is formed on the silicon oxide film. a step of etching the silicon oxide film from the opening to form an opening in the silicon oxide film and then removing the negative resist pattern; using the silicon oxide film having the opening as a mask, The semiconductor device manufacturing method includes a step of etching the silicon substrate or the silicon layer with a mixed solution of hydrofluoric acid, nitric acid, acetic acid, and water to form a trench around the opening.

〔産業上の利用分野〕[Industrial application field]

本発明は半導体装置の製造方法に係り、特にシリコン基
板或いはシリコン層にトレンチを形成する方法に関する
The present invention relates to a method of manufacturing a semiconductor device, and particularly to a method of forming a trench in a silicon substrate or a silicon layer.

シリコン基板或いはシリコン層には素子形成領域の分離
やキャパシタの作製のためにトレンチを形成することが
多い。そのため、トレンチを制御性よく形成することが
要求され、さらに、コストと時間を節約することが要求
される。
Trenches are often formed in a silicon substrate or a silicon layer in order to isolate an element formation region or to fabricate a capacitor. Therefore, it is required to form trenches with good controllability, and it is also required to save cost and time.

〔従来の技術〕[Conventional technology]

従来、半導体基板にトレンチを形成する方法として反応
性イオンエツチング(RIB)が−船釣に使用されてい
るが、基板が重金属や有機物等により汚染されて基板表
面やトレンチ内の洗浄工程が必要となる。汚染源は電極
金属やチャンバを構成する金属或いはエツチングガスに
含まれる不純物等であるが、トレンチ内の洗浄は煩雑で
ある。
Conventionally, reactive ion etching (RIB) has been used as a method for forming trenches in semiconductor substrates.However, the substrate may become contaminated with heavy metals or organic substances, requiring a cleaning process for the substrate surface or inside the trench. Become. Contamination sources include impurities contained in the electrode metal, the metal constituting the chamber, or the etching gas, but cleaning the inside of the trench is complicated.

また1反応性イオンエソチング工程後のアニルによって
も低温では除ききれない放射損傷が生じ、また高温では
残存する重金属が原因で新たな欠陥が生成され、デバイ
ス特性の再現性を阻害し歩留り低下の原因となる。
In addition, radiation damage caused by anil after the reactive ion etching process is generated that cannot be removed at low temperatures, and new defects are generated due to residual heavy metals at high temperatures, inhibiting the reproducibility of device characteristics and reducing yield. Cause.

ウェットエツチングを用いれば上述の汚染や損傷の問題
を回避できる。本発明はウェットエツチングを用いてト
レンチを形成する方法に関するものである。
Wet etching avoids the contamination and damage problems discussed above. The present invention relates to a method of forming trenches using wet etching.

トレンチを形成するに際し、それに対応するフォトレジ
ストマスクを形成する。所望の部分に露光を与える方法
として、フォトマスクを製作してそれをフォトレジスト
層の上部に配置して露光する方法と、電子ビーム等によ
り直接フォトレジスト層上に露光する方法とがある。フ
ォトマスクの製作には多くのコストと時間がかかるが、
同一パターンを大量に複製する場合は有利である。それ
に対してカスタムLSIのような少量生産品では電子ビ
ーム直接露光の方が有利になる場合が多い。
When forming the trench, a corresponding photoresist mask is formed. There are two methods for exposing a desired portion to light: a method in which a photomask is manufactured and placed on top of the photoresist layer, and a method in which the photoresist layer is directly exposed to light using an electron beam or the like. It takes a lot of cost and time to produce a photomask, but
This is advantageous when copying a large number of identical patterns. On the other hand, direct electron beam exposure is often more advantageous for small-volume products such as custom LSIs.

電子ビーム直接露光によりフォトレジスト層にマスクパ
ターンを描画するための時間は描画領域が広しく場合は
長くなり、いかにして描写時間を短縮するか種々の工夫
がなされてきている。本発明の目的の一つは電子ビーム
直接露光によりフォトレジスト層にマスクパターンを描
画するための時間を短縮することにある。
The time it takes to draw a mask pattern on a photoresist layer by direct electron beam exposure becomes longer if the drawing area is wide, and various efforts have been made to shorten the drawing time. One of the objects of the present invention is to shorten the time required to write a mask pattern on a photoresist layer by direct electron beam exposure.

ネガレジストを用いてトレンチを形成するための露光の
従来例を第5図に示す。第5図においてトレンチ形成部
を未露光領域72として残し、残りの露光領域62.6
3に露光する。現像すれば未露光領域72が除去され、
このネガレジストパターンをマスクにしてシリコンをエ
ツチングしトレンチを形成する。
A conventional example of exposure for forming trenches using a negative resist is shown in FIG. In FIG. 5, the trench forming portion is left as an unexposed area 72, and the remaining exposed area 62.6 is left as an unexposed area 72.
Exposure to 3. When developed, the unexposed area 72 is removed,
Using this negative resist pattern as a mask, silicon is etched to form a trench.

ところで、電子ビーム直接露光は例えば矩形のシェイプ
トビームを用いたヘクトル走査方式により第5図の斜線
を施した露光領域62.63を露光するのであるが、そ
の面積が広いため長い描画時間を要する。
Incidentally, in the electron beam direct exposure, for example, the hatched exposure areas 62 and 63 in FIG. 5 are exposed by a hector scanning method using a rectangular shaped beam, but since the area is large, a long drawing time is required.

[発明が解決しようとする課題] 本発明はその描画時間を大幅に短縮する方法を提供する
。さらに、シリコン基板やシリコン層の表面の汚染や内
部での欠陥生成を回避し、しかも形成されるトレンチの
形状をよく制御できる方法を目的とする。
[Problems to be Solved by the Invention] The present invention provides a method for significantly shortening the drawing time. Another object of the present invention is to provide a method that avoids contamination of the surface of a silicon substrate or silicon layer and the generation of defects inside it, and also allows good control over the shape of the trench to be formed.

〔課題を解決するための手段〕[Means to solve the problem]

第1図は本発明の実施例1.第2図は実施例■である。 FIG. 1 shows Example 1 of the present invention. FIG. 2 shows Example (2).

第1図及び第2図を参照しながら課題を解決するための
手段について説Iす目゛る。
I will now explain means for solving the problem with reference to FIGS. 1 and 2.

上記課題は、シリコン基板1或いは′シリ3フ層12に
酸化シリコン被膜2を形成し、該酸化シリコン被膜2上
に開孔41を有するネガレジストパターン3を形成する
工程と、該開孔41から該酸化シリコン被膜2をエツチ
ングして該酸化シリコン被膜2に開孔42を形成した後
該ネガレジストパターン3を除去する工程と、開孔42
を有する酸化シリコン被膜をマスク21として、弗酸と
硝酸と酢酸と水の混合液で該シリコン基板1或いは該シ
リコン層12をエツチングし該開孔42の周辺部にトレ
ンチ5を形成する工程とを含む半導体装置の製造方法に
よって解決される。
The above-mentioned problems include a step of forming a silicon oxide film 2 on a silicon substrate 1 or a silicon oxide layer 12, and forming a negative resist pattern 3 having an opening 41 on the silicon oxide film 2; A step of etching the silicon oxide film 2 to form an opening 42 in the silicon oxide film 2 and then removing the negative resist pattern 3;
A step of etching the silicon substrate 1 or the silicon layer 12 with a mixed solution of hydrofluoric acid, nitric acid, acetic acid, and water using the silicon oxide film having the oxide as a mask 21 to form a trench 5 around the opening 42. The problem is solved by a method of manufacturing a semiconductor device including.

〔作用〕 本発明は、酸化シリコン被膜をマスクとしてシリコン基
板或いはシリコン層をウェットエツチングすれば、開孔
部全体が一様にエツチングされるのでなく開孔周辺部の
マスクの段差付近のシリコン基板或いはシリコン層のエ
ッチレートが大きくなり、トレンチが形成されるという
新しい実験事実に基づいている。
[Operation] According to the present invention, when a silicon substrate or a silicon layer is wet-etched using a silicon oxide film as a mask, the entire opening is not uniformly etched, but the silicon substrate or the silicon layer near the step of the mask around the opening is etched. It is based on a new experimental fact that the etch rate of the silicon layer increases and trenches are formed.

第3図に本発明の露光を示す。本発明の方法によれば、
ネガレジストの露光領域61と未露光領域71の境界付
近のトレンチ形成部51の下部のシリコン基板或いはシ
リコン層にトレンチが形成される。
FIG. 3 shows the exposure of the present invention. According to the method of the invention,
A trench is formed in the silicon substrate or silicon layer below the trench forming portion 51 near the boundary between the exposed region 61 and the unexposed region 71 of the negative resist.

本発明の方法によれば、トレンチ形成部に囲まれた内部
を露光する必要がない。それゆえ、描画時間は大幅に短
縮される。
According to the method of the present invention, there is no need to expose the interior surrounded by the trench forming portion. Therefore, the drawing time is significantly reduced.

本発明の方法により形成されたトレンチの断面の例を第
4図に示す。酸化シリコン被膜のマスク21が段差をな
す開孔周辺部ではシリコン基板1が過度にエツチングさ
れてトレンチ5が形成される。トレンチ5に囲まれた素
子形成領域8もいくらかエツチングされるが、その程度
はトレンチ5のエツチングに比較してはるかに小さくな
るように制御することは可能である。
FIG. 4 shows an example of a cross section of a trench formed by the method of the present invention. The silicon substrate 1 is excessively etched to form a trench 5 around the opening where the silicon oxide film mask 21 forms a step. The element forming region 8 surrounded by the trench 5 is also etched to some extent, but the degree of etching can be controlled to be much smaller than the etching of the trench 5.

何故、開孔の周辺部と内部でこのような工・ノチングの
差が生じるかはまだ明らかではないが、酸化シリコン被
膜のマスクを用いることに深い関係があり1例えば窒化
シリコン被膜のマスクを用いた場合はかかる効果は生じ
ない。エッチャントにより酸化シリコン被膜のマスク2
も一部工・ノチングされ、そのことが段差付近のシリコ
ンのエッチレートを高めることに関係しているものと推
定される。
It is not yet clear why such a difference in machining and notching occurs between the periphery and the inside of the hole, but it is closely related to the use of a mask with a silicon oxide film.1For example, when using a mask with a silicon nitride film, If so, no such effect will occur. Silicon oxide film mask 2 with etchant
Some of the holes were also etched and notched, which is presumed to be related to increasing the etch rate of silicon near the step.

〔実施例〕〔Example〕

第1図(a)乃至(d)は実施例Iで、シリコン基板に
トレンチにより素子形成領域を分離する工程を説明する
図である。以下これらの図を参照しながら説明する。
FIGS. 1(a) to 1(d) are diagrams illustrating the process of separating element formation regions by trenches in a silicon substrate in Example I. The following description will be given with reference to these figures.

第1図(a)参照 抵抗10乃至20Ωcfflのn型(100)シリコン
基板1上に熱酸化により厚さ0.6μmの酸化シリコン
被膜2を形成する。
FIG. 1(a) A silicon oxide film 2 having a thickness of 0.6 μm is formed by thermal oxidation on an n-type (100) silicon substrate 1 having a reference resistance of 10 to 20 Ωcffl.

第1図(b)参照 酸化シリコン被膜2上にネガレジストを被着して一辺が
100μmの正方形の開孔41を有するネガレジストパ
ターン3を電子ビーム露光により形成する。
Referring to FIG. 1(b), a negative resist is applied onto the silicon oxide film 2, and a negative resist pattern 3 having square openings 41 each side of which is 100 μm is formed by electron beam exposure.

第1図(c)参照 開孔41から希弗酸で酸化シリコン被膜2をエツチング
して開孔42を形成した後、ネガレジストパターン3を
除去する。
Refer to FIG. 1(c) After etching the silicon oxide film 2 with dilute hydrofluoric acid through the opening 41 to form the opening 42, the negative resist pattern 3 is removed.

第1図(d)参照 開孔42を有する酸化シリコン被膜をマスク21として
、窒素でバブリングしたエッチャント中でシリコン基板
lを3分程度エツチングする。
Referring to FIG. 1(d), using a silicon oxide film having openings 42 as a mask 21, the silicon substrate 1 is etched for about 3 minutes in an etchant bubbled with nitrogen.

エッチャントの組成は次の如くである。The composition of the etchant is as follows.

HF    50%水溶液   1容積HNO361%
水溶液   3容積 CI!、 C00I+  99.5%水溶液   7容
積H20□ 31%水溶液   1容積 かくして1幅が約20μm、深さが約3μmのトレンチ
5が開孔42の周辺部のシリコン基板1に形成された。
HF 50% aqueous solution 1 volume HNO361%
Aqueous solution 3 volume CI! , C00I+ 7 volumes of 99.5% aqueous solution H20□ 1 volume of 31% aqueous solution Thus, a trench 5 having a width of approximately 20 μm and a depth of approximately 3 μm was formed in the silicon substrate 1 around the opening 42 .

トレンチに囲まれた素子形成領域は0.1 μm程度エ
ツチングされていた。
The element formation region surrounded by the trench was etched by about 0.1 μm.

第2図(a)乃至(e)は実施例■で、貼り付けSol
のシリコン層にトレンチにより分離した素子形成領域を
形成する工程を説明する図である。
FIGS. 2(a) to (e) show Example 2, in which the pasting Sol
FIG. 3 is a diagram illustrating a process of forming element formation regions separated by trenches in the silicon layer of FIG.

以下これらの図を参照しながら説明する。The following description will be given with reference to these figures.

第2図(a)参照 SiO2の絶縁層11膜の形成された(100)シリコ
ン基板lを2枚、絶縁膜を合わせて貼り付は上側のシリ
コン基板を研磨して厚さ0.9μmのシリコン層12を
形成した貼り付けSolを準備する。
Refer to FIG. 2(a). Two (100) silicon substrates on which 11 insulating layers of SiO2 have been formed are attached together with the insulating films. The upper silicon substrate is polished to a thickness of 0.9 μm. A paste Sol with layer 12 formed thereon is prepared.

第2図(b)参照 熱酸化によりシリコン層12上に厚さ0.2μmの酸化
シリコン被膜2を形成する。シリコン層12の厚さは約
0.8 μmとなる。
Referring to FIG. 2(b), a silicon oxide film 2 having a thickness of 0.2 μm is formed on the silicon layer 12 by thermal oxidation. The thickness of the silicon layer 12 is approximately 0.8 μm.

第2図(C)参照 酸化シリコン被n12上にネガレジストを被着して一辺
が30μmの正方形の開孔41を有するネガレジストパ
ターン3を電子ビーム露光により形成する。
Referring to FIG. 2(C), a negative resist is applied onto the silicon oxide substrate n12, and a negative resist pattern 3 having square openings 41 each side of which is 30 μm is formed by electron beam exposure.

第2図(d)参照 開孔41から希弗酸で酸化シリコン被膜2をエツチング
して酸化シリコン被膜に開孔42を形成した後ネガレジ
ストパターン3を除去する。
Refer to FIG. 2(d) After etching the silicon oxide film 2 with dilute hydrofluoric acid through the opening 41 to form the opening 42 in the silicon oxide film, the negative resist pattern 3 is removed.

第十図(e)参照 開孔42を有する酸化シリコン被膜をマスク21として
、窒素でバブリングしたエッチャント中でシリコン基板
1を1分程度エツチングする。
Referring to FIG. 10(e), using a silicon oxide film having openings 42 as a mask 21, the silicon substrate 1 is etched for about 1 minute in an etchant bubbled with nitrogen.

エッチャントの組成は次の如(である。The composition of the etchant is as follows.

HF    50%水溶液   1容積HNO361%
水溶液   3容積 C■3COOI+  99.5%水溶液   7容積ト
120□ 31%水溶液   1容積かくして2幅が約
2μm、深さは下部の絶縁層1目こ達するトレンチ5が
開孔42の周辺部のシリコン1112に形成され、この
トレンチに囲まれた素子形成領域を周囲のシリコン層か
ら分離することができた。
HF 50% aqueous solution 1 volume HNO361%
Aqueous solution 3 volumes C ■ 3 COOI + 99.5% aqueous solution 7 volumes 120 □ 31% aqueous solution 1 volume Thus 2 The trench 5 has a width of about 2 μm and a depth of one layer of the lower insulating layer, which is the silicon around the opening 42. 1112, and the element formation region surrounded by this trench could be separated from the surrounding silicon layer.

トレンチに囲まれた素子形成領域は0.04μm程度エ
ツチングされていた。
The element formation region surrounded by the trench was etched by about 0.04 μm.

酸化シリコン被膜2上に被着するレジストにはネガレジ
ストを用いる。ネガレジストは酸化シリコン被膜との密
着性がよい。ポジレジストを用いると酸化シリコン被1
1りとの密着性が悪く剥離しやすいので好ましくない。
A negative resist is used as the resist deposited on the silicon oxide film 2. The negative resist has good adhesion to the silicon oxide film. When using a positive resist, the silicon oxide layer 1
It is not preferable because it has poor adhesion to the resin and easily peels off.

なお、実験結果によるとHNO3(61%水溶液)のH
F(50%水溶e、)に対する混合比(容積比)が4以
上になるとシリコンのエソチレ−1−が増加してトレン
チ深さの制御性が悪くなる。即ち、トレンチの幅がトレ
ンチの深さの10倍以上になり1分離領域が広くなって
トレンチに囲まれた素子形成領域を狭くシ、さらにその
素子形成領域のシリコン層がトレンチ深さの1/3以上
もエツチングされてマスク下のシリコン層との段差が大
きくなる。一方、混合比(容積比)が2以下になるとS
iO□のシリコンに対するエッチレートが1/3以上と
なり酸化シリコン被1漠のマスクを使用することが蕪し
くなる。
According to the experimental results, HNO3 (61% aqueous solution)
When the mixing ratio (volume ratio) to F (50% aqueous solution) is 4 or more, the silicon etholyte 1- increases and the controllability of the trench depth deteriorates. That is, the width of the trench becomes more than 10 times the depth of the trench, the one isolation region becomes wider, the element formation area surrounded by the trench becomes narrower, and the silicon layer in the element formation area becomes 1/1/2 the depth of the trench. 3 or more are also etched, and the difference in level from the silicon layer under the mask becomes large. On the other hand, when the mixing ratio (volume ratio) becomes 2 or less, S
The etch rate of iO□ to silicon becomes ⅓ or more, making it difficult to use a mask that covers silicon oxide.

C113COOI+は希釈液でエッチレートを制御する
ために添加するものであるが、 CIl、 C00I+
 (99,5%水溶液)のHF(50%水溶液)に対す
る混合比(容積比)が10を越えるとエツチングされた
表面に黒色の残渣を生じ均一にエツチングが進まなくな
る。一方、混合比(容積比)が5以下になると表面に波
状の0.2μrn以上の凹凸を生して望ましくない。
C113COOI+ is a diluent that is added to control the etch rate, but CIl, C00I+
If the mixing ratio (volume ratio) of (99.5% aqueous solution) to HF (50% aqueous solution) exceeds 10, a black residue will be formed on the etched surface and etching will not proceed uniformly. On the other hand, if the mixing ratio (volume ratio) is less than 5, wavy irregularities of 0.2 μrn or more will occur on the surface, which is not desirable.

l120□はエツチングが進むにつれてエッチャントの
組成が変化することによりエッチレートが変化するのを
緩和するために添加するもので、エツチング形状に変化
を与えるものではなく、必ずしも添加しなくてよい。
1120□ is added to alleviate changes in the etch rate due to changes in the composition of the etchant as etching progresses, and does not necessarily change the etched shape, so it does not necessarily have to be added.

〔発明の効果〕〔Effect of the invention〕

以上説明した様に2本発明によればトレンチ形成用の電
子ビーム露光時間を大幅に短縮できてターンアラウンド
タイムを稼くことができる。
As explained above, according to the second aspect of the present invention, the electron beam exposure time for trench formation can be significantly shortened, thereby increasing the turnaround time.

また、シリコンとSiO2のエツチングの選択比が大き
くなるようにエッチャントの組成を選ぶことにより、シ
リコン基板或いはシリコン層に…傷や汚染を生じさせな
いでトレンチを形成し、その形状を制御することができ
る。
Furthermore, by selecting the composition of the etchant so as to increase the etching selectivity between silicon and SiO2, it is possible to form a trench and control its shape without causing scratches or contamination on the silicon substrate or silicon layer. .

【図面の簡単な説明】[Brief explanation of drawings]

第1図は実施例I 第2図は実施例■ 第3図は本発明の露光。 第4図はトレンチ断面の例。 第5図は従来の露光 である。図において。 1はシリコン基板、 11は絶縁層。 12はシリコン層。 は酸化シリコン被膜。 1はマスク。 はネガレジストパターン。 l、42は開花。 はトレンチ。 lはトレンチ形成部。 1.62.63は露光領域。 1.72は未露光領域。 は素子形成領域 (b> (c) (e) 実 施4y’l L v−2聞 (α) 実 施Aダ1)1 牛 1 父 ジTミ 発 ヨn ρ〕濾3;オー 警 32 トレン÷の1面のδテ1] 半 11  ■ 多乏未の露光 各 5 力 Figure 1 shows Example I Figure 2 is an example ■ FIG. 3 shows exposure according to the present invention. Figure 4 is an example of a trench cross section. Figure 5 shows conventional exposure It is. In fig. 1 is a silicon substrate, 11 is an insulating layer. 12 is a silicon layer. is a silicon oxide film. 1 is a mask. is a negative resist pattern. l, 42 is in bloom. is a trench. l is a trench forming part. 1.62.63 is the exposure area. 1.72 is the unexposed area. is the element formation area (b> (c) (e) Implementation 4y'l L v-2 listening (α) Implementation A 1) 1 Cow 1 Father ji T mi departure yo n ρ] filtration 3; Police 32 δte1 of one side of Tren÷] Half 11 ■ Unprecedented exposure 5 forces each

Claims (1)

【特許請求の範囲】 シリコン基板(1)或いはシリコン層(12)に酸化シ
リコン被膜(2)を形成し、該酸化シリコン被膜(2)
上に開孔(41)を有するネガレジストパターン(3)
を形成する工程と、 該開孔(41)から該酸化シリコン被膜(2)をエッチ
ングして該酸化シリコン被膜(2)に開孔(42)を形
成した後該ネガレジストパターン(3)を除去する工程
と、 開孔(42)を有する酸化シリコン被膜をマスク(21
)として、弗酸と硝酸と酢酸と水の混合液で該シリコン
基板(1)或いは該シリコン層(12)をエッチングし
該開孔(42)の周辺部にトレンチ(5)を形成する工
程と を含むことを特徴とする半導体装置の製造方法。
[Claims] A silicon oxide film (2) is formed on a silicon substrate (1) or a silicon layer (12), and the silicon oxide film (2)
Negative resist pattern (3) with openings (41) on top
forming a hole (42) in the silicon oxide film (2) by etching the silicon oxide film (2) from the hole (41), and then removing the negative resist pattern (3); The silicon oxide film having the openings (42) is covered with a mask (21).
), etching the silicon substrate (1) or the silicon layer (12) with a mixture of hydrofluoric acid, nitric acid, acetic acid, and water to form a trench (5) around the opening (42); A method for manufacturing a semiconductor device, comprising:
JP24181388A 1988-09-27 1988-09-27 Manufacture of semiconductor device Pending JPH0289315A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24181388A JPH0289315A (en) 1988-09-27 1988-09-27 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24181388A JPH0289315A (en) 1988-09-27 1988-09-27 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH0289315A true JPH0289315A (en) 1990-03-29

Family

ID=17079880

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24181388A Pending JPH0289315A (en) 1988-09-27 1988-09-27 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH0289315A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5843322A (en) * 1996-12-23 1998-12-01 Memc Electronic Materials, Inc. Process for etching N, P, N+ and P+ type slugs and wafers
JP4655351B2 (en) * 2000-11-01 2011-03-23 富士電機システムズ株式会社 Method for manufacturing trench type semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5843322A (en) * 1996-12-23 1998-12-01 Memc Electronic Materials, Inc. Process for etching N, P, N+ and P+ type slugs and wafers
JP4655351B2 (en) * 2000-11-01 2011-03-23 富士電機システムズ株式会社 Method for manufacturing trench type semiconductor device

Similar Documents

Publication Publication Date Title
JPH04105321A (en) Manufacture of semiconductor device
US4049347A (en) Scratch-resistant mask for photolithographic processing
US3692574A (en) Method of forming seeding sites on a semiconductor substrate
JPH0543287B2 (en)
JPH0289315A (en) Manufacture of semiconductor device
EP0023775B1 (en) A method of manufacturing a semiconductor device
JPS61273546A (en) Production of metal silicide photomask
JPH04348030A (en) Inclined etching method
JP3554009B2 (en) Mask plate for forming fine pattern and method of manufacturing the same
JPH0458167B2 (en)
JPS602948A (en) Etching method
US3477123A (en) Masking technique for area reduction of planar transistors
JPS5984529A (en) Forming method of pattern
JPS63181330A (en) Manufacture of semiconductor device
JPH01119028A (en) Manufacture of semiconductor device
JPS5950053B2 (en) Photo engraving method
JPS59210644A (en) Manufacture of semiconductor device
JPH01214026A (en) Etching of mesa structure
JPS61216329A (en) Manufacture of semiconductor device
JPS6175525A (en) Fine processing method
JPS6354726A (en) Method of etching resist film
JPS60136228A (en) Formation of pattern
JPS594857B2 (en) Method for forming electrodes and wiring layers of semiconductor devices
JPH0282527A (en) Manufacture of semiconductor device
JPH0626203B2 (en) Micro processing method