JPH02272947A - 障害監視方式 - Google Patents
障害監視方式Info
- Publication number
- JPH02272947A JPH02272947A JP1094619A JP9461989A JPH02272947A JP H02272947 A JPH02272947 A JP H02272947A JP 1094619 A JP1094619 A JP 1094619A JP 9461989 A JP9461989 A JP 9461989A JP H02272947 A JPH02272947 A JP H02272947A
- Authority
- JP
- Japan
- Prior art keywords
- test
- circuit
- self
- program
- normal processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012544 monitoring process Methods 0.000 title claims description 16
- 238000012360 testing method Methods 0.000 claims abstract description 37
- 238000012545 processing Methods 0.000 claims abstract description 36
- 238000004458 analytical method Methods 0.000 claims abstract description 20
- 238000004891 communication Methods 0.000 claims abstract description 6
- 238000001514 detection method Methods 0.000 claims description 8
- 238000004364 calculation method Methods 0.000 claims description 6
- 238000000034 method Methods 0.000 description 6
- 238000003745 diagnosis Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は通信制御装置の演算処理部の障害監視方式に関
する。
する。
従来、通信制御装置の演算処理部としては、専用の障害
検出回路を持つことがなく、障害かどうか判定するには
、外部の試験診断用制御装置により試験プログラムで試
験を行カ障害監視方式によっていた。試験を受ける演算
処理部は、試験時には通常の処理を停止し試験用の処理
のみ実行し、通常の処理を再開するには通常処理プログ
ラムを最初から再起動していた。
検出回路を持つことがなく、障害かどうか判定するには
、外部の試験診断用制御装置により試験プログラムで試
験を行カ障害監視方式によっていた。試験を受ける演算
処理部は、試験時には通常の処理を停止し試験用の処理
のみ実行し、通常の処理を再開するには通常処理プログ
ラムを最初から再起動していた。
上述した従来の障害監視方式は通常処理中は試験をして
おらず、試験を行うには試験診断用の制御装置を必要と
し、また通常処理プログラムを中断して試験用プログラ
ムを起動しなければならないため障害の検出が遅れると
いう問題点と、通常処理プログラムを再起動するまでに
時間がかかり過ぎるという問題点がある。
おらず、試験を行うには試験診断用の制御装置を必要と
し、また通常処理プログラムを中断して試験用プログラ
ムを起動しなければならないため障害の検出が遅れると
いう問題点と、通常処理プログラムを再起動するまでに
時間がかかり過ぎるという問題点がある。
本発明の目的は、上記欠点をなくし、演算処理部単独で
試験を可能とし、通常処理の動作停止が長時間にならず
に障害の早期検出が可能な障害監視方式を提供すること
である。
試験を可能とし、通常処理の動作停止が長時間にならず
に障害の早期検出が可能な障害監視方式を提供すること
である。
本発明の障害監視方式は、プログラムの命令を分析し実
行を指示する命令分析実行回路と、この命令分析実行回
路の指示に従って入力されたデータの演算処理を行い出
力する演算回路とを備えた通信制御装置の演算処理部の
障害監視方式において、一定周期ごとに通常処理を中断
し自己試験の実行を前記命令分析実行回路に指示するタ
イミング信号を発生するタイマ回路と、通常処理の中断
時に処理の再開に必要な情報を一時格納する処理子＋７
報格納回路と、自己試験プログラムを格納する試験プロ
グラムメモリと、前記命令分析実行回路への入力プログ
ラムが通常処理プログラムか自己試験プログラムかを選
択する選択回路と、自己試験用の入力データを格納する
試験データメモリと、自己試験の結果の期待値データを
格納する期待値データメモリと、自己試験時に前記演算
回路の演算結果と前記期待値データとを比較し、不一致
を検出すると障害検出信号を外部に出力する比較監視回
路とを有することを特徴とする。
行を指示する命令分析実行回路と、この命令分析実行回
路の指示に従って入力されたデータの演算処理を行い出
力する演算回路とを備えた通信制御装置の演算処理部の
障害監視方式において、一定周期ごとに通常処理を中断
し自己試験の実行を前記命令分析実行回路に指示するタ
イミング信号を発生するタイマ回路と、通常処理の中断
時に処理の再開に必要な情報を一時格納する処理子＋７
報格納回路と、自己試験プログラムを格納する試験プロ
グラムメモリと、前記命令分析実行回路への入力プログ
ラムが通常処理プログラムか自己試験プログラムかを選
択する選択回路と、自己試験用の入力データを格納する
試験データメモリと、自己試験の結果の期待値データを
格納する期待値データメモリと、自己試験時に前記演算
回路の演算結果と前記期待値データとを比較し、不一致
を検出すると障害検出信号を外部に出力する比較監視回
路とを有することを特徴とする。
次に図面を参照して本発明の詳細な説明する。
第１図は本発明の一実施例のブロック図である。本実施
例の障害監視方式は、自己試験プログラムが格納された
試験プログラムメモリ１ｏと、プログラムの命令の入力
元を選択する選択回路１１と、プログラムの命令を分析
し、実行を指示する命令分析実行回路１２と、データの
演算を行う演算回路１３と、通常処理プログラムの再開
処理を行うのに必要な情報を一時格納する処理情報格納
回路１４と、試験データを格納する試験データメモリ１
５と、試験結果の期待データを格納する期待値データメ
モリ１６と、演算回路１３の演算結果と期待値データメ
モリ１６の期待値データとを比較し不一致時に障害検出
信号を出力する比較監視回路１７と、自己試験の実行タ
イミングを指示する一定周期信号を出力するタイマ回路
１８とで構成されている。
例の障害監視方式は、自己試験プログラムが格納された
試験プログラムメモリ１ｏと、プログラムの命令の入力
元を選択する選択回路１１と、プログラムの命令を分析
し、実行を指示する命令分析実行回路１２と、データの
演算を行う演算回路１３と、通常処理プログラムの再開
処理を行うのに必要な情報を一時格納する処理情報格納
回路１４と、試験データを格納する試験データメモリ１
５と、試験結果の期待データを格納する期待値データメ
モリ１６と、演算回路１３の演算結果と期待値データメ
モリ１６の期待値データとを比較し不一致時に障害検出
信号を出力する比較監視回路１７と、自己試験の実行タ
イミングを指示する一定周期信号を出力するタイマ回路
１８とで構成されている。
次に動作について説明をする。普段は通常の処理を行っ
ており、命令分析実行回路１２が命令のアドレス情報を
出力端子３から外部の通信制御装置本体に出力し、その
アドレスに対応する通常処理プログラムの命令が入力端
子１に入力され、選択回路１１で選択されて命令分析実
行回路１２に入力される。命令分析実行回路１２は入力
された命令の分析結果に従い、バス４に外部から入力し
たデータを演算回路１３で演算させ、演算結果をバス４
から外部に出力する。
ており、命令分析実行回路１２が命令のアドレス情報を
出力端子３から外部の通信制御装置本体に出力し、その
アドレスに対応する通常処理プログラムの命令が入力端
子１に入力され、選択回路１１で選択されて命令分析実
行回路１２に入力される。命令分析実行回路１２は入力
された命令の分析結果に従い、バス４に外部から入力し
たデータを演算回路１３で演算させ、演算結果をバス４
から外部に出力する。
自己試験の実行を指示するタイマ回路１８からの一定周
期信号が命令分析実行回路１２に入力されると、命令分
析実行回路１２は実行中の通常の処理を中断し、処理を
再開するのに必要な情報を処理情報格納回路１４に一時
格納する。又、命令分析実行回路１２は選択回路１１を
制御し、試験プログラムメモリ１０にある自己試験プロ
グラムを選択入力する。命令分析実行回路１２は入力さ
れたプログラムに従い、試験データメモリ１５に格納さ
れていたデータを演算回路１３で演算させ、その演算結
果を比較監視回路１７に入力する。比較監視回路１７は
演算回路１３の演算結果と期待値データメモリ１６に格
納されていたデータとを比較し、不一致があれば、障害
検出信号を出力端子２から外部へ出力する。
期信号が命令分析実行回路１２に入力されると、命令分
析実行回路１２は実行中の通常の処理を中断し、処理を
再開するのに必要な情報を処理情報格納回路１４に一時
格納する。又、命令分析実行回路１２は選択回路１１を
制御し、試験プログラムメモリ１０にある自己試験プロ
グラムを選択入力する。命令分析実行回路１２は入力さ
れたプログラムに従い、試験データメモリ１５に格納さ
れていたデータを演算回路１３で演算させ、その演算結
果を比較監視回路１７に入力する。比較監視回路１７は
演算回路１３の演算結果と期待値データメモリ１６に格
納されていたデータとを比較し、不一致があれば、障害
検出信号を出力端子２から外部へ出力する。
自己試験プログラムによる試験は、通常処理に影響を与
えないように、タイマ回路１８からの一定周期信号に合
せて分割しながら実行され、−回当りの試験実行時間は
周期時間に対し極めて短時間に設定されている。
えないように、タイマ回路１８からの一定周期信号に合
せて分割しながら実行され、−回当りの試験実行時間は
周期時間に対し極めて短時間に設定されている。
自己試験終了後、命令分析実行回路１２は処理情報格納
回路１４に一時格納されていた情報を読出し、選択回路
１１を制御して通常処理プログラムの命令を選択入力し
、中断していた通常の処理を再開する。
回路１４に一時格納されていた情報を読出し、選択回路
１１を制御して通常処理プログラムの命令を選択入力し
、中断していた通常の処理を再開する。
以上により、試験を行うための通常の処理の中断を間け
つ的で且つ短時間にすることができ、障害の検出も直ち
に行うことができる。
つ的で且つ短時間にすることができ、障害の検出も直ち
に行うことができる。
以上説明したように、本発明の障害監視方式によれば、
演算処理部単独で自己の試験が可能となり、通常処理の
動作停止が長時間にならずに障害の早期検出ができる効
果がある。
演算処理部単独で自己の試験が可能となり、通常処理の
動作停止が長時間にならずに障害の早期検出ができる効
果がある。
１６・・・期待値データメモリ、１７・・・比較監視回
路、１８・・・タイマ回路。
路、１８・・・タイマ回路。
Claims (1)
- プログラムの命令を分析し実行を指示する命令分析実行
回路と、この命令分析実行回路の指示に従って入力され
たデータの演算処理を行い出力する演算回路とを備えた
通信制御装置の演算処理部の障害監視方式において、一
定周期ごとに通常処理を中断し自己試験の実行を前記命
令分析実行回路に指示するタイミング信号を発生するタ
イマ回路と、通常処理の中断時に処理の再開に必要な情
報を一時格納する処理情報格納回路と、自己試験プログ
ラムを格納する試験プログラムメモリと、前記命令分析
実行回路への入力プログラムが通常処理プログラムか自
己試験プログラムかを選択する選択回路と、自己試験用
の入力データを格納する試験データメモリと、自己試験
の結果の期待値データを格納する期待値データメモリと
、自己試験時に前記演算回路の演算結果と前記期待値デ
ータとを比較し、不一致を検出すると障害検出信号を外
部に出力する比較監視回路とを有することを特徴とする
障害監視方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1094619A JPH02272947A (ja) | 1989-04-14 | 1989-04-14 | 障害監視方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1094619A JPH02272947A (ja) | 1989-04-14 | 1989-04-14 | 障害監視方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02272947A true JPH02272947A (ja) | 1990-11-07 |
Family
ID=14115276
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1094619A Pending JPH02272947A (ja) | 1989-04-14 | 1989-04-14 | 障害監視方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02272947A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04248200A (ja) * | 1991-01-09 | 1992-09-03 | Nec Corp | 障害監視回路 |
| JP2009093393A (ja) * | 2007-10-09 | 2009-04-30 | Nec Electronics Corp | データ処理装置及びデータ処理装置の自己診断方法 |
-
1989
- 1989-04-14 JP JP1094619A patent/JPH02272947A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04248200A (ja) * | 1991-01-09 | 1992-09-03 | Nec Corp | 障害監視回路 |
| JP2009093393A (ja) * | 2007-10-09 | 2009-04-30 | Nec Electronics Corp | データ処理装置及びデータ処理装置の自己診断方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02272947A (ja) | 障害監視方式 | |
| JP4226108B2 (ja) | ディジタルシグナルプロセッサ及びプロセッサのセルフテスト方法 | |
| JP2007304972A (ja) | マイクロプロセッサシステム | |
| JPS62139050A (ja) | 保守診断処理装置管理による命令試験方式 | |
| JP2002157143A (ja) | 集積回路試験プログラムのデバッグ支援システム | |
| JP2684966B2 (ja) | 入出力処理装置のデバッグ装置 | |
| JPH06103110A (ja) | ブレークポイント設定方式 | |
| JPH03184134A (ja) | データ処理装置における擬似障害発生機構 | |
| JPS61235955A (ja) | プログラムのデバツグ方式 | |
| JPS63229532A (ja) | デバツグ回路 | |
| JPH01276249A (ja) | ログアウト制御方式 | |
| JPH03218536A (ja) | データ処理装置の診断方式 | |
| JPH02242301A (ja) | モニタ機能を有する工程制御方式 | |
| JPS6015749A (ja) | インラインｔｍｐ方式 | |
| JPH03184133A (ja) | データ処理装置における擬似障害発生機構 | |
| JPH033041A (ja) | タイムアウト監視回路 | |
| JPH01175046A (ja) | 動作履歴記憶装置 | |
| JPH0756777A (ja) | プログラム開発支援装置 | |
| JPH06337803A (ja) | コンピュータおよびその暴走検出回路 | |
| JPH01163842A (ja) | 入出力装置障害試験方式 | |
| JPH01166140A (ja) | 情報処理装置診断方式 | |
| JPS63106842A (ja) | プログラム試験方式 | |
| JPS59221754A (ja) | デバグ方式 | |
| JPH06259283A (ja) | プログラム開発支援装置 | |
| JPH01137340A (ja) | マイクロコンピュータ |