JPH01186662A - 半導体装置用リードフレーム - Google Patents
半導体装置用リードフレームInfo
- Publication number
- JPH01186662A JPH01186662A JP619088A JP619088A JPH01186662A JP H01186662 A JPH01186662 A JP H01186662A JP 619088 A JP619088 A JP 619088A JP 619088 A JP619088 A JP 619088A JP H01186662 A JPH01186662 A JP H01186662A
- Authority
- JP
- Japan
- Prior art keywords
- inner lead
- lead
- lead frame
- bump
- tip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 238000007747 plating Methods 0.000 claims description 2
- 229910000510 noble metal Inorganic materials 0.000 claims 1
- 238000000034 method Methods 0.000 description 9
- 238000005530 etching Methods 0.000 description 8
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000001795 light effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000008267 milk Substances 0.000 description 1
- 210000004080 milk Anatomy 0.000 description 1
- 235000013336 milk Nutrition 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000002023 wood Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、リードフレームに係り、特にそのインナーリ
ードの先端部の断面形状に関する。
ードの先端部の断面形状に関する。
現在、−船釣に用いられている半導体装置は、リードフ
レームのパッドに半導体素子を固着し、素子のボンディ
ングパ°ツドとインナーリードとをワイヤにより接続し
、これを’ＭＩＩＦＷ封止してなるものである。
レームのパッドに半導体素子を固着し、素子のボンディ
ングパ°ツドとインナーリードとをワイヤにより接続し
、これを’ＭＩＩＦＷ封止してなるものである。
このようなリードフレームと素子との接続方法はワイヤ
ボンディング法と呼ばれるものであるが、この方法とは
異なり、第９図及び第１０図に示すように、インナーリ
ードの先端を醇く細く形成し半導体素子に直接接続する
ダイレクトボンディングと呼ばれる方法が提案されてい
る。
ボンディング法と呼ばれるものであるが、この方法とは
異なり、第９図及び第１０図に示すように、インナーリ
ードの先端を醇く細く形成し半導体素子に直接接続する
ダイレクトボンディングと呼ばれる方法が提案されてい
る。
上記ダイレクトボンディングは、ワイヤボンディングの
ように１本づつボンディングするのではなく、チップに
全リードの先端を１度にボンディングすることができる
ため、ボンディング時間の大幅な短縮をはかることかで
きる。
ように１本づつボンディングするのではなく、チップに
全リードの先端を１度にボンディングすることができる
ため、ボンディング時間の大幅な短縮をはかることかで
きる。
また、この接続方法は、ワイヤが不要となり、ワイヤを
埋め込むスペース分パッケージを薄くすることができる
ため、半導体装置の薄型化に貢献するものとして注目さ
れている。
埋め込むスペース分パッケージを薄くすることができる
ため、半導体装置の薄型化に貢献するものとして注目さ
れている。
（発明が解決すべき課題〕
しかしながら、ダイレクトボンディング法では、インナ
ーリードの先端を１＜（１００μｍ以下）かつｉｌｌ＜
（７５μｍ以下）するため、強度が極めて低く、はんの
少しの力でも変形してしまう。
ーリードの先端を１＜（１００μｍ以下）かつｉｌｌ＜
（７５μｍ以下）するため、強度が極めて低く、はんの
少しの力でも変形してしまう。
ここで、ダイレクトボンディングで用いられるインナー
リードの先端部のポンディングパッドとの接触部分のリ
ード幅は、約６５μｍ程度であり、インナーリード先端
の微小な変形によっても、ポンディングパッドに対して
ずれを生じ易い。このため、半導体素子とリードフレー
ムとの接続性が悪く、半導体装置の信頼性低下の原因と
なっていた。
リードの先端部のポンディングパッドとの接触部分のリ
ード幅は、約６５μｍ程度であり、インナーリード先端
の微小な変形によっても、ポンディングパッドに対して
ずれを生じ易い。このため、半導体素子とリードフレー
ムとの接続性が悪く、半導体装置の信頼性低下の原因と
なっていた。
本発明は、前記実情に鑑みてなされたもので、信頼性の
高い半導体装置を提供することを目的とする。
高い半導体装置を提供することを目的とする。
Ｃ課題を解決するための手段〕
そこで本発明のリードフレームでは、インナーリードの
先端部を断面台形状とし、この台形の長辺側が半導体素
子との接合面側となるように構成している。
先端部を断面台形状とし、この台形の長辺側が半導体素
子との接合面側となるように構成している。
上記構成により、インナーリードの横方向への変形は生
じにくくなる。
じにくくなる。
そして、台形状断面の長辺側がポンディングパッドとの
接合面側となるようにしているため、万一インナーリー
ドのずれや変形が生じても、ポンディングパッドから外
れる危険性は極めて少なくなる。
接合面側となるようにしているため、万一インナーリー
ドのずれや変形が生じても、ポンディングパッドから外
れる危険性は極めて少なくなる。
（実施例〕
以下、本発明を添付図面を参照しつつ、詳細に説明する
。
。
第１図は本発明に係る半導体装置用リードフレームを用
い゛た半導体装置の一実施例を示す要部斜視図である。
い゛た半導体装置の一実施例を示す要部斜視図である。
同図に示すように、この半導体装置は、リードフレーム
のインナーリード１の先端に、先端にバンプ２ａを有す
るとノ（にｉｏ ＜かつ細いバンプ付きパターン２を一
体的に形成し、このバンプ付きパターンの先端をリード
フレームのダイパッド１０に固着された半導体素子チッ
プ２０のポンディングパッド２０ａに当接するように直
接接合し、これを樹脂ケース（図示せず）内に封止して
なるもので、このバンプ付きパターンの断面がバンプ側
を長辺とする台形状をなすようにしたことを特徴とする
ものである。
のインナーリード１の先端に、先端にバンプ２ａを有す
るとノ（にｉｏ ＜かつ細いバンプ付きパターン２を一
体的に形成し、このバンプ付きパターンの先端をリード
フレームのダイパッド１０に固着された半導体素子チッ
プ２０のポンディングパッド２０ａに当接するように直
接接合し、これを樹脂ケース（図示せず）内に封止して
なるもので、このバンプ付きパターンの断面がバンプ側
を長辺とする台形状をなすようにしたことを特徴とする
ものである。
第２図は第１図のＡ−Ａ断面図である。
ところでこのようなダンプ式ボンディング法では、ダイ
パッド１０の上部までバンプ付きパターン２を伸ばす必
要があるため、この実施例では第３図および第４図に示
すように、リードフレームのダイパッド１０およびサポ
ートパー１１を含むパッド部Ｐと、このダイパッド１０
を除く、インナーリード１、アウターリード３等のリー
ド部Ｒとを、それぞれ独立に別体として形成する。
パッド１０の上部までバンプ付きパターン２を伸ばす必
要があるため、この実施例では第３図および第４図に示
すように、リードフレームのダイパッド１０およびサポ
ートパー１１を含むパッド部Ｐと、このダイパッド１０
を除く、インナーリード１、アウターリード３等のリー
ド部Ｒとを、それぞれ独立に別体として形成する。
ここで、パッド部Ｐのサポートパー１１及びリード部Ｒ
の枠体４にはこれらが互いに嵌合し得るようにそれぞれ
凸部１１ａ及び凹部４ａを形成しておく。
の枠体４にはこれらが互いに嵌合し得るようにそれぞれ
凸部１１ａ及び凹部４ａを形成しておく。
ここで用いられるようなリードフレームは次のようにし
て形成される。
て形成される。
まず第５図に示すように１、リードフレームのアウター
リード３及びインナーリード形成予定部先端１２が臨む
箇所にスリット状の逃げ窓１４をプレス加工によって形
成する。
リード３及びインナーリード形成予定部先端１２が臨む
箇所にスリット状の逃げ窓１４をプレス加工によって形
成する。
耽りで、上記インナーリード形へ予′ｉＬ：部先端１２
をコイニングによって薄く形成する。なお、前記逃げ窓
１４は、コイニングの際に、木材の延びる空間を確保す
るためのものである。また、第６図は、コイニング終了
後の第５図におけるＡ−へ断面図であり、１６はコイニ
ングによって薄板状に形成された部分である。
をコイニングによって薄く形成する。なお、前記逃げ窓
１４は、コイニングの際に、木材の延びる空間を確保す
るためのものである。また、第６図は、コイニング終了
後の第５図におけるＡ−へ断面図であり、１６はコイニ
ングによって薄板状に形成された部分である。
次に、第７図に示すようにリードフレームのインナーリ
ード°１及びバンプ付パターン２（第１図参照）をエツ
チングによって形成する。前記バンブ付パターン２は、
前記薄板状に形成された部分１６から斜線で示した部分
２２をバンブ側からのエツチングで除去することにより
形成され、その先端には凸部（バンブ）２ａが形成され
る。このエツチングに際し、サイドエッチ役が大きくな
るようにエツチング条件を設定することにより、バンブ
側から下方に向かって幅が狭くなる台形状断面をなすよ
うに形成される。
ード°１及びバンプ付パターン２（第１図参照）をエツ
チングによって形成する。前記バンブ付パターン２は、
前記薄板状に形成された部分１６から斜線で示した部分
２２をバンブ側からのエツチングで除去することにより
形成され、その先端には凸部（バンブ）２ａが形成され
る。このエツチングに際し、サイドエッチ役が大きくな
るようにエツチング条件を設定することにより、バンブ
側から下方に向かって幅が狭くなる台形状断面をなすよ
うに形成される。
なお、エツチングによって形成されるインナーリード先
端の最狭間隔と、エツチングされる板１“７とは密接な
関係があり、インナーリード先端のバンブのように直接
チップのボンディングパットに接続されるものにあって
は、例えばワイヤボンディングの際の金８（２５μ乳）
の約３倍程度、ずなわち７５μ乳程度の板厚でなければ
ならない。
端の最狭間隔と、エツチングされる板１“７とは密接な
関係があり、インナーリード先端のバンブのように直接
チップのボンディングパットに接続されるものにあって
は、例えばワイヤボンディングの際の金８（２５μ乳）
の約３倍程度、ずなわち７５μ乳程度の板厚でなければ
ならない。
−殻内にリードフレームの素材は、特に多ピンハーフピ
ッチ、ファインピッチ等では１５０μｍ〜２００μｍの
厚さのものを使用しているのが通例である。
ッチ、ファインピッチ等では１５０μｍ〜２００μｍの
厚さのものを使用しているのが通例である。
そこで、本実施例では、前述したようにインナーリード
形成予定部先ｌ１１１２を予めコイニングによって薄く
形成するようにしている。なお、シイニングに限らず、
エツチングにより前もって薄く形成するようにしてもよ
い。この場合は第５図に示したような逃げ窓の形成は不
要となる。
形成予定部先ｌ１１１２を予めコイニングによって薄く
形成するようにしている。なお、シイニングに限らず、
エツチングにより前もって薄く形成するようにしてもよ
い。この場合は第５図に示したような逃げ窓の形成は不
要となる。
以上のようにしてインナーリード先端に一体成形された
バンブ付パターン２のバンブ２ａは、金メッキが施され
たのち、従来から使用されているチップのポンディング
パッドに直接接続される。
バンブ付パターン２のバンブ２ａは、金メッキが施され
たのち、従来から使用されているチップのポンディング
パッドに直接接続される。
なお、バンブ２ａに金メッキを施す代わりにチップのポ
ンディングパッドに金メッキを施しておくようにしても
よい。
ンディングパッドに金メッキを施しておくようにしても
よい。
また、第８図に示すようにバンブ付パターン２１のバン
ブ２１ａをシャープに形成し、このバンブ２１ａを梗の
ように押し込むことによって接続するようにしてもよい
。
ブ２１ａをシャープに形成し、このバンブ２１ａを梗の
ように押し込むことによって接続するようにしてもよい
。
そして、このリードフレームへのチップの実装に際して
は、第１図に示したように、まずダイパッド１０にチッ
プ２０を固着し、続いてパッド部Ｐをリード部Ｒに嵌装
する。また、このとぎチップ２０のポンディングパッド
２０ａとインナーリード１の先端のバンブ付パターン２
のバンブ２ａとが当接するようになっており、両者が接
続される。
は、第１図に示したように、まずダイパッド１０にチッ
プ２０を固着し、続いてパッド部Ｐをリード部Ｒに嵌装
する。また、このとぎチップ２０のポンディングパッド
２０ａとインナーリード１の先端のバンブ付パターン２
のバンブ２ａとが当接するようになっており、両者が接
続される。
なお、実施例ではインナーリードの成形はエツチングに
よって行ったが、必ずしもエツチングに限定されるもの
ではなく、プレス加工によってもよい。
よって行ったが、必ずしもエツチングに限定されるもの
ではなく、プレス加工によってもよい。
また、実施例ではバンブ付きパターンをインナーリード
の先端に一体的に形成したが、別に形成して接続するタ
イプのものにも適用可能であることは言うまでもない。
の先端に一体的に形成したが、別に形成して接続するタ
イプのものにも適用可能であることは言うまでもない。
以上説明してきたように、本発明のリードフレームによ
れば、インナーリードの先端部を断面台形状とし、半導
体素子との接合面側がこの台形の長辺側となるように構
成しているため、インナーリードの横方向への強度が増
大し変形は生じにくくなる。またその上、台、形状断面
の長辺側がポンディングパッドとの接合面側となるよう
にしているため、万一インナーリードのずれや変形が生
じても、ポンディングパッドから外れる危険性は極めて
少なくなり、信頼性の高い半導体装置を得ることができ
る。
れば、インナーリードの先端部を断面台形状とし、半導
体素子との接合面側がこの台形の長辺側となるように構
成しているため、インナーリードの横方向への強度が増
大し変形は生じにくくなる。またその上、台、形状断面
の長辺側がポンディングパッドとの接合面側となるよう
にしているため、万一インナーリードのずれや変形が生
じても、ポンディングパッドから外れる危険性は極めて
少なくなり、信頼性の高い半導体装置を得ることができ
る。
４、図面ノｒｅ３１１な説明
第１図は本発明に係る半導体Ｓ！！ｉ置川リー用フレー
ムを用いた半導体装置の一実施例を示１！！ｉ部斜視図
、第２図は第１図のＡ−Ａ断面図、第３図及び第４図は
夫々同リードフレームのパッド部及びリード部を示す図
、第５図乃至第７図は同リードフレームのリード部の形
成工程を示す図、第８図は本発明の他の実施例のインナ
ーリードの先端部を示す図、第９図は従来のリードフレ
ームを用いた半導体装置の一例を示す斜視図、第１０図
は第９図のＢ−８断面図である。
ムを用いた半導体装置の一実施例を示１！！ｉ部斜視図
、第２図は第１図のＡ−Ａ断面図、第３図及び第４図は
夫々同リードフレームのパッド部及びリード部を示す図
、第５図乃至第７図は同リードフレームのリード部の形
成工程を示す図、第８図は本発明の他の実施例のインナ
ーリードの先端部を示す図、第９図は従来のリードフレ
ームを用いた半導体装置の一例を示す斜視図、第１０図
は第９図のＢ−８断面図である。
１・・・インナーリード、２．２１・・・バンブ付パタ
ーン、３・・・アウターリード、４・・・枠体、４ａ・
・・凹部、１０・・・ダイパッド、１１・・・サポート
バー、１１ａ・・・凸部、１２・・・インナーリード形
成予定部先端、１４・・・逃げ窓、１６・・・薄板状に
形成された部分、２ａ、２１ａ・・・凸部（バンブ）。
ーン、３・・・アウターリード、４・・・枠体、４ａ・
・・凹部、１０・・・ダイパッド、１１・・・サポート
バー、１１ａ・・・凸部、１２・・・インナーリード形
成予定部先端、１４・・・逃げ窓、１６・・・薄板状に
形成された部分、２ａ、２１ａ・・・凸部（バンブ）。
第２図
第３図
第４図
第６図
ａ
第、７図
第８図
Claims (4)
- （１）インナーリードの先端部を断面台形状とし、この
台形の長辺側が半導体素子との接合面側となるように構
成したことを特徴とする半導体装置用リードフレーム。 - （２）前記インナーリードの先端部は薄くかつその先端
にバンプを有してなるダンプ式ボンディング用のパター
ンであることを特徴とする特許請求の範囲第（１）項記
載の半導体装置用リードフレーム。 - （３）前記バンプは、表面を貴金属メッキ層で被覆され
ていることを特徴とする特許請求の範囲第（２）項記載
の半導体装置用リードフレーム。 - （４）前記バンプは、楔状の断面を有することを特徴と
する特許請求の範囲第（２）項記載の半導体装置用リー
ドフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP619088A JPH01186662A (ja) | 1988-01-14 | 1988-01-14 | 半導体装置用リードフレーム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP619088A JPH01186662A (ja) | 1988-01-14 | 1988-01-14 | 半導体装置用リードフレーム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01186662A true JPH01186662A (ja) | 1989-07-26 |
Family
ID=11631639
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP619088A Pending JPH01186662A (ja) | 1988-01-14 | 1988-01-14 | 半導体装置用リードフレーム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01186662A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5083186A (en) * | 1990-04-12 | 1992-01-21 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device lead frame with rounded edges |
| EP0604205A2 (en) * | 1992-12-23 | 1994-06-29 | Shinko Electric Industries Co. Ltd. | Lead frame and method for manufacturing it |
| US5973388A (en) * | 1998-01-26 | 1999-10-26 | Motorola, Inc. | Leadframe, method of manufacturing a leadframe, and method of packaging an electronic component utilizing the leadframe |
| JP2008135719A (ja) * | 2006-10-31 | 2008-06-12 | Sanyo Electric Co Ltd | 半導体モジュール、半導体モジュールの製造方法および携帯機器 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5619632A (en) * | 1979-07-26 | 1981-02-24 | Seiko Epson Corp | Lead terminal |
| JPS62274736A (ja) * | 1986-05-23 | 1987-11-28 | Hitachi Ltd | フイルムキヤリア型半導体装置 |
-
1988
- 1988-01-14 JP JP619088A patent/JPH01186662A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5619632A (en) * | 1979-07-26 | 1981-02-24 | Seiko Epson Corp | Lead terminal |
| JPS62274736A (ja) * | 1986-05-23 | 1987-11-28 | Hitachi Ltd | フイルムキヤリア型半導体装置 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5083186A (en) * | 1990-04-12 | 1992-01-21 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device lead frame with rounded edges |
| EP0604205A2 (en) * | 1992-12-23 | 1994-06-29 | Shinko Electric Industries Co. Ltd. | Lead frame and method for manufacturing it |
| EP0604205B1 (en) * | 1992-12-23 | 1999-03-17 | Shinko Electric Industries Co. Ltd. | Method of manufacturing a lead frame |
| US5973388A (en) * | 1998-01-26 | 1999-10-26 | Motorola, Inc. | Leadframe, method of manufacturing a leadframe, and method of packaging an electronic component utilizing the leadframe |
| JP2008135719A (ja) * | 2006-10-31 | 2008-06-12 | Sanyo Electric Co Ltd | 半導体モジュール、半導体モジュールの製造方法および携帯機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6861734B2 (en) | Resin-molded semiconductor device | |
| JP3461720B2 (ja) | 樹脂封止型半導体装置 | |
| JP2569939B2 (ja) | 樹脂封止型半導体装置 | |
| KR20000039786A (ko) | 볼 그리드 어레이 패키지 | |
| JP2000307045A (ja) | リードフレームおよびそれを用いた樹脂封止型半導体装置の製造方法 | |
| JP3866127B2 (ja) | 半導体装置 | |
| JPS6353959A (ja) | 半導体装置用リ−ドフレ−ム及びその製造方法 | |
| JP3663295B2 (ja) | チップスケールパッケージ | |
| JP3072291B1 (ja) | リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| JPH01186662A (ja) | 半導体装置用リードフレーム | |
| JP2661442B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP3458057B2 (ja) | 樹脂封止型半導体装置 | |
| JPS61183936A (ja) | 半導体装置 | |
| JP2001024133A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| JPS63239852A (ja) | 半導体装置 | |
| JP2528192B2 (ja) | 半導体装置 | |
| JP2753054B2 (ja) | プレス金型 | |
| EP0849794A1 (en) | Fine pitch lead frame | |
| JPH11145369A (ja) | リードフレームおよびそれを用いた半導体装置ならびにその製造方法 | |
| JPH01134958A (ja) | 半導体装置 | |
| JP2528925B2 (ja) | 半導体装置 | |
| JP2707153B2 (ja) | リードフレームの製造方法 | |
| JPS5957439A (ja) | 半導体装置 | |
| JP2635722B2 (ja) | リードフレームおよびその製造方法 | |
| JP3018211B2 (ja) | リードフレーム |