Nothing Special   »   [go: up one dir, main page]

JPH0982768A - Evaluating method for semiconductor wafer - Google Patents

Evaluating method for semiconductor wafer

Info

Publication number
JPH0982768A
JPH0982768A JP23974695A JP23974695A JPH0982768A JP H0982768 A JPH0982768 A JP H0982768A JP 23974695 A JP23974695 A JP 23974695A JP 23974695 A JP23974695 A JP 23974695A JP H0982768 A JPH0982768 A JP H0982768A
Authority
JP
Japan
Prior art keywords
wafer
semiconductor wafer
epitaxial layer
resistivity
evaluating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP23974695A
Other languages
Japanese (ja)
Inventor
Tomomi Sato
友美 佐藤
Norio Suzuki
範夫 鈴木
Hirobumi Shimizu
博文 清水
Yushi Sugino
雄史 杉野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi ULSI Engineering Corp
Hitachi Ltd
Original Assignee
Hitachi ULSI Engineering Corp
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi ULSI Engineering Corp, Hitachi Ltd filed Critical Hitachi ULSI Engineering Corp
Priority to JP23974695A priority Critical patent/JPH0982768A/en
Publication of JPH0982768A publication Critical patent/JPH0982768A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Measurement Of Resistance Or Impedance (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

PROBLEM TO BE SOLVED: To make it possible to evaluate the structure and characteristics of a semiconductor wafer by measuring the change of the resistivity caused by a thermal doner generated from interlattice oxygen in the case of annealing the wafer. SOLUTION: The change of the resistivity caused by a thermal doner generated from interlattice oxygen in the case of annealing a semiconductor wafer is measured. For example, an epitaxial wafer that a p-type epitaxial layer is vapor grown on a crystal substrate (100) made of p-type single crystal silicon manufactured by a CZ method is resistance-annealed at 450 deg.C for 60 hours to generate the thermal doner in the substrate. Since the excess thermal doner is generated by the low-temperature annealing, the substrate is inverted from the p-type to the n-type. The resistivity distribution becomes as shown, and the resistivity has a point of inflection (maximum value) at the boundary between the substrate and the epitaxial layer. Accordingly, the thickness of the epitaxial layer can be obtained by knowing the distance from the surface of the epitaxial layer to the point of inflection (maximum value).

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体ウエハの評価技
術に関し、例えばエピタキシャルウエハにおけるエピタ
キシャル層の膜厚測定やシリコンウエハの酸素濃度分布
測定などに適用して有効な技術に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor wafer evaluation technique, and more particularly to a technique effective when applied to, for example, film thickness measurement of an epitaxial layer in an epitaxial wafer and oxygen concentration distribution measurement of a silicon wafer.

【0002】[0002]

【従来の技術】チョクラルスキ(Czochralski; CZ) 法
で作製した単結晶シリコンウエハは、石英るつぼ中の溶
融シリコンを引き上げる過程で石英るつぼから溶け出し
た過剰な酸素がシリコン結晶の格子間に取り込まれる。
その濃度はおよそ1×1018/cm3程度である。ウエハ中
に取り込まれた酸素は、半導体素子の電気的特性、例え
ばMISFETのゲート酸化膜耐圧や接合リーク電流な
どに影響を及ぼす。特に、ウエハ表面近傍の酸素は電気
的特性に与える影響が大きい。従って、ウエハ中の断面
( 深さ) 方向の酸素濃度分布を評価することは、半導体
製造プロセスにおいて重要な課題となる。
2. Description of the Related Art In a single crystal silicon wafer manufactured by the Czochralski (CZ) method, excess oxygen dissolved from a quartz crucible is taken into the lattice of silicon crystals in the process of pulling up molten silicon in the quartz crucible.
Its concentration is about 1 × 10 18 / cm 3 . The oxygen taken into the wafer affects the electrical characteristics of the semiconductor element, such as the breakdown voltage of the gate oxide film of MISFET and the junction leakage current. In particular, oxygen near the surface of the wafer has a great influence on the electrical characteristics. Therefore, the cross section in the wafer
Evaluating the oxygen concentration distribution in the (depth) direction is an important issue in the semiconductor manufacturing process.

【0003】ウエハの酸素濃度を測定するには、ウエハ
を透過した赤外線の吸収スペクトルを測定するフーリエ
変換赤外分光光度計(Fourier transform infrared spec
trometer; FTIR)や、ウエハに高エネルギーの一次
イオンを照射したときに発生する二次イオンを質量分析
計で測定する二次イオン質量分析計(Secondary ion mas
s spectroscopy; SIMS)などが用いられている。
To measure the oxygen concentration of a wafer, a Fourier transform infrared spectrophotometer (Fourier transform infrared spectrophotometer) for measuring the absorption spectrum of infrared rays transmitted through the wafer is used.
FTIR) or a secondary ion mass spectrometer that measures secondary ions generated when a wafer is irradiated with high-energy primary ions with a mass spectrometer.
s spectroscopy; SIMS) is used.

【0004】一方、近年の微細化されたMOSデバイス
の製造プロセスでは、CMOS特有のラッチアップ現象
を抑制する対策として、シリコンウエハ上に単結晶シリ
コンのエピタキシャル層を気相成長させたエピタキシャ
ルウエハの採用が進められている。エピタキシャルウエ
ハを使用する場合は、エピタキシャル層の膜厚や抵抗率
などを正確に評価することが重要な課題となる。
On the other hand, in a recent miniaturized MOS device manufacturing process, as a measure for suppressing a latch-up phenomenon peculiar to CMOS, an epitaxial wafer in which an epitaxial layer of single crystal silicon is vapor-phase grown on a silicon wafer is adopted. Is being promoted. When using an epitaxial wafer, it is important to accurately evaluate the film thickness and resistivity of the epitaxial layer.

【0005】なお、本発明者が見出した公知のエピタキ
シャル層の評価技術には、次のようなものがある。
The known techniques for evaluating an epitaxial layer found by the present inventor are as follows.

【0006】特開昭52−98467号公報には、シリ
コンウエハ上に形成されたエピタキシャル層の抵抗率を
4探針法で測定する際に、エピタキシャル層をアルカリ
エッチングにより適宜の厚さ毎に順次除去すると共に、
各厚みの部分に対応する抵抗率を求め、この結果に基づ
いてエピタキシャル層の抵抗率を算出する方法が記載さ
れている。
JP-A-52-98467 discloses that when the resistivity of an epitaxial layer formed on a silicon wafer is measured by the 4-probe method, the epitaxial layer is sequentially etched by an appropriate thickness by alkali etching. Along with removing
A method for obtaining the resistivity corresponding to each thickness portion and calculating the resistivity of the epitaxial layer based on this result is described.

【0007】特開平2−143543号公報には、シリ
コンウエハ上に形成されたエピタキシャル層の厚さを赤
外線マイケルソン干渉法によって測定する方法が記載さ
れている。
Japanese Unexamined Patent Publication No. 2-143543 discloses a method of measuring the thickness of an epitaxial layer formed on a silicon wafer by infrared Michelson interferometry.

【0008】特開平6−232230号公報には、シリ
コンウエハ上に形成された抵抗率が異なる二層のエピタ
キシャル層のうち、下層のエピタキシャル層の抵抗率を
測定する方法が記載されている。
Japanese Unexamined Patent Publication (Kokai) No. 6-232230 discloses a method of measuring the resistivity of a lower epitaxial layer of two epitaxial layers having different resistivity formed on a silicon wafer.

【0009】[0009]

【発明が解決しようとする課題】前述したウエハの酸素
濃度測定方法のうち、フーリエ変換赤外分光光度計(F
TIR)を用いる方法は、ウエハ全体の酸素濃度を測定
することはできても、断面( 深さ) 方向の酸素濃度分布
までは測定することができないという欠点がある。ま
た、二次イオン質量分析計(SIMS)を用いる方法
は、分析に時間と熟練とを要するために簡便な方法とは
いえず、しかもウエハ面内の測定精度に比べて断面( 深
さ) 方向の測定精度が低いという欠点がある。
Among the methods for measuring the oxygen concentration of a wafer described above, a Fourier transform infrared spectrophotometer (F
The method using TIR) has a drawback in that the oxygen concentration of the entire wafer can be measured, but the oxygen concentration distribution in the cross-section (depth) direction cannot be measured. Also, the method using a secondary ion mass spectrometer (SIMS) cannot be said to be a simple method because it requires time and skill for analysis, and moreover, compared with the measurement accuracy in the wafer surface, the method in the cross-section (depth) direction Has the disadvantage of low measurement accuracy.

【0010】一方、前述したエピタキシャル層の評価方
法のうち、特開昭52−98467号公報に記載された
抵抗率の測定方法は、シリコンウエハとエピタキシャル
層の反射光からそれらの界面を決めるので、明確な界面
を得るためにシリコンウエハとエピタキシャル層の不純
物濃度または導電型を変える必要がある。従って、シリ
コンウエハとエピタキシャル層の導電型および不純物濃
度がそれぞれ同一であるような場合には測定が困難ない
しは不可能である。
On the other hand, among the above-mentioned methods for evaluating the epitaxial layer, the method for measuring the resistivity described in JP-A-52-98467 determines the interface between the silicon wafer and the epitaxial layer from the reflected light. To obtain a clear interface, it is necessary to change the impurity concentration or conductivity type of the silicon wafer and the epitaxial layer. Therefore, if the silicon wafer and the epitaxial layer have the same conductivity type and the same impurity concentration, the measurement is difficult or impossible.

【0011】また、特開平2−143543号公報に記
載されたエピタキシャル層の厚さを測定する方法(赤外
線マイケルソン干渉法)は、赤外線がシリコンウエハと
エピタキシャル層との界面で反射することと、入射/反
射光がエピタキシャル層を効率良く透過することの二条
件が要求されるため、シリコンウエハの不純物濃度が1
×1018/cm3以上で、かつエピタキシャル層の不純物濃
度が1×1017/cm3以上である場合にしか測定ができな
い。
Further, the method of measuring the thickness of the epitaxial layer (infrared Michelson interferometry) described in Japanese Patent Laid-Open No. 2-143543 discloses that infrared rays are reflected at the interface between the silicon wafer and the epitaxial layer. Since the two conditions that incident / reflected light are efficiently transmitted through the epitaxial layer are required, the impurity concentration of the silicon wafer is 1
In × 10 18 / cm 3 or more, and the impurity concentration of the epitaxial layer can not be measured only when it is 1 × 10 17 / cm 3 or more.

【0012】本発明の目的は、半導体ウエハの構造や特
性を評価することのできる技術を提供することにある。
An object of the present invention is to provide a technique capable of evaluating the structure and characteristics of a semiconductor wafer.

【0013】本発明の前記ならびにその他の目的と新規
な特徴は、明細書の記述および添付図面から明らかにな
るであろう。
The above and other objects and novel features of the present invention will become apparent from the description of the specification and the accompanying drawings.

【0014】[0014]

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
SUMMARY OF THE INVENTION Among the inventions disclosed in the present application, the outline of a representative one will be briefly described.
It is as follows.

【0015】本発明の半導体ウエハの評価方法は、シリ
コンウエハをアニールしたときに格子間酸素から生成す
るサーマルドナーによる抵抗率の変化を測定することに
よって、ウエハの構造を評価するものである。
The semiconductor wafer evaluation method of the present invention evaluates the structure of a wafer by measuring the change in resistivity due to a thermal donor generated from interstitial oxygen when the silicon wafer is annealed.

【0016】上記した本発明の評価方法を、エピタキシ
ャルウエハにおけるエピタキシャル層の膜厚測定に適用
した場合を例にとって具体的に説明する。
A specific description will be given of the case where the above-described evaluation method of the present invention is applied to the measurement of the thickness of an epitaxial layer in an epitaxial wafer.

【0017】CZ法で作製されたシリコンウエハの結晶
格子間には、単結晶引き上げ時に石英るつぼから溶け出
した酸素が1×1018/cm3程度取り込まれており、ウエ
ハプロセスに投入される前のウエハ中には、この格子間
酸素がほぼ一様に分布している。これに対し、ウエハ上
に形成されたエピタキシャル層中には、理想的には酸素
は含まれていない。ただし、実際のエピタキシャルウエ
ハでは、エピタキシャル成長時の熱によってウエハ中の
酸素が湧き出すため、ウエハとの界面近傍のエピタキシ
ャル層中にも僅かな量の酸素が存在する。しかし、その
濃度はウエハ中の酸素濃度に比較して二桁あるいはそれ
よりも低い。
About 1 × 10 18 / cm 3 of oxygen dissolved out from the quartz crucible when pulling the single crystal is taken in between the crystal lattices of the silicon wafer manufactured by the CZ method, and before being put into the wafer process. The interstitial oxygen is distributed almost uniformly in the wafer. On the other hand, ideally, the epitaxial layer formed on the wafer does not contain oxygen. However, in an actual epitaxial wafer, oxygen in the wafer springs out due to heat during epitaxial growth, so that a small amount of oxygen exists in the epitaxial layer near the interface with the wafer. However, its concentration is two orders of magnitude lower than the oxygen concentration in the wafer.

【0018】上記のようなエピタキシャルウエハにおい
て、ウエハとエピタキシャル層の導電型が同一で、かつ
ドナー(またはアクセプタ)を構成する不純物の濃度が
同一であるような場合には、ウエハとエピタキシャル層
との相違点は酸素濃度の違いだけであるため、従来の測
定方法ではエピタキシャル層の膜厚を正確に知ることが
できない。
In the epitaxial wafer as described above, when the wafer and the epitaxial layer have the same conductivity type and the same concentration of impurities constituting the donor (or acceptor), the wafer and the epitaxial layer are separated from each other. Since the only difference is the difference in oxygen concentration, the film thickness of the epitaxial layer cannot be accurately known by the conventional measurement method.

【0019】ところで、CZ法で作製されたシリコンウ
エハを450℃付近の低温でアニールすると、数個の酸
素原子が集まって1個の電子(サーマルドナー)を放出
する(Kaiser, W., Frisch, H. L. and Reiss, H. "Mech
anism of the formation ofdonor states in heat-trea
ted silicon", Phys. Rev., 112, pp.1546-1554 (Dec.
1958)) 。このサーマルドナーの生成量は、ウエハのア
ニール時間に比例して増加するが、アニール温度が60
0℃以上になると消滅することが知られている。
By the way, when a silicon wafer manufactured by the CZ method is annealed at a low temperature near 450 ° C., several oxygen atoms gather to emit one electron (thermal donor) (Kaiser, W., Frisch, HL and Reiss, H. "Mech
anism of the formation of donor states in heat-trea
ted silicon ", Phys. Rev., 112, pp.1546-1554 (Dec.
1958)). The production amount of this thermal donor increases in proportion to the annealing time of the wafer, but the annealing temperature is 60
It is known to disappear at temperatures above 0 ° C.

【0020】シリコンウエハ中で上記のようなサーマル
ドナーが生成すると、n型のウエハでは抵抗率が見かけ
上減少する。他方、p型のウエハでは抵抗率が見かけ上
増大し、アニール時間を長くするとn型に反転する場合
もある。しかし、酸素を含んでいないエピタキシャル層
はサーマルドナーが生成しないので、低温アニールの前
後で抵抗率は変化しない。
When the above thermal donor is generated in the silicon wafer, the resistivity of the n-type wafer apparently decreases. On the other hand, the resistivity of the p-type wafer apparently increases, and it may be inverted to the n-type when the annealing time is lengthened. However, since the thermal donor is not generated in the epitaxial layer containing no oxygen, the resistivity does not change before and after the low temperature annealing.

【0021】例えばn型のウエハ上にn型のエピタキシ
ャル層を形成したエピタキシャルウエハを低温アニール
すると、表面のエピタキシャル層の抵抗率はアニール前
と同じであるのに対し、内部のウエハの抵抗率はアニー
ル前よりも減少する。そこで、低温アニール後、エピタ
キシャルウエハの断面方向に沿って抵抗率を測定したと
きに、表面からある深さ(x)のところから抵抗率の減
少が観測されたとすれば、このウエハのエピタキシャル
層の膜厚はxであることが判る。
For example, when an epitaxial wafer in which an n-type epitaxial layer is formed on an n-type wafer is annealed at a low temperature, the resistivity of the epitaxial layer on the surface is the same as that before annealing, whereas the resistivity of the inner wafer is Less than before annealing. Therefore, if a decrease in resistivity is observed from a certain depth (x) from the surface when the resistivity is measured along the cross-sectional direction of the epitaxial wafer after low temperature annealing, the epitaxial layer of this wafer is It can be seen that the film thickness is x.

【0022】また、p型のウエハ上にp型のエピタキシ
ャル層を形成したエピタキシャルウエハを低温アニール
すると、表面のエピタキシャル層の抵抗率はアニール前
と同じであるのに対し、内部のウエハの抵抗率はアニー
ル前よりも増加する。そこで、低温アニール後、エピタ
キシャルウエハの断面方向に沿って抵抗率を測定したと
きに、表面からある深さ(y)のところから抵抗率の増
加が観測されたとすれば、このウエハのエピタキシャル
層の膜厚はyであることが判る。
Further, when an epitaxial wafer in which a p-type epitaxial layer is formed on a p-type wafer is annealed at a low temperature, the resistivity of the epitaxial layer on the surface is the same as that before annealing, whereas the resistivity of the inner wafer is low. Is greater than before annealing. Therefore, if resistivity increase is observed from a certain depth (y) from the surface when the resistivity is measured along the cross-sectional direction of the epitaxial wafer after the low temperature annealing, if the resistivity of the epitaxial layer of this wafer is It can be seen that the film thickness is y.

【0023】さらに、p型のウエハ上にp型(またはn
型)のエピタキシャル層を形成したエピタキシャルウエ
ハを長時間低温アニールしてp型のウエハをn型に反転
させた場合は、エピタキシャル層とウエハとの界面付近
で抵抗率が最も大きくなる。そこで、断面方向に沿って
抵抗率を測定したときに、表面からある深さ(z)のと
ころで抵抗率の極大値が観測されたとすれば、このウエ
ハのエピタキシャル層の膜厚はzであることが判る。
Further, a p-type (or n-type) is formed on the p-type wafer.
When an epitaxial wafer having a (type) epitaxial layer formed thereon is annealed at a low temperature for a long time to invert a p-type wafer into an n-type, the resistivity becomes maximum near the interface between the epitaxial layer and the wafer. Therefore, if the maximum value of the resistivity is observed at a certain depth (z) from the surface when the resistivity is measured along the cross-sectional direction, the film thickness of the epitaxial layer of this wafer is z. I understand.

【0024】なお、実際のエピタキシャルウエハでは、
前述したエピタキシャル成長時の酸素の湧き出しに起因
してウエハとの界面近傍のエピタキシャル層中にも僅か
な酸素が存在するので、上記したエピタキシャル層とウ
エハとの界面の位置と、抵抗率が変化する箇所との間に
僅かなずれが生じる。そこで、エピタキシャル層中に湧
き出した酸素の濃度分布を別途に測定しておき、この測
定値に基づいて上記の誤差を補正することで、エピタキ
シャル層の正確な膜厚を知ることができる。
In an actual epitaxial wafer,
Since a small amount of oxygen also exists in the epitaxial layer near the interface with the wafer due to the oxygen outflow during the epitaxial growth described above, the position of the interface between the epitaxial layer and the wafer and the resistivity change as described above. There is a slight deviation from the location. Therefore, by accurately measuring the concentration distribution of oxygen bubbling in the epitaxial layer and correcting the above error based on this measured value, the accurate film thickness of the epitaxial layer can be known.

【0025】ウエハの断面方向に沿った抵抗率を測定す
るには、例えばウエハの断面に点接触させたプローブを
通じてウエハに電流を流したときに生じる電圧降下に基
づいて接触面近傍の抵抗率を算出する、拡がり抵抗法(S
preading Resistance Method) などを用いる。
To measure the resistivity along the cross-sectional direction of the wafer, for example, the resistivity in the vicinity of the contact surface is determined based on the voltage drop generated when a current is applied to the wafer through a probe that is in point contact with the cross section of the wafer. Spread resistance method (S
preading Resistance Method) etc.

【0026】このように、本発明のウエハ評価方法によ
れば、導電型や不純物濃度がウエハと異なるエピタキシ
ャル層の膜厚は勿論のこと、導電型および不純物濃度が
ウエハと同一であるために従来方法では測定が困難また
は不可能であったエピタキシャル層の膜厚も簡便、かつ
正確に知ることができる。また、ウエハの断面方向に沿
った抵抗率の分布から、エピタキシャル層への酸素の湧
きだし量を見積ることも可能である。
As described above, according to the wafer evaluation method of the present invention, not only the thickness of the epitaxial layer having the conductivity type and the impurity concentration different from that of the wafer but also the conductivity type and the impurity concentration of the wafer are the same as those of the wafer. The thickness of the epitaxial layer, which was difficult or impossible to measure by the method, can be easily and accurately known. It is also possible to estimate the amount of oxygen bubbling into the epitaxial layer from the distribution of resistivity along the cross-sectional direction of the wafer.

【0027】以上は、エピタキシャルウエハにおけるエ
ピタキシャル層の膜厚測定に適用した場合の例である
が、本発明の評価方法はこれに限定されるものではな
く、例えばDZ−IG(Denuded Zone-Intrinsic Getter
ing)ウエハにおけるDZ層(低酸素無欠陥領域)の幅を
見積もったり、ウエハの内部が所望の電気的特性を得ら
れるような酸素濃度分布になっているかどうかを確認し
たりするなど、酸素濃度に関連したあらゆるウエハ構造
の評価に利用することができる。
The above is an example in the case of being applied to the film thickness measurement of an epitaxial layer in an epitaxial wafer, but the evaluation method of the present invention is not limited to this, and for example, DZ-IG (Denuded Zone-Intrinsic Getter).
ing) The oxygen concentration such as estimating the width of the DZ layer (low oxygen-free region) in the wafer and checking whether the inside of the wafer has an oxygen concentration distribution that can obtain desired electrical characteristics. It can be used to evaluate any wafer structure associated with the.

【0028】[0028]

【実施例】以下、本発明の実施例を図面に基づいてさら
に詳細に説明する。
Embodiments of the present invention will now be described in more detail with reference to the drawings.

【0029】(実施例1)本実施例は、エピタキシャル
ウエハにおけるエピタキシャル層の膜厚測定に適用した
ものである。
(Example 1) This example is applied to measurement of the film thickness of an epitaxial layer in an epitaxial wafer.

【0030】まず、CZ法で作製したp型の単結晶シリ
コンからなる(100)結晶面基板(ウエハ)上にp型
のエピタキシャル層(Epi層)を気相成長させたエピタキ
シャルウエハ(P on P)を用意する(図1)。基板とエピ
タキシャル層の抵抗率は共に10Ω・cmであり、基板の
酸素濃度は1×1018/cm3である。このエピタキシャル
層の膜厚は10μmであるが、測定前は不明であるもの
とする。
First, an epitaxial wafer (P on P) obtained by vapor-phase growth of a p-type epitaxial layer (Epi layer) on a (100) crystal plane substrate (wafer) made of p-type single crystal silicon manufactured by the CZ method. ) Is prepared (FIG. 1). The resistivity of both the substrate and the epitaxial layer is 10 Ω · cm, and the oxygen concentration of the substrate is 1 × 10 18 / cm 3 . The film thickness of this epitaxial layer is 10 μm, but it is unknown before the measurement.

【0031】なお、上記の酸素濃度は、JEIDA(Jap
an Electronic Industry Development Association) に
よる酸素濃度の換算係数[(3.03±0.02)×1
17]に基づいて求めた("Determination of Conversio
n Factor for Infrared Measurement of Oxygen in Sil
icon" J.Electrochem.Soc.; SOLID-STATE SCIENCE AND
TECHNOLOGY, Vol 132, No.7, July 1985. p1707-p171
2)。
The above oxygen concentration is determined by JEIDA (Jap
Oxygen concentration conversion factor [(3.03 ± 0.02) x 1 by an Electronic Industry Development Association)
0 17 ]] ("Determination of Conversio
n Factor for Infrared Measurement of Oxygen in Sil
icon "J.Electrochem.Soc .; SOLID-STATE SCIENCE AND
TECHNOLOGY, Vol 132, No.7, July 1985.p1707-p171
2).

【0032】このエピタキシャルウエハの断面( 深さ)
方向に沿った初期の酸素濃度分布を図2に示す。理想的
にはエピタキシャル層中に酸素は存在しないため、図に
は現れていない。このエピタキシャルウエハをエピタキ
シャル層の表面から所定の角度で研磨して断面を露出さ
せ、拡がり抵抗法を用いて抵抗率を測定した結果を図3
に示す。基板とエピタキシャル層とは同一導電型、同一
不純物濃度であるため、エピタキシャル層から基板にわ
たっての抵抗率は一定となる。
Cross section (depth) of this epitaxial wafer
The initial oxygen concentration distribution along the direction is shown in FIG. Ideally, there is no oxygen in the epitaxial layer, so it does not appear in the figure. This epitaxial wafer was polished at a predetermined angle from the surface of the epitaxial layer to expose the cross section, and the resistivity was measured using the spreading resistance method.
Shown in Since the substrate and the epitaxial layer have the same conductivity type and the same impurity concentration, the resistivity from the epitaxial layer to the substrate is constant.

【0033】次に、このエピタキシャルウエハを450
℃、60時間低温アニールして基板中にサーマルドナー
を生成させる。低温アニールを長時間行うことにより、
過剰のサーマルドナーが生成するので、基板はp型から
n型に反転する。低温アニール後の抵抗率分布を図4
に、酸素濃度分布を図5にそれぞれ示す。基板中の酸素
がエピタキシャル層へ湧き出すことにより、両者の界面
近傍のエピタキシャル層中にも酸素が存在し、界面近傍
の基板はその分酸素濃度が減少する。このため、界面近
傍のエピタキシャル層でもサーマルドナーが生成する。
また、界面近傍の基板では酸素濃度が減少した分サーマ
ルドナーの生成量も減少する。その結果、抵抗率は両者
の界面で変曲点( 極大値) を持つ(図4)。そこで、エ
ピタキシャル層の表面から変曲点( 極大値) までの距離
を知ることにより、エピタキシャル層の膜厚を求めるこ
とができる。
Next, this epitaxial wafer is 450
Low temperature annealing is performed at 60 ° C. for 60 hours to generate a thermal donor in the substrate. By performing low temperature annealing for a long time,
The substrate inverts from p-type to n-type as excess thermal donor is produced. Fig. 4 shows the resistivity distribution after low temperature annealing.
The oxygen concentration distribution is shown in FIG. Oxygen in the substrate flows out to the epitaxial layer, so that oxygen also exists in the epitaxial layer near the interface between the two, and the oxygen concentration in the substrate near the interface decreases accordingly. Therefore, thermal donors are also generated in the epitaxial layer near the interface.
Further, in the substrate near the interface, the production amount of thermal donors is reduced due to the reduced oxygen concentration. As a result, the resistivity has an inflection point (maximum value) at the interface between them (Fig. 4). Therefore, the film thickness of the epitaxial layer can be obtained by knowing the distance from the surface of the epitaxial layer to the inflection point (maximum value).

【0034】(実施例2)本実施例は、CZ法で作製し
たn型の基板上にn型のエピタキシャル層を気相成長さ
せたエピタキシャルウエハ(N on N)の膜厚測定に適用し
たものである。基板とエピタキシャル層の抵抗率、低温
アニール前の酸素濃度分布、エピタキシャル層の膜厚
は、前記実施例1で用いたエピタキシャルウエハ(P on
P)と同じである。
(Example 2) This example is applied to the film thickness measurement of an epitaxial wafer (N on N) in which an n-type epitaxial layer is vapor-deposited on an n-type substrate manufactured by the CZ method. Is. The resistivity of the substrate and the epitaxial layer, the oxygen concentration distribution before the low temperature annealing, and the film thickness of the epitaxial layer are the epitaxial wafer (P on
Same as P).

【0035】低温アニールを行った後のエピタキシャル
ウエハの断面( 深さ) 方向に沿った酸素濃度分布を図6
に示す。低温アニール後のn型基板は、サーマルドナー
の生成によって抵抗率が減少する。しかし、前記エピタ
キシャルウエハ(P on P)の場合のような変曲点( 極大
値) を持たないため、エピタキシャル層と基板の界面を
正確に知ることは困難であるが、エピタキシャル層のお
よその膜厚を見積ることは可能である。
FIG. 6 shows the oxygen concentration distribution along the cross-sectional (depth) direction of the epitaxial wafer after the low temperature annealing.
Shown in The resistivity of the n-type substrate after the low temperature annealing is reduced due to the generation of the thermal donor. However, since it does not have the inflection point (maximum value) as in the case of the epitaxial wafer (P on P), it is difficult to know the interface between the epitaxial layer and the substrate accurately. It is possible to estimate the thickness.

【0036】(実施例3)本実施例は、CZ法で作製し
たウエハの断面( 深さ) 方向に沿った酸素濃度分布の測
定に適用したものである。
(Embodiment 3) This embodiment is applied to the measurement of the oxygen concentration distribution along the cross-sectional (depth) direction of the wafer manufactured by the CZ method.

【0037】低温アニールによるサーマルドナーの生成
量は、ウエハ中の酸素濃度に依存する。十分な時間をか
けて低温アニールを行えば、サーマルドナーの生成量は
アニール温度、雰囲気に依らず、酸素濃度から一義的に
決まる。ただし、サーマルドナーの生成速度はアニール
温度に依存するため、短時間では生成量が異なる。
The amount of thermal donors produced by the low temperature annealing depends on the oxygen concentration in the wafer. If low temperature annealing is performed for a sufficient time, the amount of thermal donors generated is uniquely determined by the oxygen concentration, regardless of the annealing temperature and atmosphere. However, since the generation rate of the thermal donor depends on the annealing temperature, the generation amount differs in a short time.

【0038】このような場合にはあらかじめ酸素濃度既
知のウエハを使ってアニール温度、時間とサーマルドナ
ーの生成量との相関を求めておく(W.Kaiser ; Electric
al and Optical Properties of Heat-Treated Silicon
: Phys. Review., 105 (1957) 1751 には、この相関
が示されている) 。
In such a case, the correlation between the annealing temperature and time and the amount of thermal donors generated is obtained in advance using a wafer of known oxygen concentration (W. Kaiser; Electric).
al and Optical Properties of Heat-Treated Silicon
: Phys. Review., 105 (1957) 1751 shows this correlation).

【0039】(実施例4)本実施例は、高温水素アニー
ル、例えば1200℃の水素雰囲気中で1時間アニール
を施したCZウエハの断面( 深さ) 方向に沿った酸素濃
度分布の測定に適用したものである。
(Embodiment 4) This embodiment is applied to the measurement of oxygen concentration distribution along the cross-section (depth) direction of a CZ wafer which has been annealed at a high temperature of hydrogen, for example, in a hydrogen atmosphere at 1200 ° C. for 1 hour. It was done.

【0040】ウエハに高温水素アニールを施すと表面近
傍の酸素が外方拡散し、内部に比べて酸素濃度が1桁程
度あるいはそれ以上減少する。図7に高温水素アニール
を施したウエハの断面構造を模式的に示す。また、断面
方向の酸素濃度分布を図8に示す。高温水素アニール前
の酸素濃度を1×1018/cm3とすると、アニール後は、
表面から数10μm( 50μm以上) の深さまでの領域
で酸素濃度が減少する。酸素の外方拡散はウエハの両面
で起こるため、酸素濃度の減少はウエハの裏面側でも見
られる。
When the wafer is subjected to high-temperature hydrogen annealing, oxygen in the vicinity of the surface is diffused outward, and the oxygen concentration is reduced by about one digit or more as compared with the inside. FIG. 7 schematically shows the cross-sectional structure of a wafer that has been subjected to high temperature hydrogen annealing. 8 shows the oxygen concentration distribution in the cross-sectional direction. Assuming that the oxygen concentration before high temperature hydrogen annealing is 1 × 10 18 / cm 3, after annealing,
The oxygen concentration decreases in the region from the surface to a depth of several 10 μm (50 μm or more). Since the outward diffusion of oxygen occurs on both sides of the wafer, the decrease in oxygen concentration is also seen on the back side of the wafer.

【0041】このウエハを低温(450℃)でアニール
すると、酸素濃度に比例したサーマルドナーが生成する
ため、断面方向に沿った抵抗率は初期では一様であった
ものが、低温アニール後はp型ウエハでは図9(a)に
示すように、n型ウエハでは図9(b)に示すように変
化する。従って、この結果から、断面方向に沿った酸素
濃度分布を簡便に求めることができる。なお、p型ウエ
ハの場合は、長時間アニールによってn型に反転し、見
かけ上の抵抗率が減少する可能性があるので、適切なア
ニール時間を設定する必要がある。
When this wafer is annealed at a low temperature (450 ° C.), a thermal donor proportional to the oxygen concentration is generated, so that the resistivity along the cross-sectional direction was initially uniform, but after low temperature annealing, The pattern wafer changes as shown in FIG. 9A, and the n-type wafer changes as shown in FIG. 9B. Therefore, from this result, the oxygen concentration distribution along the cross-sectional direction can be easily obtained. In the case of a p-type wafer, it may be inverted to n-type by long-time annealing and the apparent resistivity may decrease, so it is necessary to set an appropriate annealing time.

【0042】ウエハの酸素濃度は半導体素子の電気的特
性に与える影響が大きいため、断面方向に沿った酸素濃
度分布を正確に知ることでLSIの信頼性や製造歩留ま
りを向上させることができる。また、作製したウエハが
所望の酸素濃度分布になっているかどうかの確認も簡単
に行うことができる。
Since the oxygen concentration of the wafer has a great influence on the electrical characteristics of the semiconductor element, it is possible to improve the reliability and manufacturing yield of the LSI by accurately knowing the oxygen concentration distribution along the sectional direction. Further, it is possible to easily confirm whether or not the manufactured wafer has a desired oxygen concentration distribution.

【0043】さらに、外部から入手したウエハがエピタ
キシャルウエハであるか、高温水素アニールを施したウ
エハであるかは外観上区別することができない。しか
し、エピタキシャルウエハの場合は、低酸素濃度領域が
表面側だけに存在するのに対し、高温水素アニールを施
したウエハの場合は、裏面側にも存在する。また、エピ
タキシャルウエハの場合は、低酸素濃度領域の幅が実用
上20μm程度(50μm以下) であるのに対し、高温
水素アニールを施したウエハの場合は、50μm以上の
幅で存在する。従って、これらのウエハを低温でアニー
ルし、サーマルドナーを生成させて抵抗率を測定すれ
ば、抵抗率に対応した酸素濃度分布から、エピタキシャ
ルウエハであるか、高温水素アニールを施したウエハで
あるかを簡単に同定することができる。
Furthermore, it is not possible to distinguish visually whether the wafer obtained from the outside is an epitaxial wafer or a wafer subjected to high temperature hydrogen annealing. However, in the case of an epitaxial wafer, the low oxygen concentration region exists only on the front surface side, whereas in the case of a wafer subjected to high temperature hydrogen annealing, it also exists on the back surface side. Further, in the case of an epitaxial wafer, the width of the low oxygen concentration region is practically about 20 μm (50 μm or less), whereas in the case of a wafer subjected to high temperature hydrogen annealing, it exists in a width of 50 μm or more. Therefore, if these wafers are annealed at a low temperature, a thermal donor is generated, and the resistivity is measured, it is determined from the oxygen concentration distribution corresponding to the resistivity whether the wafer is an epitaxial wafer or a wafer subjected to high temperature hydrogen annealing. Can be easily identified.

【0044】本実施例によれば、低酸素濃度領域の幅を
簡単に測定することもできる。また、四探針法などを用
いることにより、ウエハ面内の酸素濃度分布を測定する
こともできる。
According to this embodiment, the width of the low oxygen concentration region can be easily measured. Further, the oxygen concentration distribution in the wafer surface can be measured by using the four-point probe method or the like.

【0045】(実施例5)本実施例は、DZ−IGウエ
ハの酸素濃度分布の測定に適用したものである。
(Embodiment 5) This embodiment is applied to the measurement of the oxygen concentration distribution of a DZ-IG wafer.

【0046】DZ−IGウエハは、DZ層形成のための
不活性ガス(窒素など)雰囲気中での高温(1050℃
程度)アニールとIG層形成のための低温アニールとを
組み合わせて、あるいはこれらをそれぞれ単独に施した
ウエハである。
The DZ-IG wafer has a high temperature (1050 ° C.) in an inert gas (nitrogen etc.) atmosphere for forming the DZ layer.
Degree) A wafer obtained by combining annealing and low temperature annealing for forming the IG layer, or by performing these individually.

【0047】低温アニール後のDZ−IGウエハの断面
方向に沿った抵抗率分布を図10に示す。DZ−IGウ
エハは、高温水素アニールを施したウエハに比べて表面
近傍での酸素濃度の減少が小さい。つまり、ウエハの内
部と表面の酸素濃度差が高温水素アニールを施したウエ
ハの場合よりも小さく、かつその深さも浅い。従って、
ウエハ裏面の酸素濃度減少を測定することにより、DZ
−IGウエハであるか高温水素アニールを施したウエハ
であるかを判別することができる。
FIG. 10 shows the resistivity distribution along the cross-sectional direction of the DZ-IG wafer after the low temperature annealing. The DZ-IG wafer has a smaller decrease in oxygen concentration near the surface than a wafer subjected to high temperature hydrogen annealing. That is, the difference in oxygen concentration between the inside and the surface of the wafer is smaller than that of the wafer subjected to the high temperature hydrogen annealing, and the depth thereof is shallow. Therefore,
By measuring the decrease in oxygen concentration on the backside of the wafer, DZ
It is possible to determine whether the wafer is an IG wafer or a wafer subjected to high temperature hydrogen annealing.

【0048】なお、これらのウエハは簡単に区別ができ
ない場合もある。その場合は、DZ−IGウエハである
か、高温水素アニールを施したウエハであるかがあらか
じめ判っている第三のウエハと比較して判別すればよ
い。
In some cases, these wafers cannot be easily distinguished. In that case, it may be determined by comparing with a third wafer in which it is known in advance whether the wafer is a DZ-IG wafer or a wafer subjected to high temperature hydrogen annealing.

【0049】本実施例によれば、DZ層の幅を簡単に測
定することもでき、これによって、半導体素子の電気的
特性に影響を与えるゲッタリング作用を推測することが
可能となる。また、四探針法などを用いることにより、
ウエハ面内の酸素濃度分布を測定することもできる。
According to the present embodiment, the width of the DZ layer can be easily measured, which makes it possible to estimate the gettering effect that affects the electrical characteristics of the semiconductor element. In addition, by using the four-point probe method,
It is also possible to measure the oxygen concentration distribution within the wafer surface.

【0050】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
As described above, the invention made by the inventor has been specifically described based on the embodiments. However, the present invention is not limited to the above-described embodiments, and various modifications can be made without departing from the gist of the invention. Needless to say.

【0051】[0051]

【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
Advantageous effects obtained by typical ones of the inventions disclosed in the present application will be briefly described.
It is as follows.

【0052】本発明によれば、シリコンウエハを低温で
アニールしたときに格子間酸素から生成するサーマルド
ナーによる抵抗率の変化を測定することにより、例えば
エピタキシャルウエハにおけるエピタキシャル層の膜厚
などのウエハ構造を簡便に、しかも精度良く評価するこ
とができる。
According to the present invention, by measuring a change in resistivity due to a thermal donor generated from interstitial oxygen when a silicon wafer is annealed at a low temperature, for example, a wafer structure such as a film thickness of an epitaxial layer in an epitaxial wafer is measured. Can be evaluated easily and accurately.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例1で用いるエピタキシャルウエ
ハの断面構造を模式的に示す図である。
FIG. 1 is a diagram schematically showing a cross-sectional structure of an epitaxial wafer used in Example 1 of the present invention.

【図2】本発明の実施例1で用いるエピタキシャルウエ
ハの初期酸素濃度分布を示すグラフである。
FIG. 2 is a graph showing an initial oxygen concentration distribution of an epitaxial wafer used in Example 1 of the present invention.

【図3】本発明の実施例1で用いるエピタキシャルウエ
ハの初期抵抗率分布を示すグラフである。
FIG. 3 is a graph showing an initial resistivity distribution of the epitaxial wafer used in Example 1 of the present invention.

【図4】本発明の実施例1で用いるエピタキシャルウエ
ハの低温アニール後の抵抗率分布を示すグラフである。
FIG. 4 is a graph showing a resistivity distribution after low temperature annealing of the epitaxial wafer used in Example 1 of the present invention.

【図5】本発明の実施例1で用いるエピタキシャルウエ
ハの低温アニール後の酸素濃度分布を示すグラフであ
る。
FIG. 5 is a graph showing oxygen concentration distribution after low temperature annealing of the epitaxial wafer used in Example 1 of the present invention.

【図6】本発明の実施例2で用いるエピタキシャルウエ
ハの初期抵抗率分布を示すグラフである。
FIG. 6 is a graph showing an initial resistivity distribution of an epitaxial wafer used in Example 2 of the present invention.

【図7】本発明の実施例4で用いる熱処理ウエハの断面
構造を模式的に示す図である。
FIG. 7 is a diagram schematically showing a cross-sectional structure of a heat-treated wafer used in Example 4 of the present invention.

【図8】本発明の実施例4で用いる熱処理ウエハの初期
酸素濃度分布を示すグラフである。
FIG. 8 is a graph showing an initial oxygen concentration distribution of a heat-treated wafer used in Example 4 of the present invention.

【図9】(a)は本発明の実施例4で用いるp型熱処理
ウエハの低温アニール後の抵抗率分布を示すグラフ、
(b)は同じくn型熱処理ウエハの低温アニール後の抵
抗率分布を示すグラフである。
9A is a graph showing the resistivity distribution of a p-type heat-treated wafer used in Example 4 of the present invention after low temperature annealing, FIG.
(B) is a graph showing the resistivity distribution of the n-type heat-treated wafer after low temperature annealing.

【図10】本発明の実施例5で用いるDZ−IGウエハ
の低温アニール後の抵抗率分布を示すグラフである。
FIG. 10 is a graph showing a resistivity distribution of a DZ-IG wafer used in Example 5 of the present invention after low temperature annealing.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 鈴木 範夫 東京都小平市上水本町5丁目20番1号 株 式会社日立製作所半導体事業部内 (72)発明者 清水 博文 東京都小平市上水本町5丁目20番1号 株 式会社日立製作所半導体事業部内 (72)発明者 杉野 雄史 東京都小平市上水本町5丁目20番1号 株 式会社日立製作所半導体事業部内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Norio Suzuki Nobuo Suzuki 5-20-1, Josuihoncho, Kodaira-shi, Tokyo Inside the Semiconductor Division, Hitachi, Ltd. (72) Hirofumi Shimizu 5 Josuimotocho, Kodaira-shi, Tokyo Hitachi Co., Ltd. Semiconductor Division, 20-21 Chome (72) Inventor Yushi Sugino 5-201-1, Josuihoncho, Kodaira-shi, Tokyo Inside Hitachi Semiconductor Division, Corporation

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】 半導体ウエハをアニールした際に格子間
酸素から生成するサーマルドナーに起因する抵抗率の変
化を測定することを特徴とする半導体ウエハの評価方
法。
1. A method for evaluating a semiconductor wafer, which comprises measuring a change in resistivity due to a thermal donor generated from interstitial oxygen when the semiconductor wafer is annealed.
【請求項2】 請求項1記載の半導体ウエハの評価方法
であって、前記半導体ウエハのアニール温度は、450
℃程度であることを特徴とする半導体ウエハの評価方
法。
2. The method for evaluating a semiconductor wafer according to claim 1, wherein the annealing temperature of the semiconductor wafer is 450.
A method for evaluating a semiconductor wafer, which is characterized in that the temperature is about ° C.
【請求項3】 請求項1記載の半導体ウエハの評価方法
であって、前記半導体ウエハの断面方向に沿った抵抗率
の変化を測定することを特徴とする半導体ウエハの評価
方法。
3. The method of evaluating a semiconductor wafer according to claim 1, wherein a change in resistivity along the cross-sectional direction of the semiconductor wafer is measured.
【請求項4】 請求項1記載の半導体ウエハの評価方法
であって、前記半導体ウエハの面内における抵抗率の変
化を測定することを特徴とする半導体ウエハの評価方
法。
4. The method for evaluating a semiconductor wafer according to claim 1, wherein a change in resistivity in the plane of the semiconductor wafer is measured.
【請求項5】 請求項1記載の半導体ウエハの評価方法
であって、前記半導体ウエハがエピタキシャルウエハで
あることを特徴とする半導体ウエハの評価方法。
5. The method for evaluating a semiconductor wafer according to claim 1, wherein the semiconductor wafer is an epitaxial wafer.
【請求項6】 請求項5記載の半導体ウエハの評価方法
であって、ウエハとその表面に形成されたエピタキシャ
ル層の導電型および不純物濃度がそれぞれ同一であるこ
とを特徴とする半導体ウエハの評価方法。
6. The method for evaluating a semiconductor wafer according to claim 5, wherein the conductivity type and the impurity concentration of the wafer and the epitaxial layer formed on the surface thereof are the same. .
【請求項7】 請求項1記載の半導体ウエハの評価方法
であって、前記半導体ウエハが高温水素アニールを施し
たウエハであることを特徴とする半導体ウエハの評価方
法。
7. The method for evaluating a semiconductor wafer according to claim 1, wherein the semiconductor wafer is a wafer subjected to high temperature hydrogen annealing.
【請求項8】 請求項1記載の半導体ウエハの評価方法
であって、前記半導体ウエハがDZ−IGウエハである
ことを特徴とする半導体ウエハの評価方法。
8. The method for evaluating a semiconductor wafer according to claim 1, wherein the semiconductor wafer is a DZ-IG wafer.
【請求項9】 チョクラルスキ法で作製した(100)
結晶面を有するp型単結晶シリコンウエハの表面に成長
させたp型エピタキシャル層の膜厚を測定する半導体ウ
エハの評価方法であって、前記エピタキシャル層を有す
るシリコンウエハを所定の温度でアニールして前記シリ
コンウエハ中にサーマルドナーを生成させることによ
り、前記エピタキシャル層の表面から前記シリコンウエ
ハの内部に沿って抵抗率を変化させ、前記エピタキシャ
ル層の表面から抵抗率の変曲点までの距離を求めること
によって、前記エピタキシャル層の膜厚を測定すること
を特徴とする半導体ウエハの評価方法。
9. A (100) produced by the Czochralski method.
What is claimed is: 1. A method for evaluating a semiconductor wafer, comprising: measuring a film thickness of a p-type epitaxial layer grown on a surface of a p-type single crystal silicon wafer having a crystal plane, which comprises annealing a silicon wafer having the epitaxial layer at a predetermined temperature. By generating a thermal donor in the silicon wafer, the resistivity is changed from the surface of the epitaxial layer along the inside of the silicon wafer, and the distance from the surface of the epitaxial layer to the inflection point of the resistivity is obtained. Thus, the method for evaluating a semiconductor wafer is characterized in that the film thickness of the epitaxial layer is measured.
JP23974695A 1995-09-19 1995-09-19 Evaluating method for semiconductor wafer Withdrawn JPH0982768A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23974695A JPH0982768A (en) 1995-09-19 1995-09-19 Evaluating method for semiconductor wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23974695A JPH0982768A (en) 1995-09-19 1995-09-19 Evaluating method for semiconductor wafer

Publications (1)

Publication Number Publication Date
JPH0982768A true JPH0982768A (en) 1997-03-28

Family

ID=17049320

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23974695A Withdrawn JPH0982768A (en) 1995-09-19 1995-09-19 Evaluating method for semiconductor wafer

Country Status (1)

Country Link
JP (1) JPH0982768A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005191160A (en) * 2003-12-25 2005-07-14 Fuji Electric Holdings Co Ltd Reverse blocking insulated gate bipolar transistor and its manufacturing method
CN100407381C (en) * 2005-02-01 2008-07-30 科发伦材料株式会社 Silicon member and method of manufacturing the same
JP2018008832A (en) * 2016-07-11 2018-01-18 株式会社Sumco Evaluation method and production method of silicon wafer
EP3435409A1 (en) * 2017-07-26 2019-01-30 GLobalWafers Japan Co., Ltd. Method for measuring resistivity of silicon wafers
CN114883213A (en) * 2022-07-11 2022-08-09 广州粤芯半导体技术有限公司 Integrated monitoring method of semiconductor process

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005191160A (en) * 2003-12-25 2005-07-14 Fuji Electric Holdings Co Ltd Reverse blocking insulated gate bipolar transistor and its manufacturing method
CN100407381C (en) * 2005-02-01 2008-07-30 科发伦材料株式会社 Silicon member and method of manufacturing the same
CN109477241A (en) * 2016-07-11 2019-03-15 胜高股份有限公司 The evaluation method and manufacturing method of silicon wafer
WO2018012019A1 (en) * 2016-07-11 2018-01-18 株式会社Sumco Method for evaluating and manufacturing silicon wafer
TWI631242B (en) * 2016-07-11 2018-08-01 Sumco股份有限公司 Methods to evaluate and fabricate silicon wafer
KR20190009354A (en) 2016-07-11 2019-01-28 가부시키가이샤 사무코 Evaluation method and manufacturing method of silicon wafer
JP2018008832A (en) * 2016-07-11 2018-01-18 株式会社Sumco Evaluation method and production method of silicon wafer
DE112017003486T5 (en) 2016-07-11 2019-04-04 Sumco Corporation METHOD FOR EVALUATING AND PRODUCING A SILICON WAFER
CN109477241B (en) * 2016-07-11 2021-05-18 胜高股份有限公司 Evaluation method and production method for silicon wafer
EP3435409A1 (en) * 2017-07-26 2019-01-30 GLobalWafers Japan Co., Ltd. Method for measuring resistivity of silicon wafers
CN109307804A (en) * 2017-07-26 2019-02-05 环球晶圆日本股份有限公司 The method of measuring resistivity of silicon wafer
KR20190012098A (en) * 2017-07-26 2019-02-08 글로벌웨어퍼스 재팬 가부시키가이샤 Method for measuring resistivity of silicon wafers
TWI712792B (en) * 2017-07-26 2020-12-11 日商環球晶圓日本股份有限公司 Method for measuring resistivity of silicon wafers
CN114883213A (en) * 2022-07-11 2022-08-09 广州粤芯半导体技术有限公司 Integrated monitoring method of semiconductor process

Similar Documents

Publication Publication Date Title
KR101755211B1 (en) Method for mapping oxygen concentration
US9274072B2 (en) Method for determining interstitial oxygen concentration
JP2006344937A (en) Method of fabricating low-defect strained epitaxial germanium film on silicon
Dumin et al. Autodoping of silicon films grown epitaxially on sapphire
White et al. p-to-n type-conversion mechanisms for HgCdTe exposed to H 2/CH 4 plasmas
US5872017A (en) In-situ epitaxial passivation for resistivity measurement
JPH0982768A (en) Evaluating method for semiconductor wafer
JP5434491B2 (en) Semiconductor substrate evaluation method and semiconductor device manufacturing method
US5306939A (en) Epitaxial silicon wafers for CMOS integrated circuits
JP5561245B2 (en) Semiconductor substrate evaluation method
US9935021B2 (en) Method for evaluating a semiconductor wafer
US5702973A (en) Method for forming epitaxial semiconductor wafer for CMOS integrated circuits
JP2005223098A (en) Evaluation method and measuring method of dopant contamination, and managing method of thermal treatment process
US3473977A (en) Semiconductor fabrication technique permitting examination of epitaxially grown layers
Moslehi et al. Interfacial and breakdown characteristics of MOS devices with rapidly grown ultrathin SiO 2 gate insulators
JP2000031227A (en) Wafer for heavy metal monitor and manufacture thereof
JP3632364B2 (en) Method for measuring carrier concentration of p-type silicon epitaxial layer
Eichinger Characterization and analysis of detector materials and processes
JPH11297704A (en) Evaluation method for oxygen deposit density
KR100305124B1 (en) Impurity doping method with diffusion source of boron-silicide film
JP2006216825A (en) Evaluation method of dopant contamination of member or fixture used in heat treatment process of semiconductor wafer
JP7003942B2 (en) Wafer evaluation method
Shenai Manufacturability issues related to transient thermal annealing of titanium silicide films in a rapid thermal processor
Schwarberg et al. Investigation of CMOS Single Process Steps on 4H-SiC a-Plane Wafers for Quantum Applications
Kamins et al. Characteristics of Si‐SiO2 Interfaces Beneath Thin Silicon Films Defined by Electrochemical Etching

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20021203