Nothing Special   »   [go: up one dir, main page]

JPH0940068A - Test carrying tray for electronic parts and its testing method - Google Patents

Test carrying tray for electronic parts and its testing method

Info

Publication number
JPH0940068A
JPH0940068A JP19134395A JP19134395A JPH0940068A JP H0940068 A JPH0940068 A JP H0940068A JP 19134395 A JP19134395 A JP 19134395A JP 19134395 A JP19134395 A JP 19134395A JP H0940068 A JPH0940068 A JP H0940068A
Authority
JP
Japan
Prior art keywords
tray
test
semiconductor
semiconductor package
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19134395A
Other languages
Japanese (ja)
Inventor
Hiroshi Kodama
洋 児玉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Semiconductor Package and Test Solutions Co Ltd
Original Assignee
Hitachi Ltd
Hitachi Yonezawa Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Yonezawa Electronics Co Ltd filed Critical Hitachi Ltd
Priority to JP19134395A priority Critical patent/JPH0940068A/en
Publication of JPH0940068A publication Critical patent/JPH0940068A/en
Pending legal-status Critical Current

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Packaging Frangible Articles (AREA)
  • Connecting Device With Holders (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

PROBLEM TO BE SOLVED: To improve semiconductor-device production efficiency by carrying, in a stored state, semiconductor packages and by enabling a test of the stored semiconductor devices to be carried out as they are. SOLUTION: A semiconductor package P into which a semiconductor device is integrated is placed on a storage recess formed in a tray main body 1, the lead of the semiconductor package P is brought into contact with the electrical connection terminal of the tray main body 1, and the tray main body 1 is carried to a burn-in testing machine 21. Then, the testing electrode part of the electrical connection terminal is connected to the connection part of the test board 22 provided in the burn-in testing machine 21. And a test is conducted by transmitting a test signal to the semiconductor device from the test board 22. Thus, the semiconductor device is tested while kept placed on the tray storing and carrying the semiconductor package P.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明はパッケージ内に封入され
た半導体装置を搬送するとともに環境試験などの試験を
行う際に用いられる電子部品の試験搬送技術に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a test transfer technique for electronic parts used for transferring a semiconductor device enclosed in a package and for conducting a test such as an environmental test.

【0002】[0002]

【従来の技術】LSIなどの半導体デバイスつまり半導
体装置は、半導体ウエハからチップを切り出すダイシン
グ工程、チップをリードフレームやパッケージに装着す
るダイボンディング工程、チツプ上の接続電極とパッケ
ージの外部引き出し用端子をボンディングワイヤにより
接続するワイヤボンディング工程、チップを封止して外
部から保護する封止工程などを経て製造される。
2. Description of the Related Art A semiconductor device such as an LSI, that is, a semiconductor device, includes a dicing process for cutting a chip from a semiconductor wafer, a die bonding process for mounting the chip on a lead frame or a package, a connection electrode on a chip and a terminal for externally drawing out the package. It is manufactured through a wire bonding step of connecting with a bonding wire, a sealing step of sealing the chip to protect it from the outside, and the like.

【0003】半導体装置が製造された後に、輸送や保存
そして廃棄に至るまでに生じるさまざまなストレスを予
測して、その影響を調べ、その原因についての対策を講
じるために、半導体装置の環境試験が行われている。こ
の環境試験は、半導体装置の製造工程において製品の潜
在的な欠陥を取り除くため、全数を非破壊検査試験によ
って良品のみを選別する目的をも有している。
After the semiconductor device is manufactured, various environmental stresses that occur during transportation, storage, and disposal are predicted, the effects thereof are investigated, and countermeasures for the cause thereof are taken. Has been done. This environmental test also has the purpose of selecting only non-defective products by non-destructive inspection testing, in order to remove potential defects of products in the manufacturing process of semiconductor devices.

【0004】この環境試験には、初期故障を取り除く目
的で、全数を定格よりも高いストレスを加えながら一定
時間動作させるバーンイン試験、高湿状態にさらすよう
にした耐湿性試験などがある。このような環境試験装置
については、たとえば、(株)工業調査会、平成6年1
1月20日発行、1995年版「超LSI製造・試験装置」
P193〜P197に記載されている。
The environmental test includes a burn-in test in which all of them are operated for a certain period of time while applying a stress higher than the rated value for the purpose of removing an initial failure, and a moisture resistance test exposed to a high humidity condition. For such an environmental test device, see, for example, Industrial Research Institute Co., Ltd.
Issued January 20, 1995 "VLSI manufacturing and testing equipment"
It is described in P193 to P197.

【0005】このような環境試験が行われた後の半導体
装置は、機能試験装置に搬送されて半導体装置が所望の
機能を有しているか否かが試験され、良品のみが選別さ
れることになる。
After such an environmental test is performed, the semiconductor device is transported to a function testing device to test whether or not the semiconductor device has a desired function, and only good products are selected. Become.

【0006】ところで、本発明者は、パッケージ内に封
入された半導体装置を環境試験や機能試験を行う際の技
術について検討した。以下は、本発明者によって検討さ
れた技術であり、その概要は次のとおりである。
By the way, the inventor of the present invention has studied a technique for carrying out an environmental test and a functional test on a semiconductor device enclosed in a package. The following is the technique examined by the present inventor, and the outline thereof is as follows.

【0007】すなわち、半導体装置が封入されたパッケ
ージは、搬送用トレーに所定の数だけ収容されてバーン
イン試験機にまで搬送され、この試験機のテストボード
に搬送用トレーから1つずつ搬出されて設置される。こ
の試験が終了した後には、再度搬送用トレーに載置され
て、次の機能試験機にまで搬送され、ここで搬送用トレ
ーから機能試験機の試験ボードに直接あるいはソケット
を介して組み付けられた状態で試験が行われる。
That is, the package in which the semiconductor device is enclosed is accommodated in a predetermined number in a transfer tray and is transferred to a burn-in tester, and is carried out one by one from the transfer tray to a test board of this tester. Is installed. After this test was completed, it was placed on the transport tray again and transported to the next functional tester, where it was assembled from the transport tray to the test board of the functional tester directly or via a socket. The test is conducted in the state.

【0008】[0008]

【発明が解決しようとする課題】しかしながら、封止工
程を終了して半導体装置が封入されたパッケージを試験
機に搬送用トレーを用いて搬送し、搬送用トレーと試験
機との間で半導体パッケージの持ち替えを行うことは、
それに要する時間が長くなり、最終的な半導体装置の製
造効率を向上する上でネックとなっている。
However, the package in which the semiconductor device is sealed after the sealing process is completed is transported to the tester by using the transport tray, and the semiconductor package is transferred between the transport tray and the tester. To change the
This takes a long time, which is a bottleneck in improving the final semiconductor device manufacturing efficiency.

【0009】本発明の目的は、複数の半導体パッケージ
を収容した状態でこれを搬送するとともに収容した状態
でそのまま試験を行い得るようにして半導体装置の製造
効率を向上することにある。
An object of the present invention is to improve the manufacturing efficiency of a semiconductor device by transporting a plurality of semiconductor packages in a housed state and performing a test as they are in a housed state.

【0010】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.

【0011】[0011]

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
SUMMARY OF THE INVENTION Among the inventions disclosed in the present application, the outline of a representative one will be briefly described.
It is as follows.

【0012】すなわち、本発明の電子部品の試験搬送ト
レーは、半導体装置が組み込まれた半導体パッケージを
それぞれ収容する複数の収容凹部が形成された搬送自在
のトレー本体と、トレー本体に設けられ半導体パッケー
ジに設けられたリードに接触する複数の電気的接続端子
と、電気的接続端子に前記トレー本体の外部に露出して
設けられ、トレー本体に半導体パッケージを収容した状
態で搬送するときには非接触となり、半導体パッケージ
内の半導体装置の試験を行う際にはテストボードの接続
部が電気的に接続される試験用電極部を有することを特
徴とする。本発明の電子部品の試験搬送トレーは、トレ
ー本体に半導体パッケージが収容された状態のもとで、
半導体パッケージに押し付け力を付勢する蓋部材を有す
る。また、電気的接続端子はトレー本体に対して着脱自
在に装着するようにしても良い。
That is, the test transfer tray for electronic parts according to the present invention is a transferable tray main body having a plurality of accommodating recesses for accommodating semiconductor packages each incorporating a semiconductor device, and a semiconductor package provided in the tray main body. A plurality of electrical connection terminals that come into contact with the leads provided on the electrical connection terminals, the electrical connection terminals being exposed to the outside of the tray body, and not contacting when the semiconductor package is conveyed in the tray body. When the semiconductor device in the semiconductor package is tested, the connection portion of the test board has a test electrode portion to be electrically connected. The electronic component test transport tray of the present invention, in the state where the semiconductor package is accommodated in the tray body,
The semiconductor package includes a lid member that applies a pressing force to the semiconductor package. Further, the electrical connection terminal may be detachably attached to the tray body.

【0013】本発明の電子部品の試験方法は、それぞれ
半導体装置が組み込まれた半導体パッケージをトレー本
体に形成された収容凹部に載置して、トレー本体に設け
られた電気的接続端子に前記半導体パッケージのリード
を接触させる工程と、トレー本体を試験機にまで搬送す
る工程と、試験機に設けられたテストボードの接続部に
電気的接続端子の試験用電極部を接続する工程と、テス
トボードから前記それぞれの半導体装置に対してテスト
信号を送り前記それぞれ半導体装置を試験する工程とを
有し、トレーに載置した状態で半導体装置の試験を行う
ようにしたことを特徴とする。
According to the method of testing an electronic component of the present invention, a semiconductor package in which a semiconductor device is incorporated is placed in a housing recess formed in a tray body, and the semiconductor is connected to an electrical connection terminal provided in the tray body. The step of contacting the package leads, the step of transporting the tray body to the tester, the step of connecting the test electrode part of the electrical connection terminal to the connection part of the test board provided in the tester, the test board And a step of sending a test signal to each of the semiconductor devices to test each of the semiconductor devices, and the semiconductor device is tested in a state of being mounted on a tray.

【0014】[0014]

【作用】本発明の電子部品の試験搬送トレーにあって
は、複数の半導体パッケージを収容する収容凹部がトレ
ー本体に設けられており、それぞれの収容凹部には半導
体パッケージのリードに接触する電気的接続端子がリー
ドの数に対応させて設けられている。したがって、トレ
ーに所定の数の半導体パッケージを収容して保管した
り、トレーを利用して半導体パッケージの搬送を行うこ
とができ、半導体パッケージをトレーに収容した状態の
ままで、バーンインテストなどの試験を行うことができ
る。
In the test transfer tray for electronic parts of the present invention, the tray main body is provided with the accommodating recesses for accommodating the plurality of semiconductor packages, and each accommodating recess is electrically connected to the leads of the semiconductor package. The connection terminals are provided corresponding to the number of leads. Therefore, it is possible to store a predetermined number of semiconductor packages in a tray and to carry the semiconductor packages by using the tray, and to carry out a test such as a burn-in test with the semiconductor packages kept in the tray. It can be performed.

【0015】本発明の電子部品の試験方法にあっては、
トレーを利用してこれに外部に露出させて設けられた試
験用電極部にテストボードの接続部を接続することによ
り、トレー内に収容された複数の半導体装置はそれぞれ
試験機に電気的に接続されることになる。これにより、
製造工程が終了した半導体パッケージをトレーに収容
し、そのトレーを利用して半導体パッケージの搬送を行
うことができるとともに、そのトレーに収容したままの
状態でバーンイン試験機などの試験機に半導体装置を組
み付けることができる。
In the electronic component testing method of the present invention,
By connecting the connection part of the test board to the test electrode part that is exposed to the outside using the tray, the multiple semiconductor devices housed in the tray are electrically connected to the tester. Will be done. This allows
A semiconductor package whose manufacturing process has been completed can be stored in a tray, and the semiconductor package can be transported using the tray, and the semiconductor device can be installed in a test machine such as a burn-in test machine while being stored in the tray. Can be assembled.

【0016】このようにして、搬送用のトレーつまり治
具を試験用の治具としても共用することにより、半導体
装置を搬送して試験機に移し替える作業が不要となり、
試験作業能率が大幅に向上する。
In this way, the transfer tray, that is, the jig is also used as the test jig, so that the work of transferring the semiconductor device and transferring it to the testing machine is unnecessary,
The test work efficiency is greatly improved.

【0017】[0017]

【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。
Embodiments of the present invention will be described below in detail with reference to the drawings.

【0018】図1は本発明の一実施例である電子部品の
試験搬送トレーを示す平面図であり、図2は図1の一部
省略正面図である。
FIG. 1 is a plan view showing a test carrying tray for electronic parts according to an embodiment of the present invention, and FIG. 2 is a front view with a part of FIG. 1 omitted.

【0019】図1に示すように、トレー本体1は四辺形
の枠体2とこの内部に格子状に設けられた区画部3を有
し、区画部3内で囲まれた複数の収容凹部4が設けられ
ており、それぞれの収容凹部4内には図3に示すよう
に、半導体装置つまりLSIが組み込まれた半導体パッ
ケージPが収容されるようになっている。
As shown in FIG. 1, the tray main body 1 has a quadrilateral frame body 2 and partition sections 3 provided in a grid pattern inside the frame body, and a plurality of accommodation recesses 4 surrounded by the partition sections 3. As shown in FIG. 3, a semiconductor package P in which a semiconductor device, that is, an LSI is incorporated is housed in each housing recess 4.

【0020】この半導体パッケージPは面実装形のQF
J(Quad Flat J-leaded Package)を示し、樹脂製のパッ
ケージ本体Bの四辺には、それぞれJ字形状に折り曲げ
られたリードLが設けられている。半導体パッケージP
に設けられたリードLに接触する電気的接続端子5がト
レー本体1に設けられている。なお、図示するトレー本
体1には合計24個の収容凹部4が形成されているが、
収容凹部4の数は任意の数に設定することができる。
This semiconductor package P is a surface mount type QF.
J (Quad Flat J-leaded Package) is shown, and leads L bent into a J shape are provided on four sides of the resin package body B, respectively. Semiconductor package P
The tray main body 1 is provided with an electrical connection terminal 5 that comes into contact with the lead L provided on the tray main body 1. The tray main body 1 shown in the drawing has a total of 24 accommodating recesses 4,
The number of housing recesses 4 can be set to any number.

【0021】図4は図1に示された複数の収容凹部4の
何れか1つの表面側を拡大して示す平面図であり、図5
は図4の背面側を示す底面図であり、図6は収容凹部4
内に半導体パッケージPを収容した状態におけるトレー
本体1の断面図である。
FIG. 4 is an enlarged plan view showing the surface side of any one of the plurality of accommodation recesses 4 shown in FIG.
6 is a bottom view showing the back side of FIG. 4, and FIG.
FIG. 4 is a cross-sectional view of the tray body 1 with the semiconductor package P housed inside.

【0022】それぞれの電気的接続端子5は収容凹部4
内に露出されリードLが接触するリード接続部5aと、
トレー本体1の裏面側に突出してトレー本体1の外部に
露出された試験用電極部5bとを有している。試験用電
極部5bはトレー本体1に半導体パッケージPを収容し
た状態で半導体パッケージP内の半導体装置の試験を行
う際に、ステトボードの接続部に電気的に接続される。
このトレー本体1内に半導体パッケージPを収容した状
態でこれを搬送する際には、試験用電極部5bは外部に
露出されたままの非接触状態となる。
Each electrical connection terminal 5 is accommodated in the accommodation recess 4
A lead connecting portion 5a exposed inside and in contact with the lead L;
The tray main body 1 has a test electrode portion 5b which is exposed to the outside of the tray main body 1 so as to project to the back surface side. The test electrode portion 5b is electrically connected to the connecting portion of the stet board when the semiconductor device in the semiconductor package P is tested with the semiconductor package P housed in the tray body 1.
When the semiconductor package P is transferred in the tray body 1 in a housed state, the test electrode portion 5b is exposed to the outside and is in a non-contact state.

【0023】図6に示すように、トレー本体1の厚み方
向の中央部分に表側と裏側とを区画するために設けられ
た隔壁部6には、それぞれの収容凹部4の中央部に対応
させて貫通孔7が形成されており、隔壁部6の表側は収
容凹部4となり、裏側はテストボード接続部8となって
いる。電気的接続端子5の試験用電極部5bの先端はト
レー本体1の下面よりも引っ込んでおり、トレー本体1
を基台の上に載置しても、試験用電極部5bが基台に接
触することが防止される。
As shown in FIG. 6, the partition wall 6 provided for partitioning the front side and the back side in the central portion of the tray body 1 in the thickness direction is made to correspond to the central portions of the respective accommodation recesses 4. A through hole 7 is formed, the front side of the partition wall 6 serves as the accommodation recess 4, and the back side serves as the test board connecting portion 8. The tip of the test electrode portion 5b of the electrical connection terminal 5 is recessed from the lower surface of the tray body 1,
It is possible to prevent the test electrode portion 5b from coming into contact with the base even if it is placed on the base.

【0024】トレー本体1には蓋部材10が着脱自在に
装着されるようになっている。収容凹部4内に半導体パ
ッケージPを収容した状態で蓋部材10がトレー本体1
に取り付けられるようになっている。蓋部材10をトレ
ー本体1に締結するために、トレー本体1には、図1お
よび図2に示すように、クランプ部材11が設けられて
いる。クランプ部材11はピン12を中心に揺動自在と
なっており、蓋部材10に形成されたノッチ部13に係
合する爪部14がクランプ部材11に設けられている。
A lid member 10 is detachably attached to the tray body 1. With the semiconductor package P housed in the housing recess 4, the lid member 10 is attached to the tray body 1.
It can be attached to. In order to fasten the lid member 10 to the tray body 1, the tray body 1 is provided with a clamp member 11 as shown in FIGS. 1 and 2. The clamp member 11 is swingable around a pin 12, and a claw portion 14 that engages with a notch portion 13 formed in the lid member 10 is provided in the clamp member 11.

【0025】クランプ部材11は四辺形のトレー本体1
の4つの辺のうち、相互に平行な2辺のみでも良く、全
ての辺に対応させて設けるようにしても良い。また、ク
ランプ部材11を蓋部材10に設け、この爪部14が係
合するノッチ部13をトレー本体1に形成するようにし
ても良い。
The clamp member 11 is a quadrilateral tray body 1.
Of the four sides, only two sides parallel to each other may be provided, or all the sides may be provided. Alternatively, the clamp member 11 may be provided on the lid member 10, and the notch portion 13 with which the claw portion 14 engages may be formed on the tray body 1.

【0026】蓋部材10をトレー本体1に締結すると、
半導体パッケージPは蓋部材10により押し付けられ、
リードLがリード接続部5aに押し付けられることにな
り、確実にリードLとリード接続部5aとが接触され
る。このときの接触力は、リード接続部5aを図6に示
すように湾曲させて形成することにより、その部分がバ
ネ部材として機能することによって高められる。
When the lid member 10 is fastened to the tray body 1,
The semiconductor package P is pressed by the lid member 10,
Since the lead L is pressed against the lead connecting portion 5a, the lead L and the lead connecting portion 5a are surely brought into contact with each other. The contact force at this time is increased by forming the lead connecting portion 5a by bending the lead connecting portion 5a as shown in FIG. 6 so that the portion functions as a spring member.

【0027】図6に示すように、蓋部材10にはトレー
本体1に形成された貫通孔7に対応させて多数の貫通孔
15が形成されている。
As shown in FIG. 6, a large number of through holes 15 are formed in the lid member 10 so as to correspond to the through holes 7 formed in the tray body 1.

【0028】トレー本体1の枠体2の底部外側には段部
16が図2および図6に示すように形成されており、蓋
部材10にはこの段部16と嵌合し合う突起部17が外
周部に形成されている。したがって、それぞれ蓋部材1
0が取り付けられた状態でトレーを複数段積み重ねて
も、下側のトレーの突起部17に上側のトレーの段部1
6が嵌合することから、トレー相互のずれが防止され
る。
A step portion 16 is formed on the outer side of the bottom of the frame body 2 of the tray body 1 as shown in FIGS. 2 and 6, and the lid member 10 has a projection portion 17 which is fitted with the step portion 16. Is formed on the outer peripheral portion. Therefore, each of the lid members 1
Even when stacking a plurality of trays in a state where 0 is attached, the step portion 1 of the upper tray is attached to the protrusion portion 17 of the lower tray.
The fitting of 6 prevents the trays from being displaced from each other.

【0029】半導体装置が樹脂封止された後にリードL
の折り曲げ加工が終了した半導体パッケージPは、前記
した電子部品の試験搬送トレーに収容される。そして、
このトレーを用いて次の試験機に向けて搬送され、その
ままの状態で半導体装置の試験が行われる。
After the semiconductor device is sealed with resin, the lead L
The semiconductor package P which has been subjected to the bending process is stored in the above-described electronic component test transport tray. And
The tray is used to convey the semiconductor device to the next tester, and the semiconductor device is tested as it is.

【0030】図示する実施例にあっては、試験用電極部
5bを有する電気的接続端子5をトレー本体1に固定さ
せるようにしているが、電気的接続端子5をトレー本体
1に対して着脱自在に装着することにより、収容される
半導体パッケージPの種類が変更され、リードの数や位
置が変化する際には、それに対応させて電気的接続端子
5の位置を変化させるようにしても良い。そのときに
は、収容が想定される半導体パッケージのリードの位置
と数に対応させて、電気的接続端子5が取り付けられる
孔ないし溝を予め多数設けておき、パッケージの種類に
応じて電気的接続端子5の位置と数を変化させる。
In the illustrated embodiment, the electrical connection terminal 5 having the test electrode portion 5b is fixed to the tray body 1, but the electrical connection terminal 5 is attached to and detached from the tray body 1. By freely mounting, the type of the semiconductor package P to be accommodated is changed, and when the number or position of the leads is changed, the position of the electrical connection terminal 5 may be changed correspondingly. . At that time, a large number of holes or grooves to which the electrical connection terminals 5 are attached are provided in advance so as to correspond to the positions and the numbers of the leads of the semiconductor package to be accommodated, and the electrical connection terminals 5 are provided depending on the type of package. Change the position and number of.

【0031】図7は前記トレーを用いて半導体パッケー
ジPの収容と試験を行う手順を示す図であり、完成され
た半導体パッケージPは、真空吸着式の吸着ヘッド20
により吸着されてトレー本体1の収容凹部4内に載置さ
れる。次いで、所定の数の半導体パッケージPが収容さ
れたトレー本体1に対して蓋部材10を締結する。これ
により、半導体パッケージPのリードLは、トレー本体
1に設けられた電気的接続端子5のリード接続部5aに
接触される。
FIG. 7 is a diagram showing a procedure for accommodating and testing the semiconductor package P using the tray. The completed semiconductor package P is a vacuum suction type suction head 20.
And is placed in the accommodating recess 4 of the tray body 1. Then, the lid member 10 is fastened to the tray body 1 in which a predetermined number of semiconductor packages P are accommodated. As a result, the lead L of the semiconductor package P is brought into contact with the lead connecting portion 5a of the electrical connecting terminal 5 provided on the tray body 1.

【0032】半導体装置のバーンインテストを行うに
は、トレーに収容された状態のままで半導体装置をバー
ンイン試験機21にまで搬送する。このバーンイン試験
機21内にトレーを搬入した後に、バーンイン試験機2
1内に設けられたテストボード22の接続部に試験用電
極部5bを電気的に接続する。このバーンイン試験機2
1は半導体パッケージPを所定の温度に加熱する雰囲気
の加熱室を有しており、加熱状態の空気がトレー本体1
の貫通孔7および蓋部材10の貫通孔15を介して半導
体パッケージPに接触する。これと同時に、テストボー
ド22からは電気的接続端子5を介して試験用のパルス
信号が供給される。このバーンイン試験によって、不良
な半導体装置が発見されたならば、その半導体装置が組
み込まれたパッケージPの位置がメモリに格納される。
To carry out a burn-in test of the semiconductor device, the semiconductor device is transported to the burn-in tester 21 in the state of being accommodated in the tray. After loading the tray into the burn-in tester 21, the burn-in tester 2
The test electrode portion 5b is electrically connected to the connection portion of the test board 22 provided in the inside 1. This burn-in tester 2
1 has a heating chamber of an atmosphere for heating the semiconductor package P to a predetermined temperature.
Through the through hole 7 and the through hole 15 of the lid member 10 to contact the semiconductor package P. At the same time, a test pulse signal is supplied from the test board 22 through the electrical connection terminal 5. If a defective semiconductor device is found by this burn-in test, the position of the package P incorporating the semiconductor device is stored in the memory.

【0033】このようにしてバーンインテストが終了し
たならば、半導体パッケージPはトレーとともにバーン
イン試験機21から取り出されて、それぞれの半導体装
置が所定の機能を有しているか否かを試験する機能試験
機23に搬送される。搬送された後には、トレーはその
トレー本体1に設けられた電気的接続端子5の試験用電
極部5bの部分で機能試験機23のステトボード24に
接続される。接続後にこのテストボード24を介してそ
れぞれの半導体装置に試験用のパルスが供給され、機能
試験がなされる。
When the burn-in test is completed in this way, the semiconductor package P is taken out from the burn-in tester 21 together with the tray, and a functional test for testing whether each semiconductor device has a predetermined function or not. It is transported to the machine 23. After being transported, the tray is connected to the stethoboard 24 of the functional tester 23 at the test electrode portion 5b of the electrical connection terminal 5 provided in the tray body 1. After connection, a test pulse is supplied to each semiconductor device via the test board 24 to perform a functional test.

【0034】機能試験が終了したならば、トレーはそれ
ぞれの半導体パッケージPを収容したまま、次の工程に
搬送される。このように、トレーは半導体パッケージP
を収容してそれを保管したり、搬送するために使用され
るとともに、バーンインテストなどの種々の試験を行う
際には、それぞれの試験機に組み込まれたテストボード
に半導体パッケージP内の半導体装置を電気的に接続す
るためのコネクタとして機能する。
When the functional test is completed, the tray is transported to the next step while containing the respective semiconductor packages P. Thus, the tray is a semiconductor package P
Is used for accommodating and storing or transporting the same, and when performing various tests such as a burn-in test, the semiconductor device in the semiconductor package P is mounted on a test board incorporated in each tester. Functions as a connector for electrically connecting the.

【0035】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
Although the invention made by the present inventor has been specifically described based on the embodiments, the present invention is not limited to the embodiments and various modifications can be made without departing from the scope of the invention. Needless to say.

【0036】たとえば、図示する蓋部材10はトレー本
体1と別体となっており、クランプ部材11により締結
されるが、蓋部材10をヒンジ部を介して開閉自在にト
レー本体1に取り付け、これを開閉することにより半導
体パッケージPを固定するようにしても良い。また、図
示する半導体パッケージPは、面実装形のQFJタイプ
のものを示すが、トレーに収容される半導体パッケージ
としては、これに限られず、他の面実装形のICパッケ
ージでも、DIPなどの挿入形のICパッケージでも良
い。ただし、それぞれのタイプに対応させて、電気的接
続端子の形状などを相違させる。
For example, the illustrated lid member 10 is separate from the tray body 1 and is fastened by the clamp member 11. The lid member 10 is attached to the tray body 1 via the hinge portion so as to be openable and closable. The semiconductor package P may be fixed by opening and closing. Further, the illustrated semiconductor package P is a surface-mount type QFJ type, but the semiconductor package housed in the tray is not limited to this, and other surface-mount type IC packages can also be inserted such as DIP. Shaped IC package is also acceptable. However, the shape and the like of the electrical connection terminal are different according to each type.

【0037】[0037]

【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
Advantageous effects obtained by typical ones of the inventions disclosed in the present application will be briefly described.
It is as follows.

【0038】(1).半導体パッケージを収容して搬送する
トレーに電極を設けることにより、トレーを試験用の治
具としても利用して、半導体パッケージの持ち替えない
しで試験を迅速に行うことができる。
(1) By providing electrodes on the tray for accommodating and carrying the semiconductor package, the tray can also be used as a jig for testing, and the semiconductor package can be held or the test can be quickly performed. .

【0039】(2).移し替えがなくなることから、移し替
えに伴う半導体パッケージの品質劣化をも防止すること
ができる。
(2) Since the transfer is eliminated, it is possible to prevent the quality deterioration of the semiconductor package due to the transfer.

【0040】(3).その結果、作業時間の短縮化を図るこ
とができ、半導体装置の製造効率が大幅に向上した。
(3) As a result, the working time can be shortened and the manufacturing efficiency of the semiconductor device is significantly improved.

【0041】(4).半導体パッケージの搬送や試験に使用
する治具の数を低減することができ、コストダウンを図
ることができる。
(4). The number of jigs used for carrying and testing the semiconductor package can be reduced, and the cost can be reduced.

【0042】(5).半導体パッケージのタイプに応じて電
気的接続端子の位置を組み換えることにより、種々の半
導体パッケージの搬送と試験を行うことができる。
(5). By rearranging the positions of the electrical connection terminals according to the type of semiconductor package, various semiconductor packages can be transported and tested.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例である電子部品の試験搬送ト
レーのトレー本体を示す平面図である。
FIG. 1 is a plan view showing a tray body of a test transport tray of an electronic component according to an embodiment of the present invention.

【図2】トレー本体に蓋部材を締結した状態における一
部省略正面図である。
FIG. 2 is a partially omitted front view showing a state where a lid member is fastened to the tray body.

【図3】半導体パッケージの一例を示す斜視図である。FIG. 3 is a perspective view showing an example of a semiconductor package.

【図4】トレー本体に設けられた複数の収容凹部の1つ
の表側を示す拡大平面図である。
FIG. 4 is an enlarged plan view showing one front side of a plurality of accommodation recesses provided in the tray body.

【図5】図4の裏面側を示す底面図である。5 is a bottom view showing the back side of FIG. 4. FIG.

【図6】トレー本体の一部を示す断面図である。FIG. 6 is a cross-sectional view showing a part of the tray body.

【図7】(a)〜(d)はトレーを用いて半導体装置を
試験する手順を示す概略図である。
7A to 7D are schematic diagrams showing a procedure of testing a semiconductor device using a tray.

【符号の説明】 1 トレー本体 2 枠体 3 区画部 4 収容凹部 5 電気的接続端子 5a リード接続部 5b 試験用電極部 6 画壁部 7 貫通孔 8 テストボード接続部 10 蓋部材 11 クランプ部材 12 ピン 13 ノッチ部 14 爪部 15 貫通孔 16 段部 17 突起部 20 吸着ヘッド 21 バーンイン試験機 22 テストボード 23 機能試験機 24 テストボード B パッケージ本体 L リード P 半導体パッケージ[Explanation of reference symbols] 1 tray main body 2 frame 3 partition 4 accommodating recess 5 electric connection terminal 5a lead connection 5b test electrode 6 drawing wall 7 through hole 8 test board connection 10 lid member 11 clamp member 12 Pin 13 Notch part 14 Claw part 15 Through hole 16 Step part 17 Protrusion part 20 Suction head 21 Burn-in tester 22 Test board 23 Functional tester 24 Test board B Package body L Lead P Semiconductor package

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 半導体装置が組み込まれた半導体パッケ
ージをそれぞれ収容する複数の収容凹部が形成された搬
送自在のトレー本体と、 前記トレー本体に設けられ、前記半導体パッケージに設
けられたリードに接触する複数の電気的接続端子と、 前記電気的接続端子に前記トレー本体の外部に露出して
設けられ、前記トレー本体に前記半導体パッケージを収
容した状態で搬送するときには非接触となり、前記半導
体パッケージ内の半導体装置の試験を行う際にはテスト
ボードの接続部が電気的に接続される試験用電極部を有
することを特徴とする電子部品の試験搬送トレー。
1. A transportable tray main body having a plurality of accommodating recesses for accommodating semiconductor packages each having a semiconductor device incorporated therein, and a lead provided on the tray main body and in contact with a lead provided on the semiconductor package. A plurality of electrical connection terminals, the electrical connection terminals are provided to be exposed to the outside of the tray main body, and when the semiconductor package is conveyed while being accommodated in the tray main body, it becomes non-contact, A test transport tray for electronic parts, which has a test electrode section to which a connecting section of a test board is electrically connected when a semiconductor device is tested.
【請求項2】 請求項1記載の電子部品の試験搬送トレ
ーであって、前記トレー本体に前記半導体パッケージが
収容された状態のもとで、前記半導体パッケージに押し
付け力を付勢する蓋部材を有することを特徴とする電子
部品の試験搬送トレー。
2. The test transfer tray for electronic parts according to claim 1, further comprising a lid member for urging a pressing force on the semiconductor package under a state where the semiconductor package is accommodated in the tray body. A test transport tray for electronic parts, which has.
【請求項3】 請求項1または2記載の電子部品の試験
搬送トレーであって、前記電気的接続端子を前記トレー
本体に対して着脱自在に装着することを特徴とする電子
部品の試験搬送トレー。
3. The electronic component test transport tray according to claim 1, wherein the electrical connection terminal is detachably attached to the tray body. .
【請求項4】 それぞれ半導体装置が組み込まれた半導
体パッケージをトレー本体に形成された収容凹部に載置
して、前記トレー本体に設けられた電気的接続端子に前
記半導体パッケージのリードを接触させる工程と、 前記トレー本体を試験機にまで搬送する工程と、 前記試験機に設けられたテストボードの接続部に前記電
気的接続端子の試験用電極部を接続する工程と、 前記テストボードから前記それぞれの半導体装置に対し
てテスト信号を送り前記それぞれ半導体装置を試験する
工程とを有し、 前記トレー本体に載置した状態で半導体装置の試験を行
うようにしたことを特徴とする電子部品の試験方法。
4. A step of placing a semiconductor package, in which each semiconductor device is incorporated, in an accommodating recess formed in a tray body, and bringing a lead of the semiconductor package into contact with an electrical connection terminal provided in the tray body. A step of transporting the tray body to a testing machine, a step of connecting the test electrode portion of the electrical connection terminal to a connection portion of a test board provided in the testing machine, A test signal is sent to each of the semiconductor devices to test each of the semiconductor devices, and the semiconductor device is tested while being mounted on the tray body. Method.
JP19134395A 1995-07-27 1995-07-27 Test carrying tray for electronic parts and its testing method Pending JPH0940068A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19134395A JPH0940068A (en) 1995-07-27 1995-07-27 Test carrying tray for electronic parts and its testing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19134395A JPH0940068A (en) 1995-07-27 1995-07-27 Test carrying tray for electronic parts and its testing method

Publications (1)

Publication Number Publication Date
JPH0940068A true JPH0940068A (en) 1997-02-10

Family

ID=16272994

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19134395A Pending JPH0940068A (en) 1995-07-27 1995-07-27 Test carrying tray for electronic parts and its testing method

Country Status (1)

Country Link
JP (1) JPH0940068A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009238952A (en) * 2008-03-26 2009-10-15 Kyocera Corp Supporting carrier
JP2011054961A (en) * 2009-08-18 2011-03-17 Multitest Elektronische Systeme Gmbh System for post-processing of electronic components
US8683680B2 (en) 2009-08-18 2014-04-01 Multitest Elektronische Systeme Gmbh Align fixture for alignment of an electronic component
US8689436B2 (en) 2009-08-18 2014-04-08 Multitest Elektronische Systeme Gmbh Two abutting sections of an align fixture together floatingly engaging an electronic component
US8964404B2 (en) 2009-08-18 2015-02-24 Multitest Elektronische Systeme Gmbh Elastic unit for clamping an electronic component and extending below an electronic component receiving volume of an align fixture
US11112452B2 (en) 2019-03-07 2021-09-07 Kabushiki Kaisha Toshiba IC tray and test jig

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009238952A (en) * 2008-03-26 2009-10-15 Kyocera Corp Supporting carrier
JP2011054961A (en) * 2009-08-18 2011-03-17 Multitest Elektronische Systeme Gmbh System for post-processing of electronic components
US8683680B2 (en) 2009-08-18 2014-04-01 Multitest Elektronische Systeme Gmbh Align fixture for alignment of an electronic component
US8689436B2 (en) 2009-08-18 2014-04-08 Multitest Elektronische Systeme Gmbh Two abutting sections of an align fixture together floatingly engaging an electronic component
US8717048B2 (en) 2009-08-18 2014-05-06 Multitest Elektronische Systems GmbH System for post-processing of electronic components
US8964404B2 (en) 2009-08-18 2015-02-24 Multitest Elektronische Systeme Gmbh Elastic unit for clamping an electronic component and extending below an electronic component receiving volume of an align fixture
US9255965B2 (en) 2009-08-18 2016-02-09 Multitest Elektronische Systeme Gmbh System for post-processsing of electronic components
US11112452B2 (en) 2019-03-07 2021-09-07 Kabushiki Kaisha Toshiba IC tray and test jig

Similar Documents

Publication Publication Date Title
US6815967B2 (en) In-tray burn-in board, device and test assembly for testing integrated circuit devices in situ on processing trays
US4940935A (en) Automatic SMD tester
JP2002040095A (en) Semiconductor device and mounting method thereof
US5008615A (en) Means and method for testing integrated circuits attached to a leadframe
JPH0940068A (en) Test carrying tray for electronic parts and its testing method
JPH05136219A (en) Probe device
JP2557583B2 (en) Chip life tester for semiconductor devices
KR102287237B1 (en) Insert assembly for receiving semiconductor device and test tray including the same
KR100305683B1 (en) Burn-in board for bwrn-in test
JP2913344B2 (en) An inspection device and an inspection method for a semiconductor element.
JPH08334546A (en) Testing apparatus for semiconductor device
JP2741043B2 (en) Semiconductor element sorting method
JP2003167021A (en) Manufacturing method and shell for semiconductor device
JPH09152449A (en) Multichip package with exposed common pad
KR100524906B1 (en) Method for processing a position data of tray cell in semiconductor assembly process
JP2002196035A (en) Manufacturing method and carrier for semiconductor device
JPH039280A (en) Ic inspecting device
JP2004031946A (en) Semiconductor device and its manufacturing method
JPH02272370A (en) Semiconductor checking device
KR100293415B1 (en) A Soldering Machine for Semiconductor Package System
JPH01253663A (en) Burn-in method and burn-in board
KR19980043645A (en) Test apparatus for semiconductor device
JPH0712894A (en) Inspection method, container and handler for ic package
JPH02134580A (en) Method for selecting object to be measured
JPH0582610A (en) Semiconductor device and method and device for testing it