JPH0864461A - 積層セラミック電子部品の製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 焼成前の加圧時に積層体全体をむらなく加圧
することができ、デラミネーションの生じ難い焼結体を
得ることを可能とする積層セラミック電子部品の製造方
法を提供する。 【構成】 加圧に先立ち、生のセラミック積層体１１と
して、他の部分に比べて流動性の高い高流動性１２ａ〜
１２ｃを間に介在させてセラミックグリーンシート及び
内部電極１３を積層してなる積層体１１を用意し、該積
層体１１を厚み方向に加圧した後焼成する、積層セラミ
ック電子部品の製造方法。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、積層セラミック電子部
品の製造方法に関し、特に、焼成前の生のセラミック積
層体を得る工程が改良された積層セラミック電子部品の
製造方法に関する。本発明は、例えば、積層コンデン
サ、積層セラミック圧電部品、積層バリスタ、セラミッ
ク多層基板などの種々の積層セラミック電子部品の製造
方法に利用することができる。

【０００２】

【従来の技術】近年、電子機器の小型化に伴い、積層セ
ラミック電子部品を含む電子部品全般において、小型化
及び高性能化が望まれている。従来の積層セラミック電
子部品の製造方法の一例を、積層コンデンサを例にとり
説明する。

【０００３】図１（ａ）及び（ｂ）は、積層コンデンサ
の縦断面図及び図１（ａ）のＢ−Ｂ線に沿う断面図であ
る。積層コンデンサ１は、誘電体セラミックスよりなる
焼結体２を用いて構成されている。焼結体２内には、内
部電極３ａ〜３ｅがセラミック層を介して積層されてい
る。また、焼結体２の両端面には、それぞれ、外部電極
４ａ，４ｂが形成されている。外部電極４ａ，４ｂは、
所定の内部電極３ａ〜３ｅに電気的に接続されている。

【０００４】積層コンデンサ１の製造にあたっては、ま
ず、ポリエチレンテレフタレートフィルムなどの合成樹
脂フィルムよりなる支持体上において、ドクターブレー
ド法などにより、マザーのセラミックグリーンシートを
成形する。次に、マザーのセラミックグリーンシート上
に、パラジウム、ニッケルもしくは銀−パラジウム合金
などの金属を含有する導電ペーストをスクリーン印刷
し、内部電極パターンを形成する。次に、内部電極パタ
ーンの形成されたマザーのセラミックグリーンシートを
支持体から剥離し、所定の枚数積層する。さらに、必要
に応じて、上下に、内部電極パターンの印刷されていな
い無地のセラミックグリーンシートを積層し、生のセラ
ミック積層体を得る。次に、生のセラミック積層体を厚
み方向に加圧することにより、セラミックグリーンシー
ト同士を圧着させる。次に、得られたマザーの積層体を
個々の積層コンデンサ単位のチップに切断する。さら
に、得られた個々の積層体チップを焼成し、図１に示さ
れている焼結体２を得る。焼結体２の両端面に、導電ペ
ーストを塗布し、焼き付けることにより外部電極４ａ，
４ｂを形成し、積層コンデンサ１を得る。

【０００５】なお、上記生のセラミック積層体を得る工
程は、積層ステージ上において、セラミックグリーンシ
ートの成形と導電ペーストの印刷とを繰り返していくこ
とによっても行われている。

【０００６】積層コンデンサにおいて、小型化及び高容
量化を果たすために、上記内部電極３ａ〜３ｅ間のセラ
ミック層の厚みを薄くすることが求められている。すな
わち、内部電極間に挟まれたセラミック層の厚みを薄く
することにより、小型化及び大容量化、並びに内部電極
の積層数の増大による大容量化が図られている。

【０００７】しかしながら、内部電極間で挟まれたセラ
ミック層の厚みを薄くしていった場合、並びに内部電極
積層数を増大させた場合、生のセラミック積層体におい
て、内部電極が積層されている領域と、その他の領域と
で、厚みの差が大きくなる。その結果、生のセラミック
積層体を厚み方向に加圧したとしても、加圧に際して加
えられる圧力が、内部電極が積層されている部分には十
分に加わるものの、内部電極が積層されている領域の側
方、例えばサイドマージン領域では圧力が十分に加わり
難くなるという問題があった。その結果、そのような積
層体を焼結して得た焼結体では、焼結体の側面や端面近
傍においてデラミネーションと称されている層間剥離現
象が生じがちであるという問題があった。

【０００８】そこで、上記のような厚みの差によるデラ
ミネーションの発生を防止するために、内部電極の薄膜
化が進められている。例えば、内部電極を薄膜形成法に
より形成された金属膜により構成し、それによって、上
記内部電極が形成されている領域とその他の領域におけ
る厚みの差を低減し、デラミネーションの発生を防止す
る方法が提案されている。

【０００９】

【発明が解決しようとする課題】しかしながら、たとえ
内部電極を金属薄膜により形成したとしても、その厚み
を薄くしすぎた場合には、内部電極の切れ等が生じ、目
的とする静電容量を得ることができなくなる。従って、
内部電極の薄膜化にも自ずと限界があった。すなわち、
より一層小型・大容量の積層コンデンサを得ようとし
て、内部電極の積層数を増大させた場合、依然として、
内部電極積層部分とその他の部分とで、積層体加圧時の
圧力の加わり方に差が生じ、デラミネーションの発生を
避けることができなかった。

【００１０】なお、上記のように積層体を加圧する際に
加えられる圧力のばらつきは、積層コンデンサに限ら
ず、他の積層セラミック電子部品においても同様に問題
となっていた。

【００１１】よって、本発明の目的は、加圧時に積層体
全体をむらなく加圧し得る工程を備え、内部電極間のセ
ラミック層の厚みを薄くした場合であってもデラミネー
ションの発生を確実に防止し得る、積層セラミック電子
部品の製造方法を提供することにある。

【００１２】

【課題を解決するための手段】本発明は、内部電極を有
する生のセラミック積層体を用意する工程と、前記積層
体を厚み方向に加圧した後焼成する工程とを備える積層
セラミック電子部品の製造方法において、前記生の積層
体として、他の部分に比べて加圧された際の流動性が高
い高流動性部分を有する積層体を用いることを特徴とす
る、積層セラミック電子部品の製造方法である。

【００１３】すなわち、本発明では、生のセラミック積
層体として、その内部に他の部分に比べて流動性の高い
高流動性部分を有する積層体を用いたことを特徴とし、
該高流動性部分が加圧時に移動することにより、積層体
全体がむらなく加圧され、セラミック層の密着性が高め
られる。

【００１４】上記高流動性部分は、好ましくは、積層体
内の所定の高さ位置の平面の全面に渡るように形成され
た高流動性層により構成される。このように積層体のあ
る高さ位置の平面の全面に至るように高流動性層を形成
した場合には、後述の実施例から明らかなように、高流
動性層が設けられている高さ位置において、高流動性層
が内部電極の存在に妨げられずに側方に円滑に移動し得
る。

【００１５】また、上記高流動性層は、積層体内の所定
の高さ位置の平面の全面に形成されるが、この所定の高
さ位置が２以上あってもよい。すなわち、複数の高流動
性層が形成されていてもよい。

【００１６】さらに、上記高流動性部分は、適宜の材料
で構成し得るが、好ましくは、他の部分に比べて樹脂バ
インダ含有量が高い組成のセラミック材料により構成さ
れる。すなわち、他の部分と同一のセラミック材料を用
い、樹脂バインダ含有量のみを異ならせて流動性を高め
ることにより、高流動性部分を容易に構成することがで
きる。

【００１７】また、上記高流動性部分は、他の部分に比
べて可塑剤含有量の高い組成のセラミック材料により構
成してもよい。この場合においても、他の部分と同一の
セラミック材料を用い、可塑剤含有量のみを異ならせる
ことにより、容易に高流動性部分を構成することができ
る。

【００１８】また、上記高流動性部分は、他の部分と異
なるセラミックスを用いて構成されてもよい。すなわ
ち、高流動性部分のセラミック組成は、他の部分と異な
らされていてもよい。

【００１９】なお、本発明は、積層コンデンサの他、積
層セラミック圧電部品、積層バリスタ、セラミック多層
基板などの種々のセラミック積層電子部品の製造方法に
利用することができる。

【００２０】

【作用】本発明の製造方法では、生の積層体内に上記高
流動性部分が設けられている。従って、積層体を厚み方
向に加圧した際に、圧力が加わり易い部分、例えば内部
電極が積層されている部分では、加圧に伴う力が十分に
加えられる。その結果、内部電極が積層されている領域
に存在する高流動性部分が、残りの領域の方に移動す
る。残りの領域においては、高流動性部分が増加するこ
とにより厚みが増大しようとする。従って、加圧に伴う
力が、内部電極が積層されている領域以外の残りの領域
においても十分に加えられる。よって、積層体全体がむ
らなく加圧される。

【００２１】また、高流動性部分として、ある高さ位置
の平面の全面に至るように高流動性層を設けた場合に
は、高流動性層を構成している材料が側方に円滑に移動
し得るため、圧力が加わり難い部分への高流動性層構成
材料の移動がより一層円滑に行われる。

【００２２】

【発明の効果】本発明の製造方法によれば、高流動性部
分が積層体の加圧時に圧力の加わり難い領域の方に速や
かに移動し、その結果、圧力が加わり難い領域に、十分
な圧力が加えられる。すなわち、積層体全体がむらなく
加圧されるため、セラミック層同士の密着性に優れた生
の積層体を得ることができる。よって、上記積層体を焼
結して得られた焼結体においては、デラミネーションは
生じ難い。

【００２３】従って、本発明の製造方法を利用すること
により、内部電極間のセラミック層の厚みを薄くした
り、内部電極の積層数を増大させた場合であっても、上
記のように高流動性部分の作用によりセラミック層同士
の密着性に優れた積層体を得ることができるので、小型
・高性能の積層セラミック電子部品を安定にかつ高い信
頼性でもって供給することが可能となる。

【００２４】また、高流動性部分を、所定の高さ位置の
平面の全面に至る高流動性層で構成した場合には、高流
動性層構成材料の側方への移動がより円滑に行われるた
め、より一層緻密な焼結体を容易に得ることができ、従
って、より一層小型・高性能の積層セラミック電子部品
を提供することができる。

【００２５】

【実施例の説明】以下、図面を参照しつつ実施例を説明
することにより、本発明を明らかにする。

【００２６】実施例１ セラミックスを構成する材料として、誘電体セラミック
粉末１００重量部と、樹脂バインダとしてのポリビニル
ブチラール（ＰＶＢ）を８重量部と、可塑剤としてのフ
タル酸ジオクチル（ＤＯＰ）を２重量部とを混合してな
るセラミックスラリーを用意した。上記セラミックスラ
リーを用いて、ドクターブレード法により厚み８μｍの
セラミックグリーンシートを成形した。得られたセラミ
ックグリーンシート上に、Ａｇ−Ｐｄ含有導電ペースト
を印刷し、厚み３μｍの内部電極パターンを形成した。

【００２７】上記内部電極パターンの印刷されたセラミ
ックグリーンシートをマザーの積層体を得るように積層
し、積層体を得た。この場合、図２に示すように、得ら
れた積層体１１においては、積層されているセラミック
グリーンシートが１００層積層されており、そのうち２
５層目、５０層目及び７５層目に高流動性層１２ａ〜１
２ｃを配置した。すなわち、上記内部電極パターンの印
刷されたセラミックグリーンシート９７枚と、高流動性
層３層とを積層し、全体として１００層の積層体を得
た。

【００２８】なお、上記高流動性１２ａ〜１２ｃは、内
部電極パターンの印刷されているセラミックグリーンシ
ートに用いたのと同一のセラミック粉末１００重量部に
対し、樹脂バインダとしてのＰＶＢを１４重量部、可塑
剤としてのＤＯＰを２重量部混練してなるセラミックス
ラリーを用い、ドクターブレード法により厚み１２μｍ
に成形したものを用いた。なお、図２において、１３は
内部電極パターンを示す。

【００２９】上記のようにして得られた積層体１１を、
厚み方向に１８００ｋｇ／ｃｍ² の圧力で加圧し、しか
る後、得られた積層体を個々の積層体コンデンサ単位に
厚み方向に切断して積層体生チップを得た。得られた各
積層体生チップを焼成し、焼結体を得、両端面に外部電
極を形成することにより、図１に示したのと同様の構造
を有する積層コンデンサを得た。

【００３０】実施例２ 実施例１と同様にして、マザーの内部電極パターンの印
刷されたセラミックグリーンシートを用意した。また、
実施例１と同様にして、但し、高流動性を構成する材料
として、実施例１で用いたのと同一のセラミック粉末１
００重量部に対し、樹脂バインダとしてのＰＶＢを８重
量部、可塑剤としてのＤＯＰを４重量部配合してなるセ
ラミックスラリーを用い、ドクターブレード法により厚
み１２μｍとなるように成形したセラミックグリーンシ
ートを用いた。その他の点については、実施例１と同様
にして積層体を得、実施例１と同様にして積層コンデン
サを作製した。

【００３１】比較例 比較のために、高流動性層を設けずに、実施例１で用意
したマザーの内部電極パターンの印刷されたセラミック
グリーンシートを１００層積層し、積層体を得、実施例
１と同様にして積層コンデンサを作製した。

【００３２】実施例及び比較例の評価 実施例１及び２で得た積層コンデンサ並びに比較例で得
た積層コンデンサの特性（静電容量、絶縁耐圧）を測定
したところ、実施例１，２の積層コンデンサでは、目的
とする絶縁耐圧（５００Ｖ）に対して−２０％以内の良
品率が、９５％（実施例１）及び９２％（実施例２）で
あったのに対し、比較例で作製した積層コンデンサで
は、７０％と良品率が低かった。

【００３３】また、外部電極形成面を観察したところ、
比較例で得た積層コンデンサでは、２０個の積層コンデ
ンサあたり５個の積層コンデンサにおいてデラミネーシ
ョンが発生していることが確かめられた。従って、この
デラミネーションの発生により、上記良品率の低下が生
じているものと考えられる。

【００３４】すなわち、本発明では、図２に示したよう
に、高流動性層１２ａ〜１２ｃが積層されているため、
加圧に際し、図３に矢印Ｙで示す方向に加圧力が加えら
れると、高流動性層１２ａ〜１２ｃにおいて、高流動性
層を構成している材料が矢印Ｘ方向に移動し、すなわち
内部電極が積層されていない領域に移動することによる
と思われる。すなわち、高流動性層１２ａ近くの部分を
図４に拡大して示すように、高流動性層１２ａにおい
て、高流動性層構成材料が内部電極が形成されていない
領域側に移動することにより、内部電極が形成されてい
ない領域の厚みがあたかも増大するように作用し、その
結果、内部電極が積層されていない領域にも加圧力が確
実に伝えられることによると考えられる。

【００３５】変形例 上記実施例では、積層体の所定の高さ位置においてその
平面の全面に至るように高流動性層１２ａ〜１２ｃが用
いられていたが、高流動性層の数は、１以上任意の数配
置することができる。また、本発明における高流動性部
分は、必ずしも積層体内のある高さ位置の平面の全面に
至るように形成されずともよい。すなわち、積層体内に
おいて、ある高さ位置の平面において部分的に高流動性
部分が形成されていてもよい。

【００３６】例えば、図５に示すように積層ステージ１
４上において、セラミックグリーンシート１５を形成し
た後、該セラミックグリーンシート１５上に内部電極パ
ターン１６ａ〜１６ｃを形成する。次に、内部電極パタ
ーン１６ａ〜１６ｃが形成されていない領域に、高流動
性部分１７ａ〜１７ｄを形成してもよい。このように、
内部電極１６ａ〜１６ｃが形成されていない部分に高流
動性部分１７ａ〜１７ｄを形成することにより、内部電
極が積層されない領域と、内部電極が積層される領域と
の段差を解消することができる。もっとも、図５に示し
たように高流動性部分１７ａ〜１７ｄの高さを内部電極
１６ａ〜１６ｃと揃えた場合には、高流動性部分１７ａ
〜１７ｄの移動が内部電極パターン１６ａ〜１６ｃによ
り妨げられるため、好ましくは、内部電極パターン１６
ａ〜１６ｃよりも高流動性部分１７ａ〜１７ｄの厚みを
厚くすることが望ましい。

【図面の簡単な説明】

【図１】（ａ）及び（ｂ）は、積層コンデンサを示す縦
断面図及び（ａ）のＢ−Ｂ線に層断面図。

【図２】実施例で用意されるセラミック積層体を説明す
るための略図的断面図。

【図３】高流動性層の作用を説明するための略図的側面
図。

【図４】高流動性層の作用を説明するための部分切欠拡
大断面図。

【図５】内部電極パターン間に高流動性部分を設けた例
を説明するための断面図。

【符号の説明】

１１…積層体 １２ａ〜１２ｃ…高流動性層 １３…内部電極 １６ａ〜１６ｃ…内部電極パターン １７ａ〜１７ｄ…高流動性部分

Claims (5)

【特許請求の範囲】
1. 【請求項１】 内部電極を有する生のセラミック積層体
   を用意する工程と、前記積層体を厚み方向に加圧した
   後、焼成する工程とを備える積層セラミック電子部品の
   製造方法において、 前記生の積層体として、他の部分に比べて加圧された際
   の流動性が高い高流動性部分を有する積層体を用いるこ
   とを特徴とする、積層セラミック電子部品の製造方法。
2. 【請求項２】 前記高流動性部分が、前記積層体内の所
   定の高さ位置の平面の全面に渡るように形成されている
   高流動性層である、請求項１に記載の積層セラミック電
   子部品の製造方法。
3. 【請求項３】 前記高流動性部分が、他の部分に比べて
   樹脂バインダ含有量が高い組成のセラミック材料により
   構成されている、請求項１または２に記載の積層セラミ
   ック電子部品の製造方法。
4. 【請求項４】 前記高流動性部分が、他の部分に比べて
   可塑剤含有量の高い組成のセラミック材料により構成さ
   れている、請求項１または２に記載の積層セラミック電
   子部品の製造方法。
5. 【請求項５】 前記高流動性部分が、他の部分を構成す
   るのに用いられているセラミックスと異なるセラミック
   スを用いて構成されている、請求項１または２に記載の
   積層セラミック電子部品の製造方法。