Nothing Special   »   [go: up one dir, main page]

JPH0837376A - 多層回路基板の製造方法 - Google Patents

多層回路基板の製造方法

Info

Publication number
JPH0837376A
JPH0837376A JP6169827A JP16982794A JPH0837376A JP H0837376 A JPH0837376 A JP H0837376A JP 6169827 A JP6169827 A JP 6169827A JP 16982794 A JP16982794 A JP 16982794A JP H0837376 A JPH0837376 A JP H0837376A
Authority
JP
Japan
Prior art keywords
insulating film
wiring
film
metal particles
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6169827A
Other languages
English (en)
Other versions
JP3587884B2 (ja
Inventor
Tomoyuki Abe
知行 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP16982794A priority Critical patent/JP3587884B2/ja
Priority to US08/503,917 priority patent/US5746868A/en
Publication of JPH0837376A publication Critical patent/JPH0837376A/ja
Priority to US09/021,953 priority patent/US5976393A/en
Application granted granted Critical
Publication of JP3587884B2 publication Critical patent/JP3587884B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B22—CASTING; POWDER METALLURGY
    • B22F—WORKING METALLIC POWDER; MANUFACTURE OF ARTICLES FROM METALLIC POWDER; MAKING METALLIC POWDER; APPARATUS OR DEVICES SPECIALLY ADAPTED FOR METALLIC POWDER
    • B22F7/00—Manufacture of composite layers, workpieces, or articles, comprising metallic powder, by sintering the powder, with or without compacting wherein at least one part is obtained by sintering or compression
    • B22F7/06—Manufacture of composite layers, workpieces, or articles, comprising metallic powder, by sintering the powder, with or without compacting wherein at least one part is obtained by sintering or compression of composite workpieces or articles from parts, e.g. to form tipped tools
    • B22F7/08—Manufacture of composite layers, workpieces, or articles, comprising metallic powder, by sintering the powder, with or without compacting wherein at least one part is obtained by sintering or compression of composite workpieces or articles from parts, e.g. to form tipped tools with one or more parts not made from powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/102—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by bonding of conductive powder, i.e. metallic powder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H05K3/247—Finish coating of conductors by using conductive pastes, inks or powders
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H05K1/095—Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0305—Solder used for other purposes than connections between PCB or components, e.g. for filling vias or for programmable patterns
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0191—Using tape or non-metallic foil in a process, e.g. during filling of a hole with conductive paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1131—Sintering, i.e. fusing of metal particles to achieve or improve electrical conductivity
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1327—Moulding over PCB locally or completely
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3473—Plating of solder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1056—Perforating lamina
    • Y10T156/1057—Subsequent to assembly of laminae
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Composite Materials (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

(57)【要約】 【目的】多層配線同士がビアを介して接続される構造を
有する多層回路基板の製造方法に関し、スループットを
向上し、高いアスペクト比を有する微細なビアを形成す
るとともに、層間の剥離を生じ難くすること。 【構成】絶縁膜３にビアホール５を形成する工程と、金
属超微粒子を溶媒中に分散させてなるペースト７を前記
絶縁膜３の上に塗布した後に、熱処理により該溶媒を除
去するとともに該金属超微粒子を溶融して前記ビアホー
ル５内に該金属超微粒子の溶融物からなるビア８を形成
する工程を含む。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、多層回路基板の製造方
法に関し、より詳しくは、多層配線同士がビアを介して
接続される構造を有する多層回路基板の製造方法に関す
る。
【０００２】
【従来の技術】電子計算機の高速化や半導体装置の大容
量化、高集積化に伴い、半導体装置の実装方法も大きく
変化している。薄膜多層回路基板においては、高密度実
装、微細配線、多層化などが主流となり、小さなスペー
スで多数の配線（導線）が形成されるようになってき
た。また、信号の高速伝播のために、低誘電率の絶縁膜
を用いて寄生容量を減らすことが必須となっている。
【０００３】薄膜多層回路基板は、その絶縁膜の上に配
線を形成し、さらにその上に絶縁膜と配線を形成すると
いったプロセスを繰り返すことによって得られる。この
場合、上下の配線同士を電気的に接続するために絶縁膜
内にビアが形成される。一般的なビアの形成工程は、次
のようになる。まず、絶縁膜となる感光性樹脂を基板の
上に塗布し、露光、現像を経て感光性樹脂にビアホール
を形成する。続いて、その樹脂の上とビアホールの中に
スパッタやメッキなどで導電層を形成する。ビアホール
内の導電層はビアとなる。このような樹脂の形成、ビア
ホール及びビアの形成といった工程を繰り返すことによ
り多層化してきた。
【０００４】
【発明が解決しようとする課題】しかし、感光性樹脂を
用いてこれにビアホールを形成する工程では、露光、現
像といった手間がかかる。また、スパッタやメッキによ
りビアを形成することはビアの形状が階段状になって部
分的な薄層化の原因となり、その薄層化はビアの高抵抗
化を招いたり、配線との接続部分の断線を生じさせる。
さらに、配線を形成する際にフォトリソグラフィーを用
いるとスループットが低下する。
【０００５】また、電算機の高速化に伴う、高密度実
装、微細配線、多層化などの要求から、フォトリソグラ
フィーのプロセスによれば、さらなるビアの微細化及び
高アスペクト比化の要求を満たすことができなくなって
きている。さらに、従来の薄膜多層回路基板では、絶縁
膜を形成し、その絶縁膜にビアホールを形成した後に、
ビアホール中に導電材を充填してビアを形成し、さらに
配線を形成するという工程を複数回繰り返しているため
に、絶縁膜、導電膜を繰り返して積層する毎に行われる
加熱、パターニング等によって層間に応力がかかり、膜
が層間で剥離し易くなる。
【０００６】これに対して、特開平５−１５２７５５号
公報において、絶縁膜にビアと配線を形成した層を予め
別々に複数形成しておき、それらの層を重ねて加熱圧着
して多層回路基板を製造する方法が記載されている。し
かし、この方法によれば、ビアを絶縁膜から突起させて
いるので、ビアの周辺に隙間が生じやすく、ビアの数が
多い場合には層間の密着性が低下する。
【０００７】本発明はこのような問題に鑑みてなされた
ものであって、スループットを向上し、高いアスペクト
比を有する微細なビアを形成するとともに、層間の剥離
を生じ難くすることができる多層回路基板の製造方法を
提供することを目的とする。
【０００８】
【課題を解決するための手段】上記した課題は、図１に
例示するように、絶縁膜にビアホールを形成する工程
と、金属超微粒子を溶媒中に分散させてなるペーストを
前記絶縁膜の上に塗布した後に、熱処理により該溶媒を
除去するとともに該金属超微粒子を焼成して前記ビアホ
ール内に該金属超微粒子の焼成物からなるビアを形成す
る工程を有することを特徴とする多層回路基板の製造方
法によって解決する。
【０００９】図２に例示するように、前記絶縁膜の上に
残存した前記金属超微粒子の焼成物をパターニングする
ことにより、前記絶縁膜の上に配線を形成することを特
徴とする多層回路基板の製造方法により解決する。図３
に例示するように、絶縁膜の上に保護フィルムを貼り付
ける工程と、絶縁膜にビアホールを形成する工程と、金
属超微粒子を溶媒中に分散させてなるペーストを前記絶
縁膜の上に塗布した後に、熱処理により該溶媒を除去す
るとともに該金属超微粒子を焼成して前記ビアホール内
に該金属超微粒子の焼成物からなるビアを形成する工程
と、前記保護フィルムを前記絶縁膜から剥がすことによ
り、前記金属超微粒子の焼成物を前記絶縁膜の上から除
去する工程とを有することを特徴とする多層回路基板の
製造方法により解決する。
【００１０】前記保護フィルムに配線形成部分に沿って
開口部を形成することにより、前記保護フィルムを前記
絶縁膜から剥がした後に前記絶縁膜に残った前記金属超
微粒子の焼成物から配線を形成する工程とを有すること
を特徴とする多層回路基板の製造方法により解決する。
前記保護フィルムは、熱可塑性樹脂から形成されている
ことを特徴とする多層回路基板の製造方法により解決す
る。
【００１１】図５及び図６に例示するように、ビア及び
配線層が形成された絶縁性のフィルムを複数層重ねて層
の異なるビアと配線層を機械的及び電気的に接続する工
程と、複数の前記フィルムの間にポッティング法により
樹脂を充填する工程とを有することを特徴とする多層回
路基板の製造方法により解決する。前記ビアは半田から
形成されていることを特徴とする多層回路基板の製造方
法により解決する。
【００１２】
【作 用】本発明によれば、金属超微粒子を有するペー
ストを用いることにより絶縁膜上に配線パターンを形成
したり、絶縁膜のビアホール内にビアを充填する工程を
含んでいる。金属超微粒子を含ませたペーストを用いる
ことにより、ビアホール内には金属超微粒子が均一な厚
さに供給される。従って、金属微粒子を焼成することに
よって形成されるビアは、アスペクト比を大きくしても
ほとんど均一な厚さになり、ビアと配線の接続が良好に
なる。
【００１３】ビアホールは、絶縁層の材料に感光性樹脂
を用いる場合には露光、現像を経て形成され、レーザ加
工が可能な材料の場合にはレーザアブレーション等によ
って形成される。レーザによれば、感光性樹脂を使用す
る場合に比べてアスペクト比が大きく径の小さなビアホ
ールが形成される。金属超微粒子を焼成するために真空
中で加熱することにより、ペースト中の溶媒は除去さ
れ、また金属超微粒子の焼成物内の気泡は除去される。
金属超微粒子は比較的低温（３００℃前後）で焼成す
る。絶縁層の上に残される金属超微粒子の焼成物は、そ
のまま配線材料として使用することによりスループット
が向上する。金属超微粒子の材料は、金、銅、銀、パラ
ジウム、ニッケル等である。
【００１４】また、本発明の薄膜多層回路基板によれ
ば、絶縁層の上に保護フィルムを形成し、保護フィルム
と絶縁膜にビア用のホールを形成した後に、金属超微粒
子を有するペーストを保護フィルムの上とホール内に塗
布し、その後に、ペースト中の溶媒を除去し、金属超微
粒子を焼成し、続いて保護フィルムを絶縁層から剥がす
ことによりホール内に金属超微粒子の焼成物からなるビ
アを残している。
【００１５】これにより、絶縁膜の上から金属超微粒子
の焼成物を除去する工程が簡略化される。なお、保護フ
ィルムは、耐熱温度が高く、フィルムの状態で接着及び
剥離が容易な材料から形成する。さらに、保護フィルム
には、ビア用のホールの他に、配線パターンに沿って開
口部を形成しているので、開口部に充填された金属超微
粒子の焼成物は保護フィルムを剥がすことによって絶縁
膜の上に残る。その絶縁膜上の金属超微粒子の焼成物は
配線として使用されるので、配線とビアが同時に形成さ
れることになってさらにスループットが向上する。
【００１６】別な本発明では、絶縁膜にビアと配線を形
成した層を予め複数層形成しておき、それらの層を重ね
てビアと配線を接続した後に、ポッティング法により樹
脂を層間の隙間に充填して層間を接続するようにしてい
る。層間の隙間を樹脂で埋めるようにすることは、層間
に生じる応力を小さくし、かつビアの突起の周辺の層間
に隙間をなくすることになり、層間の密着性が向上す
る。
【００１７】
【実施例】そこで、以下に本発明の実施例を図面に基づ
いて説明する。 （第１実施例）図１は、本発明の第１実施例に係る多層
配線回路基板の製造工程を示す断面図である。
【００１８】まず、図１(a) に示すように、窒化アルミ
ニウム、シリコン等よりなる基板１の上に、直接又は絶
縁膜（不図示）を介して一層目の配線２を形成する。そ
の後に、基板１の上に２０μｍ程度の厚さの絶縁膜３を
形成し、その絶縁膜３によって一層目の配線２を覆うよ
うにする。絶縁膜３としてポリイミドを使用する場合に
は、液状のポリイミドを基板１の上にスピンコーテング
し、これを加熱固化して絶縁膜３を形成する。
【００１９】この後に、図１(b) に示すように、例えば
熱可塑性ポリイミドからなる厚さ２０μｍ程度の保護フ
ィルム４を絶縁膜３の上に貼り付ける。熱可塑性ポリイ
ミドは、３００℃程度の耐熱性があり、フィルムの状態
で接着及び剥離が容易な材料を使用する。その材料とし
て、例えば商品名ＡＵＲＵＭ（三井東圧化学製造）、商
品名ＬＡＲＣ−ＴＰＩ（三井東圧化学／ＮＡＳＡ製
造）、商品名ＵＬＴＥＭ（ＧＥ製造）等がある。
【００２０】次に、図１(c) に示すように、一層目の配
線２の一部の上にある保護フィルム４と絶縁膜３にエキ
シマレーザを照射し、それらの照射領域に孔を開ける。
これによって、絶縁膜３に２０×２０μｍ2 の大きさの
ビアホール５を形成する。エキシマレーザを照射する際
には、ビアパターンが形成されたマスク（不図示）を用
いる。
【００２１】続いて、エキシマレーザの照射エネルギー
を低減し、保護フィルム４のうち二層目の配線を形成し
ようとする領域にそのエキシマレーザを照射する。これ
により、保護フィルム４のうち二層目の配線に沿った部
分に開口部６を形成する。エキシマレーザを照射する際
には、配線パターンを有するマスク（不図示）を用い
る。
【００２２】その後、図１(d) に示すように、金や銀パ
ラジウムのような導電体の金属超微粒子をα−テルピネ
オール等の有機溶媒に分散させてなるペースト７を保護
フィルム４上に塗布するとともに、そのペースト７をビ
アホール５と開口部６の中に充填する。続いて、基板１
を減圧雰囲気中で３００℃程度の温度で加熱して、ペー
スト７中の有機溶媒を気化させるとともに、ペースト７
中の金属超微粒子を脱泡しながら焼成させて膜形状にし
た。金属超微粒子の１粒の径は、銅で５００Å、金で１
００Å程度なので、３００℃の加熱により容易に焼成す
る。
【００２３】保護フィルム４は、耐熱温度が高い材料か
ら形成されているので、金属超微粒子を焼成する際に同
時に溶けることはない。従って、１５０℃程度の耐熱性
しかないレジストを保護フィルム４の代わりに用いるこ
とはできない。次に、保護フィルム４を絶縁膜３から剥
がし、図１(e) に示すように、絶縁膜３のビアホール５
内には金属超微粒子の焼成物からなるビア８が形成さ
れ、さらに絶縁膜３の上には、金属超微粒子の焼成物か
らなる二層目の配線９が形成される。絶縁膜３として樹
脂材料を用いる場合には、絶縁膜３のレーザが照射され
た部分と金属超微粒子の焼成物の密着性は良い。
【００２４】以上のように、絶縁膜３を形成し、ビア８
及び配線９を形成するまでの工程をトータルで５回繰り
返すことによって多層配線回路基板が形成された。な
お、金属超微粒子の材料として、金、銀パラジウムの他
に銅、銀、パラジウム、ニッケル等がある。本実施例に
よれば、金属超微粒子を有するペースト７を用いること
により絶縁膜３上に配線９を形成したり、ビアホール５
内にビア９を充填するようにしているので、ペースト状
の金属微粒子を利用して形成されたビア８はアスペクト
比を大きくしてもほとんど階段形状にならず、例え階段
形状となってもその段差は極めて小さい。したがって、
ビア８が高抵抗化したり断線することはなく、ビア８と
配線９の接続が良好になる。
【００２５】また、絶縁膜３の上に形成された金属超粒
子の焼成物は、配線材料として使用されるので、新たな
配線材料を絶縁膜３上に形成することが不要となってス
ループットが向上する。また、保護フィルム４を剥がす
ことにより、絶縁膜３上の不要な金属超微粒子焼成物を
除去するようにしているので、ビアホール５内に導電材
料を選択的に充填する工程が簡素化される。
【００２６】さらに、金属超微粒子焼成物を保護フィル
ム４の開口部６に沿って残すようにしたので、保護フィ
ルム４を剥がすことによって二層目の配線９は形成され
るので、配線パターニングは簡単に形成される。しか
も、保護フィルム４の剥離によって配線とビアが同時に
パターニングされるので、さらにスループットが向上す
る。 （第２実施例）図２は、本発明の第２実施例に係る多層
配線回路基板の製造工程を示す断面図である。
【００２７】まず、図２(a) に示すように、ガラス−セ
ラミックよりなる基板１１の上に一層目の配線１２を形
成する。その後に、基板１１の上に２０μｍ程度の厚さ
の絶縁膜１３を形成し、その絶縁膜１３によって一層目
の配線１２を覆う。絶縁膜１３としてポリイミドを使用
する場合には、液状のポリイミドを基板１１の上にスピ
ンコーテングし、これを加熱固化して絶縁膜１３を形成
する。
【００２８】この後に、図２(b) に示すように、絶縁膜
にエキシマレーザを照射し、その照射領域に２０×２０
μｍ2 の大きさのビアホール１４を形成する。エキシマ
レーザを照射する際には、ビアパターンが形成されたマ
スク（不図示）を用いる。続いて、図２(c) に示すよう
に、銅の超微粒子を有機溶媒に分散させてなるペースト
１５を絶縁膜１３の上に塗布するとともに、そのペース
ト１５をビアホール１４の中に十分に充填する。
【００２９】さらに、基板１１を減圧雰囲気中で３００
℃程度の温度で加熱することにより、ペースト１５中の
有機溶媒を気化させるとともに、ペースト１５中の銅の
超微粒子を脱泡しながら焼成する。これにより、絶縁膜
１３のビアホール１４内にはビア１６が形成され、さら
に絶縁膜１３の上には銅よりなる導電膜１７が形成され
る。
【００３０】次に、導電膜１７の上にレジスト１８を塗
布し、これを露光、現像して二層目の配線の配置予定の
部分にのみレジスト１８を残す。続いて、レジスト１８
をマスクにして導電膜１７をエッチングし、これによっ
て二層目の配線１９を形成する。銅よりなる導電膜１７
のエッチング液として例えば過硫酸アンモニウムを用い
る。
【００３１】以上のように絶縁膜１３、ビア１６及び配
線１９を形成するまでの工程をトータルで５回繰り返す
ことによって多層配線回路基板が形成された。本実施例
によれば、銅の超微粒子を有するペースト１５を用いる
ことにより基板１１上に配線１９やビア１６を形成する
ようにしているので、第１実施例と同様に、高アスペク
ト比で微細なビア１６が形成され、しかも、そのビア１
６が高抵抗化したり断線することはなく、ビア１６と配
線１９の接続が良好になる。
【００３２】また、絶縁膜１３の上に残った超微粒子の
焼成物は、配線材料として使用されるので新たに導電膜
を形成する工程が不要となってスループットが向上す
る。 （第３実施例）図３は、本発明の第３実施例に係る多層
配線回路基板の製造工程を示す断面図である。
【００３３】まず、図３(a) に示すように、シリコンよ
りなる基板２１の上に直接又は絶縁膜（不図示）を介し
て一層目の配線２２を形成する。その後に、基板２１の
上に２０μｍ程度の厚さの絶縁膜２３を形成し、その絶
縁膜２３によって一層目の配線２２を覆う。その絶縁膜
２３として例えば第１実施例と同じようにポリイミドを
使用する。
【００３４】この後に、例えば熱可塑性ポリイミドから
なる厚さ２０μｍ程度の保護フィルム２４を絶縁膜２３
の上に貼り付ける。次に、図３(b) に示すように、第１
実施例と同じように一層目の配線２２上の一部の領域に
ある保護フィルム２４と絶縁膜２３にエキシマレーザを
照射して孔を開け、その照射領域にある絶縁膜２３に例
えば２０×２０μｍ2 の大きさのビアホール２５を形成
する。
【００３５】その後、図３(c) に示すように、導電体の
金属超微粒子を有機溶媒に分散させてなるペースト２６
を保護フィルム２４の上に塗布するとともに、そのペー
ストをビアホール２５の中に充填する。続いて、基板を
減圧雰囲気中で３００℃程度の温度で加熱することによ
り、ペースト２６中の有機溶媒を気化させるとともに、
ペースト中の金属超微粒子を脱泡しながら焼成させて導
電層とする。
【００３６】次に、保護フィルム２４を剥離すると、図
３(d) に示すように、絶縁膜２３のビアホール２５内に
は金属超微粒子焼成物からなるビア２７が形成される。
この後に、絶縁膜２３及びビア２７の上に銅などの導電
膜をスパッタ等により形成し、さらにその導電膜をフォ
トリソグラフィーによりパターニングして図３(e) に示
すような二層目の配線２８を形成する。
【００３７】以上のように絶縁膜２３を形成し、ビア２
７及び配線２８を形成するまでの工程をトータルで５回
繰り返すことによって多層配線回路基板が形成された。
上述したように本実施例によれば、金属超微粒子を有す
るペースト２６を用いることによりビアホール２５内に
ビア２７を形成するようにしているので、金属超微粒子
の焼成物から形成されたビア２７はアスペクト比を大き
くしてもほとんど階段形状にならず、例え階段形状とな
ってもその段差は極めて小さい。したがって、ビアの高
抵抗化や断線が防止され、ビア２７と配線２８との接続
が良好になる。
【００３８】また、エッチングや乾燥といったことをせ
ずに、保護フィルム２４を剥がすことにより絶縁膜２３
上の不要な金属超微粒子の焼成物を除去するようにして
いるので、ビアホール２５内に選択的に金属微粒子の焼
成物を残す場合の工程が簡略化される。なお、保護フィ
ルム２４は、耐熱温度が高い材料から形成されているの
で、金属超微粒子を焼成する際に、溶けることはない。
その材料は、第１実施例と同じものを使用する。 （第４実施例）図４は、本発明の第３実施例に係る多層
配線回路基板の製造工程を示す断面図である。
【００３９】まず、図４(a) に示すように、シリコンよ
りなる基板３１の上に直接又は絶縁膜（不図示）を介し
て一層目の配線３２を形成する。その後に、基板３１の
上に２０μｍ程度の厚さの絶縁膜３３を形成し、その絶
縁膜３３によって一層目の配線３２を覆う。その絶縁膜
３３として例えば第１実施例と同じようにポリイミドを
使用する。
【００４０】この後に、例えば熱可塑性ポリイミドから
なる厚さ２０μｍ程度の保護フィルム３４を絶縁膜３３
の上に貼り付ける。保護フィルム３４の材料は、第１実
施例と同じものを使用する。次に、第１実施例と同じよ
うに一層目の配線３２上の一部の領域にある保護フィル
ム３４と絶縁膜３３にエキシマレーザを照射して孔を開
け、その照射領域にある絶縁膜３３に例えば２０×２０
μｍ2 の大きさのビアホール３５を形成する。
【００４１】その後、図４(b) に示すように、導電体の
金属超微粒子を有機溶媒に分散させてなるペースト３６
を保護フィルム３４の上に塗布するとともに、そのペー
ストをビアホール３５の中に充填する。続いて、基板を
減圧雰囲気中で３００℃程度の温度で加熱することによ
り、ペースト３６中の有機溶媒を気化させるとともに、
ペースト中の金属超微粒子を脱泡しながら焼成させて導
電層とする。
【００４２】次に、保護フィルム３４を剥離すると、図
４(c) に示すように、絶縁膜３３のビアホール３５内に
は金属超微粒子焼成物からなるビア３７が形成される。
この後に、図４(d) に示すように、絶縁膜３３及びビア
３７の上にレジスト３８を塗布してこれを露光、現像
し、これにより、二層目の配線の配置予定の部分に沿っ
てレジスト３８に開口部を形成する。続いて、銅などの
導電膜３９をスパッタ等により形成し、さらにその導電
膜３９をレジスト３８とともに剥離する。これによっ
て、絶縁膜３３の上には図４(e) に示すような二層目の
配線４０が形成される。
【００４３】以上のような絶縁膜３３の形成からビア３
７及び配線４０を形成するまでの工程をトータルで５回
繰り返すことによって多層配線回路基板が形成された。
上述したように本実施例によれば、第３実施例と同様
に、ビア３７を金属超微粒子の焼成物から形成している
ので、ビア３７のアスペクト比を大きくしてもほとんど
階段形状にならず、例え階段形状となってもその段差は
極めて小さい。したがって、ビアの高抵抗化や断線が防
止され、ビア３７と配線３８との接続が良好になる。
【００４４】また、絶縁膜３３上の不要な金属超微粒子
の焼成物を除去する場合には、エッチングや乾燥といっ
たことをせずに、保護フィルム３４を剥がすだけなの
で、金属微粒子焼成物をビアホール３５内に選択的に残
す場合の工程が簡略化される。 （第５実施例）図５は、本発明の第５実施例に係る多層
配線回路基板の製造工程を示す断面図である。
【００４５】まず、図５(a) に示すように、膜厚２０μ
ｍの銅の金属箔４１の一面にチタン（Ti）、ニッケル
（Ni）、金（Au）よりなる三層構造導電膜４２をスパッ
タにより形成する。Tiは金属箔４１との密着性を良くす
るために形成され、Niはバリアメタルとして使用され
る。次に、反対側の金属箔４１の上にクロム（Cr）膜４
１ａをスパッタにより形成した後、低誘電率のポリイミ
ドを２０μｍ程度の厚さに塗布し、これをベークして絶
縁膜４４とする。Cr膜４１ａは、ポリイミドと金属箔４
１の密着性を向上するために形成される。
【００４６】続いて、三層構造導電膜４２の上に第一の
レジスト４３を形成した後に、さらにエキシマレーザを
絶縁膜４４の所望の位置に照射してビアホール４５を形
成する。この後に、図５(b) に示すように、金属箔４１
を電極に使用して電解メッキによりSn─Pb系半田メッキ
を施してビアホール４５中に半田を十分に充填し、この
半田をビア４６として使用する。半田は絶縁膜４４から
少し突出するまでメッキされる。なお、三層構造導電膜
４２は第一のレジスト４３によって覆われているので、
その面には半田メッキは形成されない。
【００４７】次に、図５(c) に示すように、第一のレジ
スト４３を酸素プラズマによって除去した後に、さらに
三層構造導電膜４２に第二のレジスト４７を塗布し、こ
れを露光、現像して配線用のパターンを形成する。そし
て、第二のレジスト４７をマスクにして三層構造導電膜
４２、Cr層４１ａ及び金属箔４１をエッチングし、これ
らの金属からなる配線４８を形成する（図５(d) 参
照）。
【００４８】以上のような絶縁膜４４とビア４６と配線
４８によってフィルム５０が形成される。そのようなフ
ィルム５０を複数用意し、それらを図６(a) に示すよう
に位置合わせしながら積み重ねる。図６(a) では説明
上、各層の配線４８のパターンやビア４６の位置を全て
同じにしているが、それらは各相によって異なるように
してもよい。同時に、シリコン、窒化アルミニウムなど
の基板５１の上に形成された配線５２とフィルム５０の
ビア４６も重なるように位置合わせする。
【００４９】この後に、ビア４６を構成する半田材料の
融点以上の温度で加熱することにより、ビア４６とその
上に重ねられる配線４８，５２又はビア４６を機械的及
び電気的に接続する。半田は三層構造導電層４２のAuと
濡れやすいので、ビア４６と配線４８，５２の接続は容
易である。フィルム５０間の位置合わせの際に生じるビ
ア４６と配線４８，５２又はビア４６とビア４６の位置
ズレは、溶融した半田の表面張力によるセルフアライメ
ント効果によって自動的に補正される。
【００５０】次に、図６(b) に示すように、配線４８，
５２及びビア４６を介して接続された基板５１と絶縁膜
４４を減圧雰囲気に置き、ポッティングによりエポキシ
樹脂５３を基板５１と絶縁膜４４の隙間、および絶縁膜
４４と絶縁膜４４の隙間に充填する。これにより多層薄
膜回路が得られた。上記実施例では、ビア４６と配線４
８を形成した絶縁膜４４を予め複数用意しておき、それ
らの層を重ねてビア４６と配線４８，５２を接続した後
に、ポッティング法によりエポキシ樹脂５３を絶縁膜４
４同士および絶縁膜４４と基板５１との隙間に充填して
層間を接続している。
【００５１】この方法によれば、絶縁膜４４の間に生じ
る応力が小さくなり、しかもビア４６の突起の周辺にも
樹脂が充填されるので、層間の密着性が向上する。これ
により絶縁膜４４同士および絶縁膜４４と基板５１の密
着性が向上する。なお、上記した説明では、金属箔４１
の上に形成する絶縁膜４２は、低誘電率樹脂からなるフ
ィルムであってもよい。この場合、絶縁膜４２と金属箔
４１とを貼り付けることになる。 （第６実施例）第５実施例では、金属箔を基板にしてそ
の上下に三層構造導電膜、Cr膜、絶縁膜等を積層してい
るが、絶縁膜を基板にして多層構造を形成してもよい。
【００５２】例えば、図７(a) に示すように、絶縁膜と
なる膜厚５０μｍのポリイミドフィルム６１の上に、Cr
膜６２、Cu膜６３を形成した後に、Ti、Ni及びAuの三層
構造導電膜６４を形成する。それらの金属層は、例えば
スパッタリングにより形成する。Cr膜６２はCu膜６３と
ポリイミドフィルム６１の密着性を良くするために形成
され、三層構造導電膜６４において、Tiは、Cu膜６３と
ニッケルの密着性を良くするために形成され、Niはバリ
アメタルとして使用される。
【００５３】次に、三層構造導電膜６４の上に第一のレ
ジスト６５を形成した後に、第５実施例と同様に、エキ
シマレーザを用いてポリイミドフィルム６１にビアホー
ル６６を形成する（図７(b))。続いて、図７(c) に示す
ように、ポリイミドフィルム６１上のCr膜６２、Cu膜６
３などを電極にして、ビアホール６６内にビア４６を形
成する。この場合のビア４６はポリイミドフィルム６１
から僅かに突出させる。
【００５４】この構造は、図５(b) と同じ実質的に同じ
構造となり、それ以降は第５実施例に示した工程に沿っ
て配線を形成し、さらにそのポリイミドフィルム６１を
複数層重ねて多層回路基板を形成する。なお、ポリイミ
ドフィルム６１は第５実施例の絶縁膜４４に対応し、Cu
膜６３は第５実施例の金属箔４１に対応する。 （その他の実施例）上記した実施例では、ビアを構成す
る導電材をビアホール内に充填する方法として金属超微
粒子を有するペーストを使用したり或いは電解メッキに
よる半田を使用している。その他の充填方法としては、
ガスデポジション法によって金属超微粒子をビアホール
内に充填する方法がある。そのガスデポジション法は、
気圧の高い空間で蒸発させた金属超微粒子をエアロゾル
状態で気圧の低い領域に搬送してノズルから噴射させる
方法である。
【００５５】上記したビアホールを形成する他の方法と
しては、感光性ポリイミドを使用し、これを露光、現像
することによりビアホールを形成する方法がある。しか
し、ビアホールは、エキシマレーザによる方が径を小さ
くすることが可能である。
【００５６】
【発明の効果】以上述べたように本発明によれば、金属
超微粒子を有するペーストを用いることにより絶縁膜上
に配線パターンを形成したり、絶縁膜のビアホール内に
ビアを充填する工程を含むので、ビアホール内に均一に
供給された金属微粒子を焼成することにより形成される
ビアは、アスペクト比を大きくしてもほとんど均一な厚
さになり、ビアと配線の接続を良好にすることができ
る。
【００５７】また、本発明の薄膜多層回路基板によれ
ば、絶縁層の上に保護フィルムを形成し、保護フィルム
と絶縁膜にビア用のホールを形成した後に、金属超微粒
子を有するペーストを保護フィルムの上とホール内に塗
布し、その後に、ペースト中の溶媒を除去し、金属超微
粒子を焼成し、続いて保護フィルムを絶縁層から剥がす
ことによりホール内に金属超微粒子の焼成物からなるビ
アを残している。
【００５８】これにより、絶縁膜の上から金属超微粒子
の焼成物を除去する工程を簡略化できる。さらに、保護
フィルムには、ビア用のホールの他に配線パターンに沿
って開口部を形成し、開口部に充填された金属超微粒子
の焼成物を保護フィルムを剥がした後にも残し、これを
配線として使用しているので、配線とビアが同時に形成
されることになってさらにスループットを向上すること
ができる。
【００５９】別な本発明では、絶縁膜にビアと配線を形
成した層を予め複数層形成しておき、それらの層を重ね
てビアと配線を接続した後に、ポッティング法により樹
脂を層間の隙間に充填して層間を接続するようにしてい
るので、ビアの突起の周辺の層間に隙間をなくして、層
間の密着性を向上することができる。
【図面の簡単な説明】
【図１】本発明の第１実施例に係る多層回路基板の製造
工程を示す断面図である。
【図２】本発明の第２実施例に係る多層回路基板の製造
工程を示す断面図である。
【図３】本発明の第３実施例に係る多層回路基板の製造
工程を示す断面図である。
【図４】本発明の第４実施例に係る多層回路基板の製造
工程を示す断面図である。
【図５】本発明の第５実施例に係る多層回路基板の製造
工程を示す断面図（その１）である。
【図６】本発明の第５実施例に係る多層回路基板の製造
工程を示す断面図（その２）である。
【図７】本発明の第６実施例に係る多層回路基板の製造
工程の一部を示す断面図である。
【符号の説明】
１、１１、２１、３１ 基板 ２、１２、２２、３２ 配線 ３、１３、２３、３３ 絶縁膜 ４、２４、３４ 保護フィルム ５、１４、２５、３５ ビアホール ６ 開口部 ７、１５、２６、３６ ペースト ８、１６、２７、３７ ビア ９、１９、２８、４０ 配線 ４１ 金属箔 ４１ａ、６２ Cr膜 ４２、６４ 三層構造導電膜 ４３、６５ レジスト ４４ 絶縁膜 ４５、６６ ビアホール ４６ ビア ４７ レジスト ４８ 配線 ５０ フィルム ６１ ポリイミドフィルム ６３ Cu膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０５Ｋ 3/40 Ｚ 7511−4Ｅ Ｋ 7511−4Ｅ

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】絶縁膜にビアホールを形成する工程と、 金属超微粒子を溶媒中に分散させてなるペーストを前記
    絶縁膜の上に塗布した後に、熱処理により該溶媒を除去
    するとともに該金属超微粒子を焼成して前記ビアホール
    内に該金属超微粒子の焼成物からなるビアを形成する工
    程を有することを特徴とする多層回路基板の製造方法。
  2. 【請求項２】前記絶縁膜の上に残存した前記金属超微粒
    子の焼成物をパターニングすることにより、前記絶縁膜
    の上に配線を形成することを特徴とする請求項１記載の
    多層回路基板の製造方法。
  3. 【請求項３】絶縁膜の上に保護フィルムを貼り付ける工
    程と、 絶縁膜にビアホールを形成する工程と、 金属超微粒子を溶媒中に分散させてなるペーストを前記
    絶縁膜の上に塗布した後に、熱処理により該溶媒を除去
    するとともに該金属超微粒子を焼成して前記ビアホール
    内に該金属超微粒子の焼成物からなるビアを形成する工
    程と、 前記保護フィルムを前記絶縁膜から剥がすことにより、
    前記金属超微粒子の焼成物を前記絶縁膜の上から除去す
    る工程とを有することを特徴とする多層回路基板の製造
    方法。
  4. 【請求項４】前記保護フィルムに配線形成部分に沿って
    開口部を形成することにより、前記保護フィルムを前記
    絶縁膜から剥がした後に前記絶縁膜に残った前記金属超
    微粒子の焼成物から配線を形成する工程とを有すること
    を特徴とする請求項３記載の多層回路基板の製造方法。
  5. 【請求項５】前記保護フィルムは、熱可塑性樹脂から形
    成されていることを特徴とする請求項３記載の多層回路
    基板の製造方法。
  6. 【請求項６】ビア及び配線層が形成された絶縁性のフィ
    ルムを複数層重ねて層の異なるビアと配線層を機械的及
    び電気的に接続する工程と、 複数の前記フィルムの間にポッティング法により樹脂を
    充填する工程とを有することを特徴とする多層回路基板
    の製造方法。
  7. 【請求項７】前記ビアは半田から形成されていることを
    特徴とする請求項６記載の多層回路基板の製造方法。
JP16982794A 1994-07-21 1994-07-21 多層回路基板の製造方法 Expired - Lifetime JP3587884B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP16982794A JP3587884B2 (ja) 1994-07-21 1994-07-21 多層回路基板の製造方法
US08/503,917 US5746868A (en) 1994-07-21 1995-07-19 Method of manufacturing multilayer circuit substrate
US09/021,953 US5976393A (en) 1994-07-21 1998-02-11 Method of manufacturing multilayer circuit substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16982794A JP3587884B2 (ja) 1994-07-21 1994-07-21 多層回路基板の製造方法

Publications (2)

Publication Number Publication Date
JPH0837376A true JPH0837376A (ja) 1996-02-06
JP3587884B2 JP3587884B2 (ja) 2004-11-10

Family

ID=15893649

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16982794A Expired - Lifetime JP3587884B2 (ja) 1994-07-21 1994-07-21 多層回路基板の製造方法

Country Status (2)

Country Link
US (2) US5746868A (ja)
JP (1) JP3587884B2 (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000124157A (ja) * 1998-08-10 2000-04-28 Vacuum Metallurgical Co Ltd Ｃｕ薄膜の形成法
JP2000123634A (ja) * 1998-08-10 2000-04-28 Vacuum Metallurgical Co Ltd Ｃｕ超微粒子独立分散液
JP2001035255A (ja) * 1999-07-22 2001-02-09 Vacuum Metallurgical Co Ltd 銀超微粒子独立分散液
JP2002329971A (ja) * 2001-04-26 2002-11-15 Kyocera Corp 配線基板の製造方法
JP2005191526A (ja) * 2003-08-26 2005-07-14 Sony Internatl Europ Gmbh 有機材料又は有機材料と無機材料を組み合わせた材料をパターニングする方法
JP2006229036A (ja) * 2005-02-18 2006-08-31 Ricoh Printing Systems Ltd 回路基板及び回路基板製造方法
JP2007311642A (ja) * 2006-05-19 2007-11-29 Sharp Corp 多層プリント配線板の製造方法
JP2009302253A (ja) * 2008-06-12 2009-12-24 Fujitsu Ltd 成膜方法
JP2010021473A (ja) * 2008-07-14 2010-01-28 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP2010068313A (ja) * 2008-09-11 2010-03-25 Oki Electric Ind Co Ltd コプレーナ線路及びその製造方法
JP2013541195A (ja) * 2010-09-13 2013-11-07 巨擘科技股▲ふん▼有限公司 多層ビア積層構造
JP2016152320A (ja) * 2015-02-18 2016-08-22 アルプス電気株式会社 銀ナノワイヤパターンの形成方法
WO2016189577A1 (ja) * 2015-05-22 2016-12-01 富士機械製造株式会社 配線形成方法

Families Citing this family (82)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW342365B (en) * 1995-12-21 1998-10-11 Ricoh Microelectronics Kk A printing mask with a plastic printing plate and process for producing the same
JP3305211B2 (ja) * 1996-09-10 2002-07-22 松下電器産業株式会社 半導体装置及びその製造方法
US6143116A (en) * 1996-09-26 2000-11-07 Kyocera Corporation Process for producing a multi-layer wiring board
US7202497B2 (en) * 1997-11-27 2007-04-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4014710B2 (ja) 1997-11-28 2007-11-28 株式会社半導体エネルギー研究所 液晶表示装置
US6229534B1 (en) * 1998-02-27 2001-05-08 Sabre Inc. Methods and apparatus for accessing information from multiple remote sources
US20020083586A1 (en) * 1998-04-10 2002-07-04 Takahiro Iijima Process for producing multilayer circuit board
JP4151136B2 (ja) * 1998-06-15 2008-09-17 松下電器産業株式会社 基板および半導体装置とその製造方法
JP2000022337A (ja) * 1998-06-30 2000-01-21 Matsushita Electric Works Ltd 多層配線板及びその製造方法
US6214259B1 (en) * 1998-08-10 2001-04-10 Vacuum Metallurgical Co., Ltd. Dispersion containing Cu ultrafine particles individually dispersed therein
JP2000286549A (ja) 1999-03-24 2000-10-13 Fujitsu Ltd バイアコネクションを備えた基板の製造方法
US6675469B1 (en) * 1999-08-11 2004-01-13 Tessera, Inc. Vapor phase connection techniques
US6517995B1 (en) * 1999-09-14 2003-02-11 Massachusetts Institute Of Technology Fabrication of finely featured devices by liquid embossing
US6486413B1 (en) * 1999-11-17 2002-11-26 Ebara Corporation Substrate coated with a conductive layer and manufacturing method thereof
US6519842B2 (en) * 1999-12-10 2003-02-18 Ebara Corporation Method for mounting semiconductor device
JP3435639B2 (ja) * 2000-04-13 2003-08-11 株式会社村田製作所 弾性表面波装置の製造方法及び弾性表面波装置
JP3473601B2 (ja) * 2000-12-26 2003-12-08 株式会社デンソー プリント基板およびその製造方法
US6730857B2 (en) * 2001-03-13 2004-05-04 International Business Machines Corporation Structure having laser ablated features and method of fabricating
US6815709B2 (en) 2001-05-23 2004-11-09 International Business Machines Corporation Structure having flush circuitry features and method of making
US6663786B2 (en) * 2001-06-14 2003-12-16 International Business Machines Corporation Structure having embedded flush circuitry features and method of fabricating
US20060159838A1 (en) * 2005-01-14 2006-07-20 Cabot Corporation Controlling ink migration during the formation of printable electronic features
US6936181B2 (en) * 2001-10-11 2005-08-30 Kovio, Inc. Methods for patterning using liquid embossing
US20030214042A1 (en) * 2002-02-01 2003-11-20 Seiko Epson Corporation Circuit substrate, electro-optical device and electronic appliances
JP3823870B2 (ja) * 2002-04-22 2006-09-20 セイコーエプソン株式会社 配線板の製造方法、および電子機器の製造方法
US6957608B1 (en) 2002-08-02 2005-10-25 Kovio, Inc. Contact print methods
JP4192554B2 (ja) * 2002-10-25 2008-12-10 株式会社デンソー 多層回路基板の製造方法
JP4202091B2 (ja) * 2002-11-05 2008-12-24 株式会社半導体エネルギー研究所 アクティブマトリクス型液晶表示装置の作製方法
CN1301048C (zh) * 2003-03-03 2007-02-14 精工爱普生株式会社 配线基板的制造方法
ATE475999T1 (de) * 2003-03-04 2010-08-15 Rohm & Haas Elect Mat Koaxiale wellenleitermikrostrukturen und verfahern zu ihrer bildung
US7384862B2 (en) 2003-06-30 2008-06-10 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating semiconductor device and display device
WO2005027600A1 (ja) * 2003-09-12 2005-03-24 National Institute Of Advanced Industrial Science And Technology 基板及びその製造方法
JP4134878B2 (ja) * 2003-10-22 2008-08-20 株式会社デンソー 導体組成物および導体組成物を用いた実装基板ならびに実装構造
TWI228389B (en) * 2003-12-26 2005-02-21 Ind Tech Res Inst Method for forming conductive plugs
DE102004018468A1 (de) * 2004-04-16 2006-02-16 eupec Europäische Gesellschaft für Leistungshalbleiter mbH Verfahren zum strukturierten Aufbringen einer laminierbaren Folie auf ein Substrat für ein Halbleitermodul
CA2565113A1 (en) * 2004-06-10 2005-12-22 Sumitomo Electric Industries, Ltd. Metal catalyst and method for preparation thereof
KR100581221B1 (ko) * 2004-06-30 2006-05-22 삼성전자주식회사 테이프 배선 기판 제조 방법
EP1622435A1 (en) * 2004-07-28 2006-02-01 ATOTECH Deutschland GmbH Method of manufacturing an electronic circuit assembly using direct write techniques
TWI336603B (en) * 2004-12-03 2011-01-21 Ngk Spark Plug Co Method and apparatus for producing a wiring board, including film-peeling
US8334464B2 (en) 2005-01-14 2012-12-18 Cabot Corporation Optimized multi-layer printing of electronics and displays
WO2006076615A1 (en) * 2005-01-14 2006-07-20 Cabot Corporation Ink-jet printing of compositionally no-uniform features
US20060163744A1 (en) * 2005-01-14 2006-07-27 Cabot Corporation Printable electrical conductors
ATE485171T1 (de) * 2005-01-14 2010-11-15 Cabot Corp Sicherheitseinrichtungen sowie verwendung und herstellungsverfahren davon
US8383014B2 (en) 2010-06-15 2013-02-26 Cabot Corporation Metal nanoparticle compositions
WO2006076613A2 (en) * 2005-01-14 2006-07-20 Cabot Corporation Metal nanoparticle compositions
US7824466B2 (en) 2005-01-14 2010-11-02 Cabot Corporation Production of metal nanoparticles
US8167393B2 (en) 2005-01-14 2012-05-01 Cabot Corporation Printable electronic features on non-uniform substrate and processes for making same
JP2006278774A (ja) * 2005-03-29 2006-10-12 Hitachi Cable Ltd 両面配線基板の製造方法、両面配線基板、およびそのベース基板
US8063315B2 (en) * 2005-10-06 2011-11-22 Endicott Interconnect Technologies, Inc. Circuitized substrate with conductive paste, electrical assembly including said circuitized substrate and method of making said substrate
US20070139855A1 (en) * 2005-12-21 2007-06-21 Asml Netherlands B.V. Lithographic apparatus and method of manufacturing an electrostatic clamp for a lithographic apparatus
CN101274734A (zh) 2006-12-30 2008-10-01 罗门哈斯电子材料有限公司 三维微结构及其形成方法
JP2008205111A (ja) * 2007-02-19 2008-09-04 Fujitsu Ltd 配線基板および半導体装置、配線基板の製造方法
KR101472134B1 (ko) 2007-03-20 2014-12-15 누보트로닉스, 엘.엘.씨 동축 전송선 마이크로구조물 및 그의 형성방법
US7755174B2 (en) 2007-03-20 2010-07-13 Nuvotonics, LLC Integrated electronic components and methods of formation thereof
KR100929839B1 (ko) * 2007-09-28 2009-12-04 삼성전기주식회사 기판제조방법
KR100974655B1 (ko) * 2008-06-17 2010-08-09 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR100962369B1 (ko) * 2008-06-26 2010-06-10 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US8153905B2 (en) * 2009-02-27 2012-04-10 Ibiden Co., Ltd. Method for manufacturing printed wiring board and printed wiring board
US8967772B2 (en) * 2009-10-22 2015-03-03 Memjet Technology Ltd. Inkjet printhead having low-loss contact for thermal actuators
US20110123783A1 (en) 2009-11-23 2011-05-26 David Sherrer Multilayer build processses and devices thereof
US8917150B2 (en) * 2010-01-22 2014-12-23 Nuvotronics, Llc Waveguide balun having waveguide structures disposed over a ground plane and having probes located in channels
US8717124B2 (en) * 2010-01-22 2014-05-06 Nuvotronics, Llc Thermal management
WO2011093863A1 (en) 2010-01-29 2011-08-04 Hewlett-Packard Development Company, L.P. Three dimensional multilayer circuit
US7982504B1 (en) 2010-01-29 2011-07-19 Hewlett Packard Development Company, L.P. Interconnection architecture for multilayer circuits
US8193040B2 (en) * 2010-02-08 2012-06-05 Infineon Technologies Ag Manufacturing of a device including a semiconductor chip
US8866300B1 (en) 2011-06-05 2014-10-21 Nuvotronics, Llc Devices and methods for solder flow control in three-dimensional microstructures
US8814601B1 (en) * 2011-06-06 2014-08-26 Nuvotronics, Llc Batch fabricated microconnectors
JP6335782B2 (ja) 2011-07-13 2018-05-30 ヌボトロニクス、インク． 電子的および機械的な構造を製作する方法
JP2014027125A (ja) * 2012-07-27 2014-02-06 Ibiden Co Ltd プリント配線板の製造方法
US20140097003A1 (en) * 2012-10-05 2014-04-10 Tyco Electronics Amp Gmbh Electrical components and methods and systems of manufacturing electrical components
US9325044B2 (en) 2013-01-26 2016-04-26 Nuvotronics, Inc. Multi-layer digital elliptic filter and method
US9306254B1 (en) 2013-03-15 2016-04-05 Nuvotronics, Inc. Substrate-free mechanical interconnection of electronic sub-systems using a spring configuration
US9306255B1 (en) 2013-03-15 2016-04-05 Nuvotronics, Inc. Microstructure including microstructural waveguide elements and/or IC chips that are mechanically interconnected to each other
EP3095159A4 (en) 2014-01-17 2017-09-27 Nuvotronics, Inc. Wafer scale test interface unit: low loss and high isolation devices and methods for high speed and high density mixed signal interconnects and contactors
JP2016072419A (ja) * 2014-09-30 2016-05-09 日本ゼオン株式会社 積層体の製造方法
KR101823194B1 (ko) * 2014-10-16 2018-01-29 삼성전기주식회사 칩 전자부품 및 그 제조방법
US10847469B2 (en) 2016-04-26 2020-11-24 Cubic Corporation CTE compensation for wafer-level and chip-scale packages and assemblies
EP3224899A4 (en) 2014-12-03 2018-08-22 Nuvotronics, Inc. Systems and methods for manufacturing stacked circuits and transmission lines
US20160184926A1 (en) * 2014-12-30 2016-06-30 Suss Microtec Photonic Systems Inc. Laser ablation system including variable energy beam to minimize etch-stop material damage
KR102614599B1 (ko) * 2016-11-07 2023-12-18 삼성디스플레이 주식회사 롤러블 디스플레이 장치
JP2018166173A (ja) * 2017-03-28 2018-10-25 日本メクトロン株式会社 プリント配線板の製造方法、および保護フィルム
US10319654B1 (en) 2017-12-01 2019-06-11 Cubic Corporation Integrated chip scale packages
KR102573780B1 (ko) * 2018-09-28 2023-08-31 엘지디스플레이 주식회사 표시 장치

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3956052A (en) * 1974-02-11 1976-05-11 International Business Machines Corporation Recessed metallurgy for dielectric substrates
US4132816A (en) * 1976-02-25 1979-01-02 United Technologies Corporation Gas phase deposition of aluminum using a complex aluminum halide of an alkali metal or an alkaline earth metal as an activator
US4169001A (en) * 1976-10-18 1979-09-25 International Business Machines Corporation Method of making multilayer module having optical channels therein
US4218248A (en) * 1978-04-21 1980-08-19 Scm Corporation Process for the manufacture of metal joining paste
JPS5683844A (en) * 1979-12-11 1981-07-08 Matsushita Electric Ind Co Ltd Production of ultrafine-grained film disc
US4435342A (en) * 1981-11-04 1984-03-06 Wentzell Jospeh M Methods for producing very fine particle size metal powders
JPS58122798A (ja) * 1982-01-14 1983-07-21 日本電気株式会社 バイアホ−ルの形成方法
US4454167A (en) * 1982-07-06 1984-06-12 Beckman Instruments, Inc. Process for generating conductive patterns
JPS59119791A (ja) * 1982-12-25 1984-07-11 富士通株式会社 スル−ホ−ルの導体層形成方法
JPS6254005A (ja) * 1985-09-02 1987-03-09 Hitachi Ltd 超微粒子の製造方法
US4882245A (en) * 1985-10-28 1989-11-21 International Business Machines Corporation Photoresist composition and printed circuit boards and packages made therewith
FR2590808B1 (fr) * 1985-12-04 1989-09-15 Canon Kk Dispositif de soufflage de particules fines
US4802945A (en) * 1986-10-09 1989-02-07 Hughes Aircraft Company Via filling of green ceramic tape
JPH01108744A (ja) * 1987-10-22 1989-04-26 Oki Electric Ind Co Ltd 半導体製造装置
JPH01118450A (ja) * 1987-10-30 1989-05-10 Oki Electric Ind Co Ltd サーマルヘッド用基板及びその製造方法
US5633069A (en) * 1989-02-23 1997-05-27 Fuji Xerox Co., Ltd. Multilayer printed-circuit substrate, wiring substrate and process of producing the same
US5531020A (en) * 1989-11-14 1996-07-02 Poly Flex Circuits, Inc. Method of making subsurface electronic circuits
JPH03156930A (ja) * 1989-11-15 1991-07-04 Sanyo Electric Co Ltd 半導体装置
JPH03228363A (ja) * 1990-02-02 1991-10-09 Canon Inc 電子デバイス用抵抗体
JPH0461293A (ja) * 1990-06-29 1992-02-27 Toshiba Corp 回路基板及びその製造方法
JP2536274B2 (ja) * 1990-10-25 1996-09-18 日本電気株式会社 ポリイミド多層配線基板の製造方法
JP2539287B2 (ja) * 1990-11-20 1996-10-02 日本メクトロン株式会社 回路部品搭載用端子を備えた回路基板の製造法
JP2649438B2 (ja) * 1990-11-20 1997-09-03 日本メクトロン株式会社 回路部品搭載用端子を備えた回路基板及びその製造法
JPH04206687A (ja) * 1990-11-30 1992-07-28 Toshiba Corp 薄膜多層配線基板
JPH07114218B2 (ja) * 1991-01-09 1995-12-06 株式会社東芝 微小箇所の電気接続方法及び該方法により形成された半導体装置
JP2794960B2 (ja) * 1991-02-19 1998-09-10 松下電器産業株式会社 焼結導体配線基板とその製造方法
JP2586770B2 (ja) * 1991-11-29 1997-03-05 日立化成工業株式会社 多層配線板の製造法
JP3147424B2 (ja) * 1991-08-15 2001-03-19 オムロン株式会社 電子回路部品
JPH0548235A (ja) * 1991-08-15 1993-02-26 Omron Corp 回路基板
JPH0544045A (ja) * 1991-08-15 1993-02-23 Omron Corp 超微粒子膜の物性制御方法
CA2113451A1 (en) * 1991-09-12 1993-03-18 Yi-Hung Chiao Method of making co-fired, multilayer substrates
JP3059556B2 (ja) * 1991-11-26 2000-07-04 日東電工株式会社 多層基板およびその製造方法
JPH05152750A (ja) * 1991-09-26 1993-06-18 Nec Corp 多層配線基板の製造方法
US5294242A (en) * 1991-09-30 1994-03-15 Air Products And Chemicals Method for making metal powders
JPH05136128A (ja) * 1991-11-12 1993-06-01 Omron Corp Ｉｃチツプ
JPH05152748A (ja) * 1991-11-26 1993-06-18 Teijin Ltd 有機基板におけるスルーホールの形成方法
JPH05152754A (ja) * 1991-11-26 1993-06-18 Hitachi Aic Inc 多層配線板の製造方法
JPH05152744A (ja) * 1991-11-27 1993-06-18 Teijin Ltd 両面回路板の形成方法
JPH05291727A (ja) * 1992-04-14 1993-11-05 Hitachi Chem Co Ltd 配線板の製造法
JPH05326644A (ja) * 1992-05-19 1993-12-10 Hitachi Cable Ltd 両面配線フィルムキャリア及びその製造方法
JPH05343595A (ja) * 1992-06-08 1993-12-24 Dainippon Printing Co Ltd マルチチップパッケージ用リードフレームの製造方法
JPH0693418A (ja) * 1992-09-11 1994-04-05 Omron Corp 超微粒子膜パターンの形成方法
US5292624A (en) * 1992-09-14 1994-03-08 International Technology Research Institute Method for forming a metallurgical interconnection layer package for a multilayer ceramic substrate
JP3368435B2 (ja) * 1993-04-22 2003-01-20 富士通株式会社 電気的接続装置の製造方法

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000123634A (ja) * 1998-08-10 2000-04-28 Vacuum Metallurgical Co Ltd Ｃｕ超微粒子独立分散液
JP2000124157A (ja) * 1998-08-10 2000-04-28 Vacuum Metallurgical Co Ltd Ｃｕ薄膜の形成法
JP2001035255A (ja) * 1999-07-22 2001-02-09 Vacuum Metallurgical Co Ltd 銀超微粒子独立分散液
JP2002329971A (ja) * 2001-04-26 2002-11-15 Kyocera Corp 配線基板の製造方法
JP4683758B2 (ja) * 2001-04-26 2011-05-18 京セラ株式会社 配線基板の製造方法
JP4557285B2 (ja) * 2003-08-26 2010-10-06 ソニー ドイチュラント ゲゼルシャフト ミット ベシュレンクテル ハフツング 有機材料又は有機材料と無機材料を組み合わせた材料をパターニングする方法
JP2005191526A (ja) * 2003-08-26 2005-07-14 Sony Internatl Europ Gmbh 有機材料又は有機材料と無機材料を組み合わせた材料をパターニングする方法
JP2006229036A (ja) * 2005-02-18 2006-08-31 Ricoh Printing Systems Ltd 回路基板及び回路基板製造方法
JP2007311642A (ja) * 2006-05-19 2007-11-29 Sharp Corp 多層プリント配線板の製造方法
JP2009302253A (ja) * 2008-06-12 2009-12-24 Fujitsu Ltd 成膜方法
JP2010021473A (ja) * 2008-07-14 2010-01-28 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP2010068313A (ja) * 2008-09-11 2010-03-25 Oki Electric Ind Co Ltd コプレーナ線路及びその製造方法
JP2013541195A (ja) * 2010-09-13 2013-11-07 巨擘科技股▲ふん▼有限公司 多層ビア積層構造
JP2016152320A (ja) * 2015-02-18 2016-08-22 アルプス電気株式会社 銀ナノワイヤパターンの形成方法
WO2016189577A1 (ja) * 2015-05-22 2016-12-01 富士機械製造株式会社 配線形成方法

Also Published As

Publication number Publication date
US5976393A (en) 1999-11-02
US5746868A (en) 1998-05-05
JP3587884B2 (ja) 2004-11-10

Similar Documents

Publication Publication Date Title
JPH0837376A (ja) 多層回路基板の製造方法
US8277668B2 (en) Methods of preparing printed circuit boards and packaging substrates of integrated circuit
US5869899A (en) High density interconnect substrate and method of manufacturing same
JP3297879B2 (ja) 連続して形成した集積回路パッケージ
JP3014310B2 (ja) 積層配線基板の構造と製作方法
CN101193502B (zh) 电路板结构的制作方法
US8900464B2 (en) Method of making a microelectronic interconnect element with decreased conductor spacing
JPH11274407A (ja) 電子コンポ―ネント構造および薄膜多層キャパシタの製造方法
JPH11195665A (ja) 半導体装置の製造方法及び半導体装置
JP2003031719A (ja) 半導体パッケージ及びその製造方法並びに半導体装置
CN102076180B (zh) 电路板结构及其形成方法
US20050026416A1 (en) Encapsulated pin structure for improved reliability of wafer
JP2005045191A (ja) 配線回路基板の製造方法、及び多層配線基板の製造方法
JPH07202424A (ja) 多層配線基板の製造方法
US6527963B1 (en) Method of manufacturing multilayer wiring boards
USRE29284E (en) Process for forming interconnections in a multilayer circuit board
US20210375731A1 (en) Integrated capacitor with extended head bump bond pillar
JP4520665B2 (ja) プリント配線板及びその製造方法並びに部品実装構造
JPH07326853A (ja) プリント配線板のボールバンプ形成方法
JP2000114412A (ja) 回路基板の製造方法
JPH07240434A (ja) バンプ電極、およびその製造方法
JP3759755B2 (ja) 恒久的接続のために電気回路の上に隆起した金属接点を作成する方法
JP2738332B2 (ja) 多層配線基板の製造方法
JP2005129665A (ja) 半導体装置およびその製造方法
TWI296436B (ja)

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040810

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040811

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080820

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090820

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090820

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100820

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110820

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120820

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120820

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130820

Year of fee payment: 9

EXPY Cancellation because of completion of term