Nothing Special   »   [go: up one dir, main page]

JPH08250823A - Ceramic circuit board - Google Patents

Ceramic circuit board

Info

Publication number
JPH08250823A
JPH08250823A JP5124395A JP5124395A JPH08250823A JP H08250823 A JPH08250823 A JP H08250823A JP 5124395 A JP5124395 A JP 5124395A JP 5124395 A JP5124395 A JP 5124395A JP H08250823 A JPH08250823 A JP H08250823A
Authority
JP
Japan
Prior art keywords
circuit board
holes
ceramic circuit
copper
ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5124395A
Other languages
Japanese (ja)
Inventor
Yutaka Komorida
裕 小森田
Yoshitoshi Satou
孔俊 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP5124395A priority Critical patent/JPH08250823A/en
Publication of JPH08250823A publication Critical patent/JPH08250823A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0201Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings

Landscapes

  • Structure Of Printed Boards (AREA)

Abstract

PURPOSE: To provide a highly reliable ceramic circuit board which can effectively prevent the occurrence of cracks and strength drops in the circuit board even when a cryogenic cycle is applied to it and can prevent the deformation of metallic plates even when it is subjected to inexpensive machining which is profitable when the manufacturing process is taken into consideration. CONSTITUTION: A ceramic circuit board is constituted by sticking such metallic plates as copper plates 2 and 3, etc., to both surfaces of a ceramic substrate 1 by using a direct sticking method, an active metal method, etc. In the outer peripheral section of the circuit board on the surface opposite to the surface to which the copper plate 2 is stuck, a plurality of holes 7 are formed in lines at prescribed intervals along the outer periphery.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、冷熱サイクルの付加等
に対する信頼性を向上させたセラミックス回路基板に関
する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a ceramic circuit board having improved reliability with respect to the addition of a cooling / heating cycle.

【0002】[0002]

【従来の技術】近年、パワートランジスタモジュールや
スイッチング電源モジュール等の比較的高電力を扱う半
導体部品の搭載用基板等として、セラミックス基板上に
銅板等の金属板を接合したセラミックス回路基板が用い
られている。
2. Description of the Related Art In recent years, a ceramic circuit board in which a metal plate such as a copper plate is joined to a ceramic substrate has been used as a mounting substrate for semiconductor components such as power transistor modules and switching power supply modules that handle relatively high power. There is.

【0003】上述したようなセラミックス回路基板の製
造方法、すなわちセラミックス基板と金属板との接合方
法としては、Ti、Zr、Hf、Nb等の活性金属を Ag-Cuろう
材等に 1〜 10%程度添加した活性金属ろう材を用いる方
法(活性金属法)や、金属板として酸素を 100〜 1000p
pm程度含有するタフピッチ電解銅や表面を 1〜10μm程
度酸化させた銅を用いてセラミックス基板と銅板とを直
接接合させる、いわゆるDBC法(ダイレクト・ボンデ
ィング・カッパー法)等が知られている。
As a method of manufacturing a ceramics circuit board as described above, that is, a method of joining a ceramics board and a metal plate, an active metal such as Ti, Zr, Hf or Nb is added to an Ag-Cu brazing material or the like in an amount of 1 to 10%. A method using an active metal brazing material with a certain amount of addition (active metal method) or oxygen as a metal plate at 100 to 1000 p
Known is a so-called DBC method (direct bonding copper method) in which a ceramic substrate and a copper plate are directly joined using tough pitch electrolytic copper containing about pm or copper whose surface is oxidized by about 1 to 10 μm.

【0004】例えばDBC法においては、まず所定形状
に打ち抜かれた厚さ 0.3mm〜 0.5mmの銅回路板を、酸化
アルミニウム焼結体や窒化アルミニウム焼結体等からな
る厚さ 0.6〜 1.0mmのセラミックス基板上に接触配置さ
せて加熱し、接合界面にCu-Cu2 O の共晶液相を生成さ
せ、この液相でセラミックス基板の表面を濡らした後、
液相を冷却固化することによって、セラミックス基板と
銅回路板とが接合される。このようなDBC法を適用し
たセラミックス回路基板は、セラミックス基板と銅回路
板との接合強度が強く、またメタライズ層やろう材層を
必要としない単純構造なので小型高実装化が可能である
等の長所を有しており、また製造工程の短縮化を図るこ
ともできる。
In the DBC method, for example, a copper circuit board having a thickness of 0.3 mm to 0.5 mm punched into a predetermined shape is first made of an aluminum oxide sintered body, an aluminum nitride sintered body or the like having a thickness of 0.6 to 1.0 mm. After being placed in contact with the ceramics substrate and heated, a eutectic liquid phase of Cu-Cu 2 O is generated at the bonding interface, and after wetting the surface of the ceramics substrate with this liquid phase,
The ceramic substrate and the copper circuit board are joined by cooling and solidifying the liquid phase. The ceramic circuit board to which such a DBC method is applied has a high bonding strength between the ceramic substrate and the copper circuit board, and has a simple structure that does not require a metallization layer or a brazing material layer, so that it can be miniaturized and highly mounted. It has advantages and can shorten the manufacturing process.

【0005】ところで、上述したDBC法や活性金属法
等により金属板をセラミックス基板に接合したセラミッ
クス回路基板においては、大電流を流せるように金属板
の厚さを 0.3〜 0.5mmと厚くしているため、熱履歴に対
して信頼性に乏しいという問題があった。すなわち、熱
膨張率が大きく異なるセラミックス基板と金属板とを接
合すると、接合後の冷却過程や冷熱サイクルの付加によ
り、上記熱膨張差に起因する熱応力が発生する。この応
力は接合部付近のセラミックス基板側に圧縮と引張りの
残留応力分布として存在し、特に金属板の外周端部と近
接するセラミックス部分に残留応力の主応力が作用す
る。この残留応力は、セラミックス基板にクラックを生
じさせたり、あるいは金属板剥離の発生原因等となる。
また、セラミックス基板にクラックが生じないまでも、
セラミックス基板の強度を低下させるという悪影響を及
ぼす。
By the way, in the ceramic circuit board in which the metal plate is joined to the ceramic substrate by the above-mentioned DBC method or active metal method, the thickness of the metal plate is thickened to 0.3 to 0.5 mm so that a large current can flow. Therefore, there is a problem in that reliability with respect to thermal history is poor. That is, when a ceramic substrate and a metal plate having a large coefficient of thermal expansion are bonded to each other, a thermal stress due to the thermal expansion difference is generated due to the cooling process after bonding and the addition of a cooling / heating cycle. This stress exists as a residual stress distribution of compression and tension on the ceramics substrate side near the joint, and the principal stress of residual stress acts on the ceramics portion particularly near the outer peripheral end of the metal plate. This residual stress causes cracks in the ceramic substrate or causes the peeling of the metal plate.
Even if the ceramic substrate does not crack,
This has the adverse effect of reducing the strength of the ceramic substrate.

【0006】上述した残留応力のうち、金属板の接合後
の冷却過程で発生する熱応力に基くものは、冷却速度の
調節等によりある程度までは低減できるものの、実使用
時における搭載部品からの発熱等による熱応力に起因す
る残留応力は、外的条件によっては低減することができ
ず、重大な問題となっている。
Among the above-mentioned residual stresses, those due to the thermal stress generated in the cooling process after joining the metal plates can be reduced to some extent by adjusting the cooling rate, but the heat generated from the mounted parts in actual use The residual stress caused by the thermal stress due to the above cannot be reduced under external conditions, and is a serious problem.

【0007】このため、さらに、上記したようなセラミ
ックス回路基板は、通常、セラミックス基板の裏面に
も、表面すなわち半導体部品の実装部と同一あるいは 5
〜 30%薄い金属板を接合して、セラミックス回路基板の
反りを防止しているが、残留応力の問題は根本的には解
決されていない。
For this reason, the ceramic circuit board as described above is usually the same as the front surface of the ceramic board, that is, the same as the mounting portion of the semiconductor component, or 5
~ 30% thin metal plates are joined to prevent warpage of the ceramic circuit board, but the problem of residual stress has not been fundamentally solved.

【0008】上述したような熱応力や残留応力による問
題、すなわち接合強度の低下やクラックの発生等への対
応策として、例えば特公平 5-25397号公報には、金属板
としての銅板の外周端部を薄肉形状(薄肉部)、具体的
には外周端部を段付き形状やテーパー形状とすることが
記載されている。また、特開平3-145748号公報には、金
属板の外周縁部に沿った内側に溝を形成することが記載
されている。これにより、金属板の外周端部に集中する
応力を溝で分散させることによって、接合強度の低下や
クラックの発生等を防止している。
As a measure against the above-mentioned problems due to thermal stress and residual stress, that is, reduction of joint strength and occurrence of cracks, for example, Japanese Patent Publication No. 5-25397 discloses a peripheral edge of a copper plate as a metal plate. It is described that the portion has a thin shape (thin portion), specifically, the outer peripheral end has a stepped shape or a tapered shape. Further, JP-A-3-145748 discloses that a groove is formed inside along the outer peripheral edge of a metal plate. As a result, the stress concentrated on the outer peripheral edge of the metal plate is dispersed in the groove, thereby preventing a decrease in bonding strength and the occurrence of cracks.

【0009】[0009]

【発明が解決しようとする課題】しかしながら、上述し
た従来のセラミックス回路基板における熱履歴に対する
信頼性の向上手法のうち、特公平 5-25397号公報に記載
されている手法では、金属板外周端部の薄肉部を回路パ
ターンの形成と同時にエッチング等で形成しているため
に製造工程が繁雑となり、製造工数の増大を招いてい
た。
However, among the techniques for improving the reliability against the thermal history in the above-mentioned conventional ceramic circuit board, the technique disclosed in Japanese Patent Publication No. 5-25397 discloses a metal plate outer peripheral end portion. Since the thin portion is formed by etching or the like at the same time when the circuit pattern is formed, the manufacturing process becomes complicated and the number of manufacturing steps is increased.

【0010】また、特開平3-145748号公報においても、
同様に金属板の外周縁部に沿った溝をエッチング法で形
成することが主に記載されている。エッチング法によれ
ば、回路パターンの形成と同時に溝を形成することがで
きるものの、上述したようにエッチング法は工程が複雑
で、製造工数の増大を招くといった難点を有している。
さらに、溝を金型等を用いた機械加工により形成するこ
とも示されているが、この機械加工による方法で金属板
の外周縁部の内側全周にわたって溝を形成した場合、押
圧等による溝の形成部分の強度が他の部分に比べて著し
く低下し、また金属板自体にそり等の変形が発生しやす
いという問題を招いていた。この金属板の変形は、金属
板の接合強度の低下原因となる。
Further, in Japanese Patent Laid-Open No. 3-145748,
Similarly, it is mainly described that a groove along the outer peripheral edge of the metal plate is formed by an etching method. According to the etching method, the groove can be formed at the same time when the circuit pattern is formed, but as described above, the etching method has a problem that the process is complicated and the number of manufacturing steps is increased.
Furthermore, although it has been shown that the groove is formed by machining using a mold or the like, when the groove is formed over the entire inner circumference of the outer peripheral edge portion of the metal plate by the method by this machining, the groove is formed by pressing or the like. However, the strength of the formed portion is significantly lower than that of other portions, and the metal plate itself is prone to deformation such as warpage. This deformation of the metal plate causes a decrease in the bonding strength of the metal plate.

【0011】このようなことから、金属板接合後の冷却
過程や冷熱サイクルの付加により、金属板に生じる熱応
力や残留応力を分散、緩和して、セラミックス基板のク
ラック発生や強度低下を有効に防止すると共に、製造工
程の簡易化が図れる機械加工によっても金属板の変形を
防止し得る技術が強く求められている。
From the above, by adding a cooling process or a thermal cycle after joining the metal plates, the thermal stress and residual stress generated in the metal plates are dispersed and alleviated, and the generation of cracks and the reduction in strength of the ceramic substrate are effectively performed. There is a strong demand for a technique capable of preventing the deformation of the metal plate by machining which can prevent the manufacturing process and simplify the manufacturing process.

【0012】本発明は、このような課題に対処するため
になされたもので、冷熱サイクルが付加された場合等に
おいても、金属板に生じる熱応力や残留応力を分散させ
ることにより金属板の外周端部への応力集中を緩和し、
セラミックス基板のクラック発生や強度低下を有効に防
止することができ、しかも製造工程的に有利な機械加工
によっても金属板の変形を防止し得る、信頼性や製造性
に優れるセラミックス回路基板を提供することを目的と
している。
The present invention has been made to solve such a problem, and even in the case where a cooling / heating cycle is added, the outer circumference of the metal plate is dispersed by dispersing the thermal stress and residual stress generated in the metal plate. Relaxes stress concentration on the edge,
Provided is a ceramic circuit board excellent in reliability and manufacturability, which can effectively prevent cracking and strength reduction of the ceramic board, and can prevent deformation of the metal plate even by machining which is advantageous in the manufacturing process. Is intended.

【0013】[0013]

【課題を解決するための手段】本発明のセラミックス回
路基板は、請求項1に記載したように、セラミックス基
板と、前記セラミックス基板の少なくとも表面に接合さ
れた金属板とを具備するセラミックス回路基板におい
て、前記金属板の前記セラミックス基板との接合面と反
対面側の外周縁部内側には、複数の孔が形成されている
ことを特徴としている。
A ceramic circuit board of the present invention is a ceramic circuit board comprising a ceramic substrate and a metal plate bonded to at least the surface of the ceramic substrate as described in claim 1. A plurality of holes are formed inside the outer peripheral edge of the metal plate on the side opposite to the surface to be joined to the ceramics substrate.

【0014】また、他の本発明のセラミックス回路基板
は、請求項9に記載したように、セラミックス基板と、
前記セラミックス基板の表裏両面にそれぞれ接合された
金属板とを具備するセラミックス回路基板において、前
記表裏両面の金属板の前記セラミックス基板との接合面
と反対面側の外周縁部内側には、それぞれ複数の孔が形
成されていることを特徴としている。
According to another aspect of the present invention, there is provided a ceramic circuit board comprising:
In a ceramic circuit board comprising metal plates bonded to both front and back surfaces of the ceramic substrate, a plurality of metal plates are provided inside the outer peripheral edge of the metal plates on both front and back surfaces opposite to the bonding surface with the ceramic substrate. Is characterized in that the holes are formed.

【0015】ここで、金属板の外周縁部内側とは、図9
に示すように金属板の幅wを基準として、外周縁部から
中央方向へ向って、金属板の幅wの 1/3以内の部分と定
義する。すなわち、金属板の幅wを基準として、外周縁
部を含まない外周縁部から中央方向への両側 1/3以内の
部分を外周縁部内側とし、中央の金属板の幅wの 1/3の
部分を中央部とする(図9においては外周縁部内側を斜
線で示す)。
Here, the inside of the outer peripheral edge portion of the metal plate refers to FIG.
As shown in, the width w of the metal plate is used as a reference, and is defined as a portion within 1/3 of the width w of the metal plate from the outer peripheral portion toward the center. That is, with the width w of the metal plate as a reference, the part within 1/3 on both sides from the outer peripheral edge portion not including the outer peripheral edge portion to the inner side is the inner peripheral edge portion, and 1/3 of the width w of the central metal plate Is the central portion (in FIG. 9, the inside of the outer peripheral edge portion is indicated by diagonal lines).

【0016】また、本発明においては、セラミックス基
板上に接合された全ての金属板に上記複数の孔が形成さ
れていることが好ましいが、少なくとも 1つの金属板に
上記複数の孔が形成されていれば本発明に包含される。
Further, in the present invention, it is preferable that the plurality of holes are formed in all the metal plates bonded on the ceramic substrate, but the plurality of holes are formed in at least one metal plate. If so, it is included in the present invention.

【0017】上述した本発明のセラミックス回路基板の
好ましい形態としては、請求項2に記載したように、前
記複数の孔は前記金属板の外周縁部に沿って直線状の形
成されている形態が挙げられ、また請求項3に記載した
ように前記複数の孔は非貫通孔である形態、請求項4に
記載したように前記複数の孔は貫通孔である形態、請求
項5に記載したように前記複数の孔はプレス成形により
形成された孔である形態、請求項6に記載したように隣
接する前記孔間の最短距離をL1 、前記隣接する孔の中
心間距離をL2 としたとき、 1/5L2 ≦L1 ≦ 1/2L2
を満足する形態が挙げられる。
As a preferred form of the above-mentioned ceramic circuit board of the present invention, as described in claim 2, the plurality of holes are formed linearly along the outer peripheral edge of the metal plate. As described in claim 3, the plurality of holes are non-through holes, as described in claim 4, the plurality of holes are through holes, and as described in claim 5. The plurality of holes are holes formed by press molding, the shortest distance between the adjacent holes is L 1 , and the center-to-center distance between the adjacent holes is L 2 as described in claim 6. When, 1 / 5L 2 ≦ L 1 ≦ 1 / 2L 2
There is a form that satisfies.

【0018】[0018]

【作用】本発明のセラミックス回路基板においては、金
属板の接合面と反対面側の外周縁部内側に複数の孔を形
成している。ここで、金属板の接合後の冷却過程で発生
する熱応力や冷熱サイクルの付加等による熱応力、それ
らに基く残留応力は、金属板の外周縁部内側に設けられ
た複数の孔により分散されるため、金属板の外周端部へ
の応力集中が緩和される。これにより、金属板の外周端
部での応力値自体が低減するため、従来問題となってい
たセラミックス基板のクラック発生や強度低下等を有効
に防止することが可能となる。そして、本発明において
は、上述した応力の分散を複数の孔により達成している
ため、金属板の強度低下部位(薄肉部)が不連続となる
ことにより、機械加工時に金属板自体に変形や反り等が
発生することを有効に防止し得る。従って、応力分散の
部位(孔)をプレス加工等の機械加工によって実用的に
形成することが可能となると共に、プレス加工等によっ
ても金属板自体に変形や反り等が発生することを有効に
防止することが可能となる。
In the ceramic circuit board of the present invention, a plurality of holes are formed inside the outer peripheral edge of the metal plate opposite to the bonding surface. Here, the thermal stress generated in the cooling process after joining the metal plates, the thermal stress due to the addition of the thermal cycle, and the residual stress based on them are dispersed by the plurality of holes provided inside the outer peripheral edge of the metal plate. Therefore, stress concentration on the outer peripheral edge of the metal plate is relieved. As a result, the stress value itself at the outer peripheral edge of the metal plate is reduced, so that it is possible to effectively prevent the occurrence of cracks and the reduction in strength of the ceramic substrate, which have been problems in the past. Further, in the present invention, since the above-described stress distribution is achieved by a plurality of holes, the strength-reduced portion (thin portion) of the metal plate becomes discontinuous, so that the metal plate itself may be deformed during machining. It is possible to effectively prevent warpage and the like from occurring. Therefore, it becomes possible to practically form the stress distribution site (hole) by mechanical processing such as press working, and effectively prevent the metal plate itself from being deformed or warped due to press working. It becomes possible to do.

【0019】[0019]

【実施例】次に、本発明の実施例について説明する。EXAMPLES Next, examples of the present invention will be described.

【0020】図1は、本発明の一実施例によるセラミッ
クス回路基板の構造を示す平面図である。同図におい
て、1はセラミックス基板であり、このセラミックス基
板1の表面1aには金属板として銅板2が接合されてい
る。また、セラミックス基板1の裏面1bにも、同様に
銅板3が接合されており、これらによりセラミックス回
路基板4が構成されている。
FIG. 1 is a plan view showing the structure of a ceramics circuit board according to an embodiment of the present invention. In the figure, 1 is a ceramic substrate, and a copper plate 2 as a metal plate is bonded to a surface 1a of the ceramic substrate 1. A copper plate 3 is also bonded to the back surface 1b of the ceramics substrate 1 in the same manner, and a ceramics circuit board 4 is constituted by these.

【0021】ここで、上記セラミックス基板1として
は、酸化アルミニウム焼結体、ムライト焼結体(3Al2 O
3 −2SiO2 )等の酸化物系焼結体から、窒化アルミニウ
ム焼結体、窒化ケイ素焼結体等の非酸化物系焼結体ま
で、各種のセラミックス焼結体からなる基板を用いるこ
とができ、用途や要求特性に応じて適宜選択して使用す
ることが可能である。なお、非酸化物系の焼結体を使用
する際には、その表面に酸化物層を形成した後に用いる
ことが好ましい場合がある。
Here, as the ceramic substrate 1, an aluminum oxide sintered body or a mullite sintered body (3Al 2 O) is used.
3 -2SiO 2) oxide-based sintered body such as aluminum nitride sintered body, to non-oxide sintered body such as silicon nitride sintered body, the use of substrates made of various ceramics sintered body It is possible to select and use it appropriately according to the intended use and required characteristics. When using a non-oxide type sintered body, it may be preferable to use it after forming an oxide layer on the surface.

【0022】また、図1に示すセラミックス回路基板4
における銅板2、3は、セラミックス基板1に対して直
接接合法、いわゆるDBC法により接合されている。こ
のようなDBC法を利用する場合の銅板2、3として
は、タフピッチ銅のような酸素を 100〜3000ppm の割合
で含有する銅を用いることが好ましいが、接合時の条件
によっては無酸素銅を用いることも可能である。なお、
銅や銅合金の単板に代えて、セラミックス基板1との接
合面が少なくとも銅により構成されている他の金属部材
とのクラッド板等を用いることもできる。
The ceramic circuit board 4 shown in FIG.
The copper plates 2 and 3 are bonded to the ceramic substrate 1 by a direct bonding method, a so-called DBC method. As the copper plates 2 and 3 in the case of using such a DBC method, it is preferable to use copper containing oxygen in a ratio of 100 to 3000 ppm such as tough pitch copper, but oxygen-free copper is used depending on the conditions at the time of joining. It is also possible to use. In addition,
Instead of a single plate of copper or copper alloy, a clad plate with another metal member whose bonding surface with the ceramics substrate 1 is made of at least copper can be used.

【0023】セラミックス基板1の表面1a側に接合さ
れた銅板2は、半導体部品等の実装部となるものであ
り、所望の回路形状にパターニングされている。また、
セラミックス基板1の裏面1b側に接合された銅板3
は、接合時におけるセラミックス基板1の反り等を防止
するものであり、中央付近から 2分割された状態でほぼ
セラミックス基板1の裏面1b全面に形成されている。
裏面側の銅板3には、半導体部品等の実装部となる銅板
2と同じ厚さのものを使用してもよいが、銅板2の厚さ
の70〜 90%の厚さの銅板を使用することが好ましい。
The copper plate 2 bonded to the front surface 1a side of the ceramic substrate 1 serves as a mounting portion for semiconductor parts and the like, and is patterned into a desired circuit shape. Also,
Copper plate 3 bonded to the back surface 1b side of the ceramics substrate 1
Is to prevent warpage of the ceramics substrate 1 at the time of bonding, and is formed on almost the entire back surface 1b of the ceramics substrate 1 in a state of being divided into two from the vicinity of the center.
The copper plate 3 on the back surface side may have the same thickness as the copper plate 2 which is a mounting part for semiconductor components or the like, but a copper plate having a thickness of 70 to 90% of the thickness of the copper plate 2 is used. It is preferable.

【0024】ここで、図1に示したセラミックス回路基
板4は、セラミックス基板1に銅板2、3をDBC法に
より接合したものであるが、例えば図2に示すように、
銅板2、3を活性金属法でセラミックス基板1に接合し
たセラミックス回路基板5であってもよい。上記活性金
属法は、例えばTi、Zr、Hf、Nb等から選ばれた少なくと
も 1種の活性金属を含むろう材(以下、活性金属含有ろ
う材と記す)層6を介して、セラミックス基板1と銅板
2、3とを接合する方法である。用いるろう材成分とし
ては、例えば Ag-Cuの共晶組成(72wt%Ag-28wt%Cu)もし
くはその近傍組成の Ag-Cu系ろう材やCu系ろう材を主体
とし、 1〜 10%のTi、Zr、Hf、Nb等から選ばれた少なく
とも 1種(活性金属)を加えてなる組成等が例示され
る。なお、活性金属含有ろう材にInのような低融点金属
を添加して用いることもできる。
Here, the ceramic circuit board 4 shown in FIG. 1 is one in which copper plates 2 and 3 are bonded to the ceramic substrate 1 by the DBC method. For example, as shown in FIG.
It may be a ceramic circuit board 5 in which the copper plates 2 and 3 are bonded to the ceramic substrate 1 by the active metal method. The above-mentioned active metal method uses the brazing material containing at least one active metal selected from Ti, Zr, Hf, Nb, etc. (hereinafter, referred to as active metal-containing brazing material) layer 6 and the ceramic substrate 1 via the brazing material layer 6. This is a method of joining the copper plates 2 and 3. The brazing filler metal used is, for example, an Ag-Cu eutectic composition (72 wt% Ag-28 wt% Cu) or a composition in the vicinity thereof, which is mainly composed of an Ag-Cu brazing filler metal or a Cu brazing filler metal. Examples thereof include a composition containing at least one selected from the group consisting of Al, Zr, Hf, Nb and the like (active metal). A low melting point metal such as In may be added to the brazing filler metal containing active metal.

【0025】図1に示したセラミックス回路基板4のよ
うに、銅板2、3をセラミックス基板1にDBC法で接
合したものは、単純構造で高接合強度が得られ、また製
造工程を簡易化できる等の利点を有する。また、図2に
示したセラミックス回路基板5のように、銅板2、3を
セラミックス基板1に活性金属法で接合したものは、高
接合強度が得られると共に、活性金属含有ろう材層6が
応力緩和層としても機能するため、より信頼性の向上が
図れる。このようなことから、要求特性や用途等に応じ
て接合法を選択することが好ましい。
The ceramic circuit board 4 shown in FIG. 1 in which the copper plates 2 and 3 are bonded to the ceramic board 1 by the DBC method has a simple structure and high bonding strength, and the manufacturing process can be simplified. And so on. Further, in the case where the copper plates 2 and 3 are joined to the ceramic substrate 1 by the active metal method as in the ceramic circuit board 5 shown in FIG. 2, a high bonding strength is obtained and the active metal-containing brazing material layer 6 is stressed. Since it also functions as a relaxation layer, the reliability can be further improved. From these reasons, it is preferable to select the joining method according to the required characteristics and the application.

【0026】また、活性金属法によりセラミックス基板
1に金属板(2、3)を接合する場合には、銅板に限ら
ず、用途に応じて各種の金属板、例えばニッケル板、タ
ングステン板、モリブデン板、これらの合金板やクラッ
ド板(銅板とのクラッド板を含む)等を用いることも可
能である。
When the metal plates (2, 3) are joined to the ceramic substrate 1 by the active metal method, not only copper plates but also various metal plates such as nickel plate, tungsten plate, molybdenum plate are used depending on the application. It is also possible to use these alloy plates and clad plates (including clad plates with copper plates).

【0027】そして、上述したセラミックス回路基板
4、5においては、図3や図4に示すように、半導体部
品等の実装部となる銅板2の外周縁部に沿って、すなわ
ち銅板2の各回路パターン部の外周縁部に沿って、その
内側に複数の孔7が形成されている。複数の孔7の横断
面形状は、図3に示すような円形状であっても、また図
4に示すような矩形状であってもよい。また、複数の孔
7は、製造工程の繁雑化を避けると共に、製造工数の低
減を図るために、金型を用いたプレス加工により形成す
ることが望ましい。ただし、必ずしも他の形成方法の適
用を除外するものではない。
In the ceramic circuit boards 4 and 5 described above, as shown in FIGS. 3 and 4, along the outer peripheral edge of the copper plate 2 which is a mounting portion for semiconductor components, that is, each circuit of the copper plate 2 is formed. A plurality of holes 7 are formed inside the pattern portion along the outer peripheral edge portion. The cross-sectional shape of the plurality of holes 7 may be circular as shown in FIG. 3 or rectangular as shown in FIG. Further, the plurality of holes 7 are preferably formed by press working using a mold in order to avoid complication of the manufacturing process and reduce the number of manufacturing steps. However, the application of other forming methods is not necessarily excluded.

【0028】上述した複数の孔7は、銅板2の各回路パ
ターン部の外周縁部に沿って、所定の間隔で直線状に形
成されることが好ましい。このように、複数の孔7を直
線状に形成することによって、銅板2の外周端部への応
力集中を効率的に緩和、言い換えると応力を効率的に分
散させることができる。孔7の大きさは、その横断面形
状や銅板2の大きさ、さらには後述する孔7の形成間隔
等にもよるが、例えば図3に示すような円形状の場合に
は直径 0.1〜 1.0mmとすることが好ましい。孔7の大き
さが 0.1mm未満の場合には、十分に応力を分散できない
おそれがあり、また 1.0mmを超えると銅板2の強度低下
を招きやすくなると共に、実装面積の低下を招く。さら
に好ましい範囲は、同様の理由から 0.3〜 0.7mmであ
る。矩形状の孔7とする場合には、長辺の長さを上記し
たような大きさとすることが好ましい。
The plurality of holes 7 described above are preferably formed linearly at predetermined intervals along the outer peripheral edge of each circuit pattern portion of the copper plate 2. By thus forming the plurality of holes 7 in a linear shape, stress concentration on the outer peripheral end of the copper plate 2 can be effectively relaxed, in other words, stress can be efficiently dispersed. The size of the holes 7 depends on the cross-sectional shape thereof, the size of the copper plate 2, and the interval between the holes 7 to be described later. For example, in the case of a circular shape as shown in FIG. 3, the diameter is 0.1 to 1.0. mm is preferable. If the size of the hole 7 is less than 0.1 mm, the stress may not be sufficiently dispersed, and if it exceeds 1.0 mm, the strength of the copper plate 2 is likely to be reduced and the mounting area is reduced. A more preferable range is 0.3 to 0.7 mm for the same reason. When forming the rectangular hole 7, it is preferable that the length of the long side is set to the above-described size.

【0029】また、直線状に配列された複数の孔7は、
隣接する孔との7間の最短距離をL1 、隣接する孔7の
中心間距離をL2 としたとき、 1/5L2 ≦L1 ≦ 1/2L
2 を満足するように形成することが好ましい。孔7の形
成間隔(隣接する孔7間の最短距離L1 )があまり大き
すぎると、具体的にはL1 > 1/2L2 となると、応力の
緩和効果を十分に得られないおそれがあり、一方孔7の
形成間隔があまり小さすぎると、具体的にはL1 > 1/5
2 となると、例えば上述したように複数の孔7をプレ
ス加工等で形成する場合に、銅板(金属板)2の外周縁
部内側(孔形成部分)の強度低下を十分に抑制できない
おそれがある。これにより、銅板2の変形が生じて、銅
板2の接合強度が低下するおそれがある。
Further, the plurality of holes 7 linearly arranged are
1 / 5L 2 ≤L 1 ≤1 / 2L, where L 1 is the shortest distance between adjacent holes 7 and L 2 is the distance between the centers of adjacent holes 7.
It is preferable to form so as to satisfy 2 . If the formation interval of the holes 7 (the shortest distance L 1 between the adjacent holes 7) is too large, specifically L 1 > 1 / 2L 2 , the stress relaxation effect may not be sufficiently obtained. On the other hand, if the formation interval of the holes 7 is too small, specifically L 1 > 1/5
When L 2 is set, for example, when a plurality of holes 7 are formed by press working as described above, there is a possibility that strength reduction inside the outer peripheral edge portion (hole forming portion) of the copper plate (metal plate) 2 cannot be sufficiently suppressed. is there. As a result, the copper plate 2 may be deformed and the bonding strength of the copper plate 2 may be reduced.

【0030】上述した複数の孔7は、図5や図6に示す
ように非貫通孔7Aであってもよいし、また図7に示す
ように貫通孔7Bであってもよい。例えば、非貫通孔7
Aはプレス加工等により容易に形成することができるた
め、製造工数の削減等に有効であり、また貫通孔7Bは
DBC法を適用する場合に、接合に寄与せずにガス化し
た酸素等の排出孔としても機能し、ふくれの防止等によ
る接合状態の均一性をより一層高める上で有効である。
このように、非貫通孔7Aおよび貫通孔7Bは、応力の
分散・緩和効果とは別に、それぞれ異なる有効性を有し
ているため、接合方法や用途等に応じて適宜選択するこ
とが好ましい。
The plurality of holes 7 described above may be non-through holes 7A as shown in FIGS. 5 and 6, or may be through holes 7B as shown in FIG. For example, non-through hole 7
Since A can be easily formed by press working or the like, it is effective in reducing the number of manufacturing steps and the like, and the through hole 7B is effective for reducing oxygen such as gasified gas that does not contribute to bonding when the DBC method is applied. It also functions as a discharge hole and is effective in further increasing the uniformity of the joined state by preventing swelling.
As described above, since the non-through holes 7A and the through holes 7B have different effectiveness in addition to the stress dispersion / relaxation effect, it is preferable to appropriately select them depending on the joining method, the application, and the like.

【0031】ここで、複数の孔7を非貫通孔7Aとする
場合、その深さ方向の形状は、図5に示すようにほぼ均
一形状であっても、また図6に示すように逆円錐状(あ
るいは逆角錐状)であってもよい。ただし、その深さd
は銅板2の厚さtの 1/3〜 2/3とすることが好ましい。
非貫通孔状の孔7の深さが銅板2の厚さtの 1/3未満で
あると、応力の分散効果が不十分となるおそれがある。
Here, when the plurality of holes 7 are non-through holes 7A, the shape in the depth direction may be a substantially uniform shape as shown in FIG. 5 or an inverted conical shape as shown in FIG. It may have a shape (or an inverted pyramid shape). However, its depth d
Is preferably 1/3 to 2/3 of the thickness t of the copper plate 2.
If the depth of the non-through hole 7 is less than 1/3 of the thickness t of the copper plate 2, the stress dispersion effect may be insufficient.

【0032】また、複数の孔7の形成位置、すなわち銅
板2の外周縁部から孔7までの最短距離L3 は、銅板2
の厚さや大きさ等によっても異なるが、 0.3〜 1.0mmと
することが好ましい。
Further, the formation position of the plurality of holes 7, that is, the shortest distance L 3 from the outer peripheral edge portion of the copper plate 2 to the hole 7 is the copper plate 2
The thickness is preferably 0.3 to 1.0 mm, though it depends on the thickness and size of the material.

【0033】以上半導体部品等の実装部となるセラミッ
クス基板1の表面1aに接合する銅板2について詳述し
たが、セラミックス基板1の裏面1bに接合する銅板3
についても、表面側の銅板2と同様に、その外周縁部内
側に複数の孔7を形成することが好ましい。特に、放熱
性等の点から比較的厚い銅板(金属板)を用いる場合に
は、裏面側の銅板3にも複数の孔7を形成することが望
ましい。裏面側の銅板3に形成する複数の孔7の形状や
形成間隔等は、表面側の銅板2に形成する複数の孔7に
準ずるものとする。
The copper plate 2 bonded to the front surface 1a of the ceramics substrate 1 which is a mounting portion for semiconductor components and the like has been described above in detail, but the copper plate 3 bonded to the back surface 1b of the ceramics substrate 1 is described.
As for the copper plate 2 on the front surface side as well, it is preferable to form a plurality of holes 7 inside the outer peripheral edge portion. In particular, when a relatively thick copper plate (metal plate) is used from the viewpoint of heat dissipation, it is desirable to form a plurality of holes 7 also in the copper plate 3 on the back surface side. The shapes and intervals of the holes 7 formed in the copper plate 3 on the back surface side are similar to those of the holes 7 formed in the copper plate 2 on the front surface side.

【0034】上述したようなセラミックス回路基板4
は、例えば以下のようにして製造される。すなわち、例
えばタフピッチ銅のような酸素含有銅板を所定形状(銅
板2に関しては回路パターン形状)に加工すると共に、
その外周縁部内側に例えば直線状に複数の孔7をプレス
加工等により形成する。このような複数の孔7を有する
銅板2、3をセラミックス基板上にそれぞれ接触配置
し、銅の融点(1356K)以下で銅と酸化銅の共晶温度(13
38K)以上の温度で加熱することにより、セラミックス回
路基板4を作製する。この加熱の際の雰囲気は、銅板と
して酸素含有銅板を使用する場合には不活性ガス雰囲気
が好ましい。
Ceramic circuit board 4 as described above
Is manufactured, for example, as follows. That is, while processing an oxygen-containing copper plate such as tough pitch copper into a predetermined shape (circuit pattern shape for the copper plate 2),
A plurality of holes 7, for example, are formed linearly inside the outer peripheral edge portion by pressing or the like. Such copper plates 2 and 3 having a plurality of holes 7 are arranged in contact with each other on a ceramic substrate, and the eutectic temperature of copper and copper oxide (13
The ceramic circuit board 4 is manufactured by heating at a temperature of 38 K) or higher. The atmosphere during this heating is preferably an inert gas atmosphere when an oxygen-containing copper plate is used as the copper plate.

【0035】また、セラミックス回路基板5は、例えば
以下のようにして製造される。まず、上記セラミックス
回路基板4と同様に、複数の孔7を有する銅板2、3を
用意する。一方、前述したような活性金属含有ろう材を
ペースト化したものを、例えばセラミックス基板1側に
塗布する。ろう材層の塗布厚は、冷熱サイクル特性の向
上を図る上で、加熱接合後のろう材層の層厚があまり厚
くならないようにすることが好ましい。次に、ろう材ペ
ーストを塗布したセラミックス基板上に、銅板2、3を
それぞれ積層配置し、使用したろう材に応じた温度で熱
処理することにより、セラミックス回路基板5を作製す
る。
The ceramic circuit board 5 is manufactured, for example, as follows. First, similar to the ceramic circuit board 4, copper plates 2 and 3 having a plurality of holes 7 are prepared. On the other hand, a paste of the active metal-containing brazing material as described above is applied to, for example, the ceramic substrate 1 side. The coating thickness of the brazing material layer is preferably set so that the layer thickness of the brazing material layer after heating and joining does not become too large in order to improve the cold cycle characteristics. Next, the copper plates 2 and 3 are laminated on the ceramic substrate coated with the brazing material paste, and heat-treated at a temperature according to the brazing material used, whereby the ceramic circuit board 5 is manufactured.

【0036】上述したような構成のセラミックス回路基
板4、5においては、銅板2、3の接合後の冷却過程で
発生する熱応力や冷熱サイクルの付加等による熱応力、
およびそれらに基く残留応力は、銅板2、3の外周縁部
内側に設けられた複数の孔7により分散され、銅板2、
3の各外周端部への応力集中が緩和される。これによ
り、銅板2、3の外周端部での応力値自体が低減するた
め、従来問題となっていたセラミックス基板1のクラッ
ク発生や強度低下等を有効に防止することができる。そ
して、上述した応力の分散を複数の孔7により達成して
いるため、銅板2、3の強度低下部位はその外周縁部に
沿って不連続となる。従って、複数の孔7の形成にプレ
ス加工等の機械加工を適用しても、銅板2、3自体に変
形や反り等が発生することがないため、銅板2、3の接
合強度の低下等を招くことなく、製造工程の簡略化およ
び製造工数の低減が実現できる。
In the ceramic circuit boards 4 and 5 having the above-described structure, thermal stress generated in the cooling process after joining the copper plates 2 and 3 and thermal stress due to the addition of a cooling / heating cycle,
And the residual stress based on them is dispersed by the plurality of holes 7 provided inside the outer peripheral edge portions of the copper plates 2 and 3,
The stress concentration on the outer peripheral end portions of 3 is relaxed. As a result, the stress value itself at the outer peripheral ends of the copper plates 2 and 3 is reduced, so that it is possible to effectively prevent the occurrence of cracks and the reduction in strength of the ceramic substrate 1 which have been problems in the past. Since the above-described stress distribution is achieved by the plurality of holes 7, the strength-reduced portions of the copper plates 2 and 3 are discontinuous along the outer peripheral edge portion thereof. Therefore, even if mechanical processing such as press working is applied to the formation of the plurality of holes 7, the copper plates 2 and 3 themselves are not deformed or warped. Without inviting, the simplification of the manufacturing process and the reduction of the manufacturing man-hour can be realized.

【0037】次に、上記実施例の具体例およびその評価
結果について述べる。
Next, a concrete example of the above-mentioned embodiment and its evaluation result will be described.

【0038】実施例1 まず、セラミックス基板1として表面に厚さ 4μm 酸化
物層を有する厚さ 0.7mmの窒化アルミニウム基板と、そ
の外周縁部に沿って複数の孔7がプレス加工により形成
された、タフピッチ銅(酸素含有量:300ppm)からなる所
定形状の銅板2、3とを用意した。孔7の形状は、図3
および図5に示した円形状(直径=0.6mm、深さ=0.2mm)
とした。また、複数の孔7の形成間隔は、隣接する孔7
間の最短距離L1 を0.25mm(=1/2L2 )とし、また形成
位置は銅板2、3からの距離L3が 0.5mmとなるように
した。
Example 1 First, a 0.7 mm thick aluminum nitride substrate having a 4 μm thick oxide layer on its surface as a ceramic substrate 1 and a plurality of holes 7 were formed along the outer peripheral edge thereof by pressing. , And copper plates 2 and 3 of a predetermined shape made of tough pitch copper (oxygen content: 300 ppm) were prepared. The shape of the hole 7 is shown in FIG.
And the circular shape shown in Fig. 5 (diameter = 0.6 mm, depth = 0.2 mm)
And In addition, the formation intervals of the plurality of holes 7 are set such that
The shortest distance L 1 between them was 0.25 mm (= 1/2 L 2 ), and the formation position was such that the distance L 3 from the copper plates 2 and 3 was 0.5 mm.

【0039】そして、図1に示したように、窒化アルミ
ニウム基板1の両面に 2枚の銅板2、3をそれぞれ直接
接触配置し、窒素ガス雰囲気中にて 1348Kの条件で加熱
して接合させ、目的とするセラミックス回路基板4を得
た。
Then, as shown in FIG. 1, two copper plates 2 and 3 are directly placed on both surfaces of the aluminum nitride substrate 1 and heated in a nitrogen gas atmosphere under the condition of 1348K to bond them. The target ceramics circuit board 4 was obtained.

【0040】このようにして得たセラミックス回路基板
4に熱サイクル試験(TCT:233K×30分+RT×10分+398K
×30分を 1サイクルとする)を施し、この熱サイクル付
加時における応力分布を測定した。その結果を図8に示
す。なお、図8における比較例(一点鎖線で示す)は、
複数の孔7を有しない銅板を用いる以外は上記実施例1
と同一条件で作製したセラミックス回路基板に対して、
同一条件で熱サイクルを付加した際の応力分布の測定結
果である。
A thermal cycle test (TCT: 233K × 30 minutes + RT × 10 minutes + 398K) was performed on the ceramic circuit board 4 thus obtained.
X 30 minutes is defined as one cycle), and the stress distribution at the time of applying this thermal cycle was measured. FIG. 8 shows the result. The comparative example (shown by the one-dot chain line) in FIG.
Example 1 above except that a copper plate having no holes 7 is used.
For the ceramic circuit board manufactured under the same conditions as
It is a measurement result of stress distribution when a heat cycle is added under the same conditions.

【0041】図8から明らかなように、銅板2、3の外
周縁部に沿って複数の孔7を形成することにより、冷熱
サイクル付加時の応力は孔7により分散され、外周端部
の応力は複数の孔7を有しない比較例に比べて明らかに
低減されていることが分かる。これにより、窒化アルミ
ニウム基板1のクラック発生や強度低下等を防止するこ
とが可能となる。ちなみに、実施例1のセラミックス回
路基板は、 200サイクルの TCT後においてもほとんどク
ラックが発生しなかった(3%にクラック発生)のに対し
て、比較例によるセラミックス回路基板は、 200サイク
ルで窒化アルミニウム基板1の 35%にクラックが生じ
た。
As is apparent from FIG. 8, by forming a plurality of holes 7 along the outer peripheral edges of the copper plates 2 and 3, the stress at the time of applying the cooling / heating cycle is dispersed by the holes 7 and the stress at the outer peripheral edge is increased. Is clearly reduced as compared with the comparative example not having the plurality of holes 7. This makes it possible to prevent the occurrence of cracks in the aluminum nitride substrate 1 and the reduction in strength thereof. By the way, in the ceramic circuit board of Example 1, almost no cracks were generated even after 200 cycles of TCT (cracking occurred at 3%), whereas the ceramic circuit board of the comparative example was aluminum nitride after 200 cycles. 35% of the substrates 1 were cracked.

【0042】また、複数の孔7をプレス加工により形成
した銅板2、3は、プレス加工時に反りや変形等は発生
しなかったのに対し、同様にプレス加工により銅板の外
周縁部に沿って全周に溝を形成した銅板では、プレス加
工時に銅板の外周縁部に反りや変形が発生するものがあ
った。また、プレス加工時には変形の小さい銅板の場合
にも、窒化アルミニウム基板との加熱接合、放冷の際に
変形が発生していた。 実施例2 セラミックス基板1として表面に酸化物層を有する厚さ
0.6mmの窒化アルミニウム基板と、その外周縁部に沿っ
て複数の孔7がプレス加工により形成された所定形状の
厚さ 0.3mmの銅板2、3とを用意した。複数の孔7の形
状は、図3および図7に示した貫通孔(直径=0.5mm)で
ある。また、複数の孔7の形成間隔は、隣接する孔7間
の最短距離L1 を0.25mm(=1/2L2 )とし、また形成位
置は銅板2、3からの距離L3 が 0.5mmとなるようにし
た。
Further, while the copper plates 2 and 3 having the plurality of holes 7 formed by the press work did not warp or deform during the press work, similarly, the copper plates 2 and 3 were formed along the outer peripheral edge portion of the copper plate by the press work. In a copper plate having grooves formed all around, warping or deformation may occur at the outer peripheral edge of the copper plate during press working. Further, even in the case of a copper plate which is not much deformed during press working, deformation was caused during heat bonding with an aluminum nitride substrate and during cooling. Example 2 Ceramic substrate 1 having a thickness having an oxide layer on its surface
A 0.6 mm aluminum nitride substrate and 0.3 mm thick copper plates 2 and 3 having a predetermined shape in which a plurality of holes 7 were formed by pressing along the outer peripheral edge portion were prepared. The shape of the plurality of holes 7 is the through hole (diameter = 0.5 mm) shown in FIGS. 3 and 7. Further, the formation interval of the plurality of holes 7 is such that the shortest distance L 1 between the adjacent holes 7 is 0.25 mm (= 1 / 2L 2 ), and the formation position is such that the distance L 3 from the copper plates 2 and 3 is 0.5 mm. I tried to be.

【0043】そして、図2に示したように、窒化アルミ
ニウム基板1の両面に、In:Ag:Cu:Ti=14.0:59.0:23.0:
4.0 の組成の活性金属含有ろう材をペースト化したもの
を塗布し、この塗布層を介して銅板2、3を積層配置し
た後、窒素ガス雰囲気中にて加熱して接合させ、目的と
するセラミックス回路基板5を得た。
Then, as shown in FIG. 2, In: Ag: Cu: Ti = 14.0: 59.0: 23.0: on both surfaces of the aluminum nitride substrate 1.
A paste of active metal-containing brazing filler metal having a composition of 4.0 is applied, and copper plates 2 and 3 are laminated and arranged through this coating layer, and then heated in a nitrogen gas atmosphere to be joined to obtain a desired ceramic. The circuit board 5 was obtained.

【0044】このようにして得たセラミックス回路基板
5に対して熱サイクル試験を実施例1と同一条件下で実
施したところ、実施例1と同様な良好な結果が得られ、
冷熱サイクルに対する信頼性に優れることを確認した。
また、上記銅板2、3に複数の孔7をプレス加工で形成
した後の強度についても同様であった。
A thermal cycle test was carried out on the ceramic circuit board 5 thus obtained under the same conditions as in Example 1, and good results similar to those in Example 1 were obtained.
It was confirmed that the reliability of the thermal cycle was excellent.
Further, the strength was the same after the plurality of holes 7 were formed in the copper plates 2 and 3 by press working.

【0045】[0045]

【発明の効果】以上説明したように、本発明のセラミッ
クス回路基板によれば、冷熱サイクルが付加された場合
等においても、金属板に生じる熱応力や残留応力を複数
の孔により分散させることで、金属板の外周端部への応
力集中を緩和することができると共に、製造工程的に有
利な機械加工によっても金属板の変形を防止することが
できる。従って、製造工程の簡略化および製造工数の低
減を図った上で、冷熱サイクルの付加等によるセラミッ
クス基板のクラック発生や強度低下を有効に防止するこ
とができる、信頼性に優れたセラミックス回路基板を提
供することが可能となる。
As described above, according to the ceramic circuit board of the present invention, the thermal stress and the residual stress generated in the metal plate are dispersed by the plurality of holes even when the cooling / heating cycle is applied. The stress concentration on the outer peripheral edge of the metal plate can be relieved, and the deformation of the metal plate can be prevented by the machining which is advantageous in the manufacturing process. Therefore, while simplifying the manufacturing process and reducing the number of manufacturing steps, it is possible to effectively prevent the occurrence of cracks and the reduction in strength of the ceramic substrate due to the addition of a cooling / heating cycle, etc. It becomes possible to provide.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明の一実施例によるセラミックス回路基
板の構造を示す図であって、(a)は平面図、(b)は
その断面図である。
1A and 1B are views showing a structure of a ceramics circuit board according to an embodiment of the present invention, in which FIG. 1A is a plan view and FIG. 1B is a sectional view thereof.

【図2】 本発明の他の実施例によるセラミックス回路
基板の構造を示す断面図である。
FIG. 2 is a sectional view showing a structure of a ceramics circuit board according to another embodiment of the present invention.

【図3】 本発明における複数の孔の形状の一例と好ま
しい形成間隔を示す図である。
FIG. 3 is a diagram showing an example of shapes of a plurality of holes and a preferable formation interval in the present invention.

【図4】 本発明における複数の孔の形状の他の例を示
す図である。
FIG. 4 is a diagram showing another example of the shapes of a plurality of holes in the present invention.

【図5】 本発明における複数の孔の縦断面形状の一例
を示す図である。
FIG. 5 is a diagram showing an example of a vertical sectional shape of a plurality of holes in the present invention.

【図6】 本発明における複数の孔の縦断面形状の他の
例を示す図である。
FIG. 6 is a diagram showing another example of the vertical cross-sectional shape of a plurality of holes in the present invention.

【図7】 本発明における複数の孔の縦断面形状のさら
に他の例を示す図である。
FIG. 7 is a diagram showing still another example of the vertical cross-sectional shape of a plurality of holes in the present invention.

【図8】 本発明の一実施例によるセラミックス回路基
板に熱サイクルを付加した際の銅板端部近傍の応力分布
の測定結果を示す図である。
FIG. 8 is a diagram showing measurement results of stress distribution in the vicinity of an end portion of a copper plate when a thermal cycle is applied to the ceramic circuit board according to the example of the present invention.

【図9】 本発明における複数の孔の形成位置を示す図
である。
FIG. 9 is a diagram showing formation positions of a plurality of holes in the present invention.

【符号の説明】[Explanation of symbols]

1……セラミックス基板 2、3……銅板 4、5……セラミックス回路基板 6……活性金属含有ろう材層 7……複数の孔 1 ... Ceramics substrate 2, 3 ... Copper plate 4, 5 ... Ceramics circuit substrate 6 ... Active metal-containing brazing material layer 7 ... Plural holes

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】 セラミックス基板と、前記セラミックス
基板の少なくとも表面に接合された金属板とを具備する
セラミックス回路基板において、 前記金属板の前記セラミックス基板との接合面と反対面
側の外周縁部内側には、複数の孔が形成されていること
を特徴とするセラミックス回路基板。
1. A ceramic circuit board comprising a ceramics substrate and a metal plate bonded to at least the surface of the ceramics substrate, the inside of an outer peripheral edge of the metal plate opposite to the bonding surface to the ceramics substrate. A ceramic circuit board having a plurality of holes formed therein.
【請求項2】 請求項1記載のセラミックス回路基板に
おいて、 前記複数の孔は、前記金属板の外周縁部に沿って所定の
間隔で直線状に形成されていることを特徴とするセラミ
ックス回路基板。
2. The ceramic circuit board according to claim 1, wherein the plurality of holes are linearly formed at predetermined intervals along an outer peripheral edge of the metal plate. .
【請求項3】 請求項1記載のセラミックス回路基板に
おいて、 前記複数の孔は、非貫通孔であることを特徴とするセラ
ミックス回路基板。
3. The ceramic circuit board according to claim 1, wherein the plurality of holes are non-through holes.
【請求項4】 請求項1記載のセラミックス回路基板に
おいて、 前記複数の孔は、貫通孔であることを特徴とするセラミ
ックス回路基板。
4. The ceramic circuit board according to claim 1, wherein the plurality of holes are through holes.
【請求項5】 請求項1記載のセラミックス回路基板に
おいて、 前記複数の孔は、プレス加工により形成された孔である
ことを特徴とするセラミックス回路基板。
5. The ceramic circuit board according to claim 1, wherein the plurality of holes are holes formed by press working.
【請求項6】 請求項2記載のセラミックス回路基板に
おいて、 隣接する前記孔間の最短距離をL1 、前記隣接する孔の
中心間距離をL2 としたとき、 1/5L2 ≦L1 ≦ 1/2L
2 を満足することを特徴とするセラミックス回路基板。
6. The ceramic circuit board according to claim 2, wherein when the shortest distance between the adjacent holes is L 1 and the center distance between the adjacent holes is L 2 , 1 / 5L 2 ≦ L 1 ≦ 1 / 2L
Ceramic circuit board characterized by satisfying 2 .
【請求項7】 請求項1記載のセラミックス回路基板に
おいて、 前記金属板は、前記セラミックス基板に直接接合法によ
り接合されていることを特徴とするセラミックス回路基
板。
7. The ceramic circuit board according to claim 1, wherein the metal plate is bonded to the ceramic substrate by a direct bonding method.
【請求項8】 請求項1記載のセラミックス回路基板に
おいて、 前記金属板は、前記セラミックス基板に活性金属法によ
り接合されていることを特徴とするセラミックス回路基
板。
8. The ceramic circuit board according to claim 1, wherein the metal plate is bonded to the ceramic substrate by an active metal method.
【請求項9】 セラミックス基板と、前記セラミックス
基板の表裏両面にそれぞれ接合された金属板とを具備す
るセラミックス回路基板において、 前記表裏両面の金属板の前記セラミックス基板との接合
面と反対面側の外周縁部内側には、それぞれ複数の孔が
形成されていることを特徴とするセラミックス回路基
板。
9. A ceramic circuit board comprising a ceramics substrate and metal plates bonded to both front and back surfaces of the ceramics substrate, wherein the metal plates on both front and back surfaces are on the opposite side to the bonding surface to the ceramics substrate. A ceramic circuit board having a plurality of holes formed inside the outer peripheral edge.
JP5124395A 1995-03-10 1995-03-10 Ceramic circuit board Pending JPH08250823A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5124395A JPH08250823A (en) 1995-03-10 1995-03-10 Ceramic circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5124395A JPH08250823A (en) 1995-03-10 1995-03-10 Ceramic circuit board

Publications (1)

Publication Number Publication Date
JPH08250823A true JPH08250823A (en) 1996-09-27

Family

ID=12881518

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5124395A Pending JPH08250823A (en) 1995-03-10 1995-03-10 Ceramic circuit board

Country Status (1)

Country Link
JP (1) JPH08250823A (en)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001168482A (en) * 1999-09-28 2001-06-22 Toshiba Corp Ceramics circuit substrate
JP2003273289A (en) * 2002-03-15 2003-09-26 Dowa Mining Co Ltd Ceramic circuit board and power module
JP2007199600A (en) * 2006-01-30 2007-08-09 Kyocera Mita Corp Optical deflective scanner manufacturing method, optical deflective scanner, and image forming apparatus
JP2011233735A (en) * 2010-04-28 2011-11-17 Showa Denko Kk Insulating circuit substrate and method of manufacturing the same, base for power module and method of manufacturing the same
JP2013175525A (en) * 2012-02-24 2013-09-05 Denki Kagaku Kogyo Kk Method of manufacturing ceramic circuit board, and circuit board
EP1061783B1 (en) 1999-06-14 2013-11-20 Curamik Electronics GmbH Ceramic-metal substrate, particularly multiple substrate
JP2015225948A (en) * 2014-05-28 2015-12-14 Ngkエレクトロデバイス株式会社 Power module substrate
JP2018074147A (en) * 2016-10-24 2018-05-10 京セラ株式会社 Circuit board and electronic device
WO2018173921A1 (en) 2017-03-23 2018-09-27 株式会社 東芝 Ceramic metal circuit board and semiconductor device using same
JP2018166174A (en) * 2017-03-28 2018-10-25 三菱電機株式会社 Metal-ceramic jointed substrate, and method of manufacturing the same
EP3696851A1 (en) * 2019-02-18 2020-08-19 Infineon Technologies AG Semiconductor arrangement and method for producing the same
WO2023052589A1 (en) * 2021-10-01 2023-04-06 Rogers Germany Gmbh Metal-ceramic substrate and method for producing a metal-ceramic substrate
WO2024100894A1 (en) * 2022-11-11 2024-05-16 サンケン電気株式会社 Dual-side cooled power module

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1061783B1 (en) 1999-06-14 2013-11-20 Curamik Electronics GmbH Ceramic-metal substrate, particularly multiple substrate
JP2001168482A (en) * 1999-09-28 2001-06-22 Toshiba Corp Ceramics circuit substrate
JP4649027B2 (en) * 1999-09-28 2011-03-09 株式会社東芝 Ceramic circuit board
JP2003273289A (en) * 2002-03-15 2003-09-26 Dowa Mining Co Ltd Ceramic circuit board and power module
EP1345480A3 (en) * 2002-03-15 2005-06-01 Dowa Mining Co., Ltd. Ceramic circuit board and power module
JP4692708B2 (en) * 2002-03-15 2011-06-01 Dowaメタルテック株式会社 Ceramic circuit board and power module
JP2007199600A (en) * 2006-01-30 2007-08-09 Kyocera Mita Corp Optical deflective scanner manufacturing method, optical deflective scanner, and image forming apparatus
JP4651548B2 (en) * 2006-01-30 2011-03-16 京セラミタ株式会社 Optical deflection scanning device manufacturing method, optical deflection scanning device, and image forming apparatus
JP2011233735A (en) * 2010-04-28 2011-11-17 Showa Denko Kk Insulating circuit substrate and method of manufacturing the same, base for power module and method of manufacturing the same
JP2013175525A (en) * 2012-02-24 2013-09-05 Denki Kagaku Kogyo Kk Method of manufacturing ceramic circuit board, and circuit board
JP2015225948A (en) * 2014-05-28 2015-12-14 Ngkエレクトロデバイス株式会社 Power module substrate
JP2018074147A (en) * 2016-10-24 2018-05-10 京セラ株式会社 Circuit board and electronic device
WO2018173921A1 (en) 2017-03-23 2018-09-27 株式会社 東芝 Ceramic metal circuit board and semiconductor device using same
JPWO2018173921A1 (en) * 2017-03-23 2020-01-30 株式会社東芝 Ceramic metal circuit board and semiconductor device using the same
EP3608951A4 (en) * 2017-03-23 2020-12-16 Kabushiki Kaisha Toshiba Ceramic metal circuit board and semiconductor device using same
US11594467B2 (en) 2017-03-23 2023-02-28 Kabushiki Kaisha Toshiba Ceramic metal circuit board and semiconductor device using the same
US11973003B2 (en) 2017-03-23 2024-04-30 Kabushiki Kaisha Toshiba Ceramic metal circuit board and semiconductor device using the same
EP4401128A2 (en) 2017-03-23 2024-07-17 Kabushiki Kaisha Toshiba Ceramic metal circuit board and semiconductor device using same
EP4401128A3 (en) * 2017-03-23 2024-10-02 Kabushiki Kaisha Toshiba Ceramic metal circuit board and semiconductor device using same
JP2018166174A (en) * 2017-03-28 2018-10-25 三菱電機株式会社 Metal-ceramic jointed substrate, and method of manufacturing the same
EP3696851A1 (en) * 2019-02-18 2020-08-19 Infineon Technologies AG Semiconductor arrangement and method for producing the same
US11688712B2 (en) 2019-02-18 2023-06-27 Infineon Technologies Ag Semiconductor arrangement and method for producing the same
US11955450B2 (en) 2019-02-18 2024-04-09 Infineon Technologies Ag Method for producing a semiconductor arrangement
WO2023052589A1 (en) * 2021-10-01 2023-04-06 Rogers Germany Gmbh Metal-ceramic substrate and method for producing a metal-ceramic substrate
WO2024100894A1 (en) * 2022-11-11 2024-05-16 サンケン電気株式会社 Dual-side cooled power module

Similar Documents

Publication Publication Date Title
US5672848A (en) Ceramic circuit board
US5328751A (en) Ceramic circuit board with a curved lead terminal
JP4692708B2 (en) Ceramic circuit board and power module
EP1450401B1 (en) Module comprising a ceramic circuit board
JPH08250823A (en) Ceramic circuit board
JPH08255973A (en) Ceramic circuit board
JP4104429B2 (en) Module structure and module using it
JPH11265976A (en) Power-semiconductor module and its manufacture
JPH11330308A (en) Ceramic circuit board and manufacture thereof
JP2911644B2 (en) Circuit board
JP3192911B2 (en) Ceramic circuit board
JP2004253736A (en) Heat spreader module
JPH08102570A (en) Ceramic circuit board
TWI775075B (en) Ceramic substrate assemblies and components with metal thermally conductive bump pads
JP4557398B2 (en) Electronic element
JP3531133B2 (en) Power module substrate and method of manufacturing the same
JP2000286289A (en) Board laminated with metal, and semiconductor device
JPH10190176A (en) Circuit board
JPH10247763A (en) Circuit board and manufacture thereof
JP4427154B2 (en) Ceramic circuit board
JP4479531B2 (en) Ceramic circuit board and semiconductor module using the same
JP3049948B2 (en) Package manufacturing method
JPH10242330A (en) Substrate for power module and manufacture thereof
JP2001144224A (en) Metal-ceramic composite substrate
JPH1070212A (en) Substrate for power module

Legal Events

Date Code Title Description
A02 Decision of refusal

Effective date: 20040420

Free format text: JAPANESE INTERMEDIATE CODE: A02