JPH08248387A - 液晶表示装置 - Google Patents

Abstract

(57)【要約】 【目的】 電極に印加する駆動電圧波形の遅延による表
示むらを防止することが可能となる、基板面にほぼ平行
な電界を液晶層に印加する液晶表示装置を提供するこ
と。 【構成】 一方の基板上の表示領域に形成される複数の
アクティブ素子と、複数のアクティブ素子にそれぞれ接
続される複数の画素電極と、行方向のそれぞれのアクテ
ィブ素子に走査電圧を印加する複数の走査電極と、列方
向のそれぞれのアクティブ素子に信号電圧を印加する複
数の信号電極と、行方向のそれぞれの画素電極との間で
基板面にほぼ平行な電界を液晶層に印加する複数の共通
電極と、一対の基板間に挾持される液晶層と、走査電極
駆動手段と、信号電極駆動手段と共通電極駆動手段と
を、少なくとも有する液晶表示装置において、走査電極
駆動手段と共通電極駆動手段とを、表示領域の同じ側に
配置する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、液晶表示装置に係わ
り、特に、表示むらのない高画質のアクティブマトリク
ス型液晶表示装置に関する。

【０００２】

【従来の技術】従来のＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒ
ａｎｓｉｓｔｏｒ）方式の液晶表示装置としては、ツイ
ステッドネマチック表示方式に代表される表示方式を採
用したものが知られている。

【０００３】このツイステッドネマチック表示方式に代
表される表示方式を採用したＴＦＴ方式の液晶表示装置
は、液晶層を駆動する電極として２枚の透明電極を用
い、各透明電極を基板界面上に相対向させて配置し、液
晶層に印加する電界の方向を基板界面にほぼ垂直な方向
とすることで液晶の配向を制御している。

【０００４】前記した表示方式を採用しているＴＦＴ方
式の液晶表示装置においては、視角方向を変化させた際
の輝度変化が著しく、特に、中間調表示を行った場合、
視角方向により階調レベルが反転してしまう等、実用上
問題があった。

【０００５】これに対し、液晶表示装置の表示方式とし
て、液晶に印加する電界の方向を基板界面にほぼ平行な
方向とする表示方式（以下、横電界表示方式と称す）を
採用すると、明るさの視角依存性がほぼなくなることが
下記文献Ｉに記載されている。

【０００６】さらに、櫛歯電極対を用いて横電界表示方
式を採用したＴＦＴ方式の液晶表示装置の一例が、例え
ば、下記公報IIに記載されているが、横電界表示方式を
採用したＴＦＴ方式の液晶表示装置は、いまだ実用化さ
れていない。

【０００７】Ｉ 「Ｒ．Ｋｉｅｆｅｒ， Ｂ．Ｗｅｂｅ
ｒ， Ｆ．Ｗｉｎｄｓｃｈｅｉｄ ａｎｄ Ｇ． Ｂａｕ
ｒ， Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ｔｈｅ Ｔｗｅｌｆ
ｔｈＩｎｔｅｒｎａｔｉｏｎａｌ Ｄｉｓｐｌａｙ Ｒｅ
ｓｅａｒｃｈ Ｃｏｎｆｅｒｅｎｃｅ（Ｊａｐａｎ Ｄｉ
ｓｐｌａｙ， ’９２） ｐｐ．５４７−５５０」 II 特公昭６３−２１９０７号公報

【０００８】

【発明が解決しようとする課題】しかしながら、前記文
献Ｉには、薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒ
ａｎｓｉｓｔｏｒ）の構成と横電界表示方式に適した駆
動方法については何等記載されていない。

【０００９】また、前記文献Ｉに記載された構成におい
ては、十分な光透過率とコントラスト比を保つには、例
えば、８ボルト以上の高い電圧を印加する必要があり、
消費費電力が高い高耐圧の駆動ＩＣを用いる必要があ
る。

【００１０】加えて、電極間ギャップが僅かに１０μｍ
であり、通常のＴＦＴ方式の液晶表示装置の画素ピッチ
に比べて極めて狭く、液晶表示パネルの光透過率を引上
げ明るさを高めるために必須である高開口率の確保が非
常に困難である。

【００１１】また一方で、高開口率確保のために電極間
ギャップを広げると、電極間の電界強度が低下し、十分
な光透過率を保つためにより高い駆動電圧が必要とされ
る。

【００１２】一方、前記公報II（特公昭６３−２１９０
７号）には、横電界表示方式を採用したＴＦＴ方式の液
晶表示装置において、相互に咬合する櫛歯電極対を薄膜
トランジスタと接続した構成が記載されている。

【００１３】しかしながら、前記公報II（特公昭６３−
２１９０７号）に記載された構成においては、櫛歯電極
を１画素内に１７本も導入しており、十分な画素開口率
（例えば、３０％以上）を維持するためには、櫛歯電極
の電極幅を１〜２μｍ程度以下と極めて狭くする必要が
ある。

【００１４】開口率を実用レベルまで拡大し、かつ、高
電界を印加するには極めて狭い幅の電極をこのように多
数本導入し、対の電極間のギャップをできるだけ狭くす
ることが必要である。

【００１５】しかしながら、大型基板全面にわたってそ
のような細線を均一にかつ断線がないように形成するこ
とは極めて困難である。

【００１６】即ち、前記公報II（特公昭６３−２１９０
７号）に記載された横電界表示方式を採用したＴＦＴ方
式の液晶表示装置では、低駆動電圧、高画素開口率と製
造歩留まりがトレードオフの関係となり、明るい画像を
有する液晶表示装置を低コストで提供することは困難で
あると言う問題点があった。

【００１７】そのため、本出願人は、前記問題点を解決
し、横電界表示方式を採用したＴＦＴ方式の液晶表示装
置を既に出願している。

【００１８】前記本出願人により既に出願済の横電界表
示方式を採用したＴＦＴ方式の液晶表示装置によれば、
低駆動電圧化、高画素開口率化が実現可能であるとも
に、低消費電力の駆動ＩＣで駆動可能であり、それによ
り、明るく、かつ、良好な視覚特性が得られるととも
に、コストを低減することが可能である。

【００１９】しかしながら、前記本出願人により既に出
願済の横電界表示方式を採用したＴＦＴ方式の液晶表示
装置においては、電極に印加する駆動電圧波形の遅延に
より表示むらが生じると言う問題点があった。

【００２０】本発明は、前記従来技術の問題点を解決す
るためになされたものであり、本発明の目的は、基板面
にほぼ平行な電界を液晶層に印加する液晶表示装置にお
いて、電極に印加する駆動電圧波形の遅延による表示む
らを防止することが可能となる技術を提供することにあ
る。

【００２１】本発明の前記目的並びにその他の目的及び
新規な特徴は、本明細書の記載及び添付図面によって明
らかにする。

【００２２】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記の通りである。

【００２３】（１）一対の基板と、前記一方の基板上の
表示領域に形成される複数のアクティブ素子と、前記一
方の基板上に形成され前記複数のアクティブ素子にそれ
ぞれ接続される複数の画素電極と、前記一方の基板上に
行方向に形成され行方向のそれぞれのアクティブ素子に
走査電圧を印加する複数の走査電極と、前記一方の基板
上に列方向に形成され列方向のそれぞれのアクティブ素
子に信号電圧を印加する複数の信号電極と、前記一方の
基板上に行方向に形成され、前記行方向のそれぞれの画
素電極との間で基板面にほぼ平行な電界を前記液晶層に
印加する複数の共通電極と、前記一対の基板間に挾持さ
れる液晶層と、前記走査電極を駆動する走査電極駆動手
段と、前記信号電極を駆動する信号電極駆動手段と、前
記共通電極を駆動する共通電極駆動手段とを、少なくと
も有する液晶表示装置において、前記走査電極駆動手段
と共通電極駆動手段とを、前記表示領域の同じ側に配置
することを特徴とする。

【００２４】（２）前記（１）の手段において、前記走
査電極駆動手段と共通電極駆動手段とを、同一の集積回
路で構成することを特徴とする。

【００２５】

【作用】前記各手段によれば、複数のアクティブ素子を
マトリクス状に配置し、複数のアクティブ素子に接続さ
れる行方向のそれぞれの画素電極と、行方向に形成され
る複数の共通電極との間で、基板面にほぼ平行な電界を
液晶層に印加する液晶表示装置において、行方向のそれ
ぞれのアクティブ素子に走査電圧を印加する行方向に形
成された複数の走査電極および共通電極に、表示領域の
同じ側から駆動電圧を印加する。

【００２６】これにより、各画素電極における走査電極
の走査電圧波形の遅延と、各画素電極と対向する共通電
極の電圧波形の遅延とがほぼ同じになり、表示むらの発
生を防止することが可能となり、良好な表示特性が得る
ことが可能となる。

【００２７】

【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。

【００２８】なお、実施例を説明するための全図におい
て、同一機能を有するものは同一符号を付け、その繰り
返しの説明は省略する。

【００２９】図１は、本発明の一実施例である液晶表示
装置に用いられる液晶パネル内での液晶の動作を示す図
であり、図１（ａ）、（ｂ）はその側断面図を、図１
（ｃ）、（ｄ）はその正面図を示す。

【００３０】図１において、１は共通電極（コモン電
極）、２はゲート絶縁膜、３は信号電極（ドレイン電
極）、４は画素電極（ソース電極）、５は配向制御膜、
６は液晶組成物層中の液晶分子、７ａ，７ｂは基板、８
は偏光板、９は電界方向、１０は界面上の分子長軸配向
方向（ラビング方向）である。

【００３１】また、図２は、図１（ｃ）、（ｄ）に対応
する電界方向９に対する界面近傍での液晶分子長軸（光
学軸）方向１０のなす角（φLC）、偏光板８の偏光透過
軸１１のなす角（φP）の定義を示す図である。

【００３２】偏光板８及び液晶界面は、それぞれ上下に
一対あるので必要に応じて（φP1、φP2、φLC1、φLC
2）と表記する。

【００３３】図１では、薄膜トランジスタは省略され配
線電極構造の１部が示されており、また、本実施例の液
晶表示装置は複数の画素で構成されるが、ここでは一画
素の中の部分のみを示している。

【００３４】電圧無印加時のセル側断面を図１（ａ）
に、その時の正面図を図１（ｃ）に示す。

【００３５】透明な一対の基板（７ａ，７ｂ）の内側に
線状の共通電極１、および、画素電極４が形成され、そ
の上に保護膜兼用の配向制御膜５が塗布及び配向処理さ
れており、その間には液晶組成物が挟持されている。

【００３６】棒状の液晶分子６は、電界無印加時には、
電極１、４の長手方向（図１Ｘ（ｃ）正面図）に対して
若干の角度、即ち、４５度≦｜φLC｜＜９０度、をもつ
ように配向されている。

【００３７】図１、図２では、界面上の液晶分子６の長
軸配向（ラビング）方向１０を矢印で示している。

【００３８】上下界面上での液晶分子６の配向方向は、
望ましい１例として平行、即ち、φLC1＝φLC2（＝φL
C）となっている。

【００３９】液晶組成物の誘電異方性は正を想定してい
る。

【００４０】ここで、画素電極４と共通電極１のそれぞ
れに異なる電位を与えそれらの間に電位差を与えて液晶
組成物層に電界９を印加すると、液晶組成物が持つ誘電
異方性と電界との相互作用により、図１（ｂ）、図１
（ｄ）に示すように液晶分子６が反応して電界方向にそ
の向きを変える。

【００４１】この時、液晶組成物層の屈折率異方性と偏
光板との相互作用により明るさが変わる。

【００４２】次に、前記したような液晶分子６の配向方
向を変化させて、それにあわせて明るさを変化させる作
用について説明する。

【００４３】一般に、一軸性複屈折性媒体を直交配置し
た２枚の偏光板８の間に挿入した時の光透過率Ｔ／Ｔo
は次式で表される。

【００４４】

【数１】 Ｔ／Ｔo＝ｓｉｎ²（２χeff）・ｓｉｎ²（πｄeff・Δｎ／λ）……（１） ここで、χeffは、液晶組成物層の実効的な光軸方向
（実効的な分子長軸方向と偏光透過軸とのなす角）、ｄ
effは、複屈折性を有する実効的な液晶組成物層の厚
み、Δｎは屈折率異方性、λは光の波長を表す。

【００４５】なお、液晶組成物層の光軸方向を実効的な
値とした理由は、実際のセル内では界面上で液晶分子６
が固定されており、電界印加時にはセル内で全ての液晶
分子６が互いに平行、かつ、一様に配向しているのでは
なく、特に、界面近傍では大きな変形が起こっているこ
とを鑑み、それらの平均値として一様状態を想定した時
の見かけの値で取り扱うことにある。

【００４６】明るさを変化させる際の挙動としては、低
電圧印加時に暗、高電圧印加時に明状態となるノーマリ
クローズ特性と、明暗がその逆になるノーマリオープン
特性の２種類がある。

【００４７】本実施例では、前記共通電極１と画素電極
４間に印加される電圧（ＶLC）を増大させるに従い明る
さが減少し最小値をとるように偏光板８等を設定するこ
とにある。

【００４８】従って、ノーマリクローズ特性を得るに
は、偏光板８の偏光透過軸１１と電界方向９とのなす角
（φP）をラビング方向１０と電界方向９とのなす角
（φLC）より若干（２度以上３０度以下、望ましくは３
度以上１０度以下）小さな角度に配置すれば良い。

【００４９】こうすることで、あるバイアス電圧（後述
するＶOFF）を印加した状態で、（１）式におけるχeff
が“０”となり明るさに対応する光透過率Ｔ／Ｔoも
“０”となる。

【００５０】一方それより高い電界（後述するＶON）を
印加する時にはその強度に応じてχeffの値が増大し、
４５度の時に最大なる。

【００５１】一方、ノーマリオープン特性を得るには偏
光板８の偏光透過軸１１と電界方向９とのなす角φPを
ラビング方向１０と電界方向９とのなす角φLCより大幅
に（４５度以上）小さな角度に配置すれば良い。

【００５２】いずれの特性に対しても、無彩色でかつ透
過率を最大とするには実効的なｄeff・Δｎを２分の１
波長である０．２８μｍとすれば良い（ここで、光の波
長は０．５５５μｍと想定した）。

【００５３】現実には裕度があるために、０．２１から
０．３６μｍの間に入っていれば良いが、特に、誘電率
異方性が正でラビング角度｜φLC｜を１０度以下と小さ
くする時にはやや高めの０．２７から０．３３μｍの間
の値に設定すると良い。

【００５４】図３は、本実施例の液晶表示装置に用いら
れる液晶表示パネルにおける明るさの印加電圧依存性の
曲線の１例を示すグラフであり、高電圧側で明状態とな
るノーマリクローズ特性を示す。

【００５５】画素電極４と共通電極１の間に印加される
電圧（ＶLC）をほぼゼロから、徐々に増大させるに従い
明るさが一旦減少し最小値をとった後に再び増大し、や
がて印加電圧がほぼゼロの時の明るさよりも高い値を取
る。

【００５６】図４は、本実施例の液晶表示装置に用いら
れる液晶表示パネルにおける明るさの印加電圧依存性の
曲線の他の例を示すグラフであり、高電圧側で暗状態と
なるノーマリオープン特性を示す。

【００５７】なお、ここではいずれの場合も複屈折モー
ドを採用し、液晶組成物層を挟持している２枚の偏光板
８の偏光透過軸は、一方の偏光板の透過軸を界面上の液
晶分子配向方向（ラビング軸）にほぼ平行とした場合、
ノーマリクローズ特性を実現するためには、他方の偏光
板の透過軸をそれに平行とすれば良く、ノーマリオープ
ン特性とするためには、垂直とすれば良い。

【００５８】また、前記したようなある一定幅の電圧範
囲で明暗２状態が表示できる特性を実現する手段であれ
ばこれに限定されない。

【００５９】なお、本実施例の液晶表示装置に用いられ
る液晶表示パネルにおては、いずれの特性に対しても明
るさがほぼ最小値となる電圧をＶOFFと定義し、より明
るい状態を得る電圧をＶONと定義する（図３、図４参
照）。

【００６０】図５は、本実施例の液晶表示装置に用いら
れる液晶表示パネルの概略構成を示す図である。

【００６１】図６は、本実施例の液晶表示装置に用いら
れる液晶表示パネルの１画素の等価回路を示す図であ
る。

【００６２】図５、図６において、７ａ，７ｂは一対の
基板、１は共通電極、３は信号電極、１２は走査電極、
１４は薄膜トランジスタ、２１は表示領域、ＣLCは液晶
容量、ＣSは付加容量である。

【００６３】図５に示すように、液晶表示パネルは、一
対の基板（７ａ，７ｂ）から構成され、一方の基板７ａ
の表示領域２１には、マトリックス状に形成された（Ｍ
×Ｎ）個の薄膜トランジスタ１４が形成される。

【００６４】行方向の薄膜トランジスタ１４のゲートが
それぞれ走査電極１２に、また、列方向の薄膜トランジ
スタ１４のドレインがそれぞれ信号電極３に接続され、
また、薄膜トランジスタ１４のソースは、画素電極に接
続される。

【００６５】さらに、行方向の薄膜トランジスタ１４の
ソースが接続される画素電極に対向してそれぞれ共通電
極１を配置する。

【００６６】図７〜図１２は、本実施例の液晶表示装置
に用いられる液晶表示パネルの一方の基板７ａにおける
薄膜トランジスタ１４、および、各種電極構造を示す図
である。

【００６７】本実施例の液晶表示装置に用いられる液晶
表示パネルにおいては、一方の基板７ａ上に、図７に示
すように、共通電極１と走査電極１２の電極パターンを
形成する。

【００６８】次に、前記共通電極１と走査電極１２の電
極パターン上に、窒化シリコン（ＳｉＮ）等からなるゲ
ート絶縁膜２を形成し、当該ゲート絶縁膜２上に、図８
に示すように、画素電極（ソース電極）４、信号電極
（ドレイン電極）３、アルファスシリコン１３を形成す
る。

【００６９】さらに、前記画素電極（ソース電極）４、
信号電極（ドレイン電極）３、アルファスシリコン１３
の上に、窒化シリコン（ＳｉＮ）等からなる絶縁膜５０
を形成した後、配向膜５１を形成して配向制御膜５ａを
形成する。

【００７０】図９は、本実施例の液晶表示装置に用いら
れる液晶パネルにおける基板７ａ面に垂直な方向から見
た正面図、図１０〜図１２は、図９においてＡ−Ａ′
線、Ｂ−Ｂ′線、Ｃ−Ｃ′線に沿った側断面図を示す。

【００７１】薄膜トランジスタ１４は、画素電極（ソー
ス電極）４、信号電極（ドレイン電極）３、走査電極
（ゲート電極）１２、および、アモルファスシリコン１
３から構成される。

【００７２】なお、本実施例では、薄膜トランジスタ１
４として、アモルファスシリコン薄膜トランジスタ素子
を用いたが、これに限定されず、ポリシリコン薄膜トラ
ンジスタ素子、シリコンウエハ上のＭＯＳ型トランジス
タ、有機ＴＦＴ、または、ＭＩＭ（Ｍｅｔａｌ−Ｉｎｓ
ｕｌａｔｏｒ−Ｍｅｔａｌ）ダイオード等の２端子素子
（厳密にはアクティブ素子ではないが、本発明ではアク
ティブ素子とする）を用いることも可能である。

【００７３】なお、共通電極１と走査電極１２、およ
び、信号電極３と画素電極４とは、それぞれ同一の金属
層をパターン化して構成した。

【００７４】共通電極１、走査電極１２、信号電極３、
および、画素電極４の材料としては、特に制限がなく、
タンタル、アルミニウム、クロム、ポリシリコン等を用
いることが可能であるが、各駆動回路との接続端子部で
の腐食を考慮すると、共通電極１、走査電極１２、およ
び、信号電極３は、対腐食性の強い金属が望ましい。

【００７５】また、共通電極１、および、走査電極１２
には電気抵抗の低い金属が望ましいので、共通電極１、
および、走査電極１２として２層以上の金属層で構成し
てもよい。

【００７６】付加容量素子１６は、共通電極１の配線部
（図９において、走査電極１２に平行に延びた部分、即
ち、２本の共通電極１の間を結合する領域）において画
素電極４と共通電極１で絶縁保護膜２を挟む構造として
形成した。

【００７７】画素電極４は、正面図（図９）において、
２本の共通電極１の間に配置されている。

【００７８】さらに、できるだけ高い開口率を実現する
ためにゲート絶縁膜２を介して共通電極１と信号電極３
を若干（１μｍ）重ねている。

【００７９】これにより、信号配線３に平行な方向の遮
光膜２２（ブラックマトリクス）は不要になる。

【００８０】そのため、図９、図１０に示されているよ
うに、走査電極１２に平行な方向のみを遮光膜２２（ブ
ラックマトリクス）で遮光するブラックマトリクス構造
とした。

【００８１】図１３、図１４は、複数画素から構成され
る本実施例の液晶表示装置に用いられる液晶表示パネル
を示す図である。

【００８２】図１３では遮光膜２２（ブラックマトリク
ス）を省略し、図１４では遮光膜２２（ブラックマトリ
クス）で遮光した状態を示している。

【００８３】図１５は、本実施例の液晶表示装置に用い
られる液晶表示パネルの他方の基板７ｂの断面を示す断
面図である。

【００８４】図１５に示すように、本実施例の液晶表示
装置に用いられる液晶表示パネルの他方の基板７ｂに
は、カラーフィルタ３３、遮光膜２２が形成され、前記
カラーフィルタ３３および遮光膜２２の上に平坦化膜３
４を形成した後、配向膜５１を形成し配向制御膜５ｂを
形成する。

【００８５】次に、本実施例の液晶表示装置に用いられ
る液晶表示パネルの具体例について説明する。

【００８６】液晶表示パネルの一対の基板（７ａ，７
ｂ）としては、厚みが１．１ｍｍで表面を研磨した透明
なガラス基板を２枚用い、これらの基板（７ａ，７ｂ）
のうち一方の基板７ａ上に薄膜トランジスタ１４を形成
し、さらに、その上の最表面に絶縁膜兼用の配向制御膜
５ａを形成した。

【００８７】本実施例では、配向膜５１としてポリイミ
ドを採用し、その上を液晶を配向させるためのラビング
処理をした。

【００８８】他方の基板７ａ上にもポリイミドを塗布し
同様のラビング処理をした。

【００８９】上下界面上のラビング方向は互いにほぼ平
行で、かつ、印加電界方向とのなす角度を８８度（φLC
1＝φLC2＝８８°）とした。

【００９０】これらの基板間に誘電率異方性Δεが正で
その値が４．５であり、屈折率異方性Δｎが０．０７２
（５８９ｎｍ、２０℃）のネマチック液晶組成物を挟ん
だ。

【００９１】ギャップｄは、球形のポリマビーズを基板
（７ａ，７ｂ）間に分散して挾持し、液晶封入状態で
３．９μｍとした。よってΔｎ・ｄは０．２８１μｍで
ある。

【００９２】２枚の偏光板８で液晶表示パネルを挾み、
一方の偏光板８の偏光透過軸をラビング方向より若干小
さな角度、φP1＝８０°（即ち、｜φLC1−φP1｜＝８
°）に設定し、他方をそれに直交、即ち、φP2＝−１２
°とした。

【００９３】これにより、画素に印加される電圧（ＶL
C）をゼロから徐々に増大させるにしたがい明るさが増
大し最大値をとる特性（図３）を得た。

【００９４】即ち、本実施例１では、低電圧（ＶOFF）
で暗状態、高電圧（ＶON）で明状態をとるノーマリクロ
ーズ特性を採用した。

【００９５】この時の、低電圧（ＶOFF）は６．９Ｖ、
高電圧（ＶON）は９．１Ｖである。

【００９６】本実施例１の液晶表示装置の液晶表示パネ
ルにおける画素ピッチは、横方向（即ち、信号電極３の
間）は６９μｍ、縦方向（即ち、走査電極１２の間）は
２０７μｍである。

【００９７】電極幅は、複数画素間にまたがる配線電極
である走査電極１２、信号電極３、共通電極１の配線部
を、それぞれ１０μｍと広めにし、線欠陥を回避してい
る。

【００９８】一方、開口率向上のために１画素単位で独
立に形成した画素電極４、および、共通電極１の駆動電
圧印加部の幅は若干狭くし、それぞれ５μｍ、８μｍと
した。

【００９９】これらの電極の幅を狭くしたことで異物等
の混入により断線する可能性が高まるが、この場合１画
素の部分的欠落ですみ線欠陥には至らない。

【０１００】さらに、前記した如く、できるだけ高い開
口率を実現するために絶縁膜２を介して共通電極１と信
号電極を若干（１μｍ）重ね、信号配線３に平行な方向
の遮光膜２（ブラックマトリクス）を不要にしている。

【０１０１】このようにして、共通電極１と画素電極４
とのギャップが２０μｍ、開口部の長手方向の長さ１５
７μｍとなり、４４．０％の高開口率が得られた。

【０１０２】画素数は、３２０本の信号配線電極と１６
０本の配線電極とにより３２０×１６０個とした。

【０１０３】本実施例の液晶表示装置に用いられる液晶
表示パネルにおいて、光は共通電極１と画素電極４との
間を透過した液晶層に入射・変調される。

【０１０４】このため、従来のツイステッドネマチック
表示方式を採用したＴＦＴ方式の液晶表示装置のよう
に、液晶分子６の配向を制御するための透光性のある画
素電極、例えば、ＩＴＯ等の透明電極を特に形成する必
要がなく、さらに、信号電極３と同一層で形成するた
め、液晶表示パネルの製造工程を大幅に短縮可能であ
る。

【０１０５】図１６は、本実施例の液晶表示装置の駆動
回路を示す図である。

【０１０６】図１６において、１は共通電極、３は信号
電極、１２は走査電極、１４は薄膜トランジスタ、１７
はコントロール回路、１９は信号電極駆動回路、２１は
表示領域、２３は共通電極・走査電極駆動回路、ＣLCは
液晶容量、ＣSは付加容量である。

【０１０７】本実施例の液晶表示装置は、前記した液晶
表示パネルを駆動するために、一般的なＴＦＴ方式の液
晶表示装置の駆動回路と同様に、走査電極１２に走査電
圧を印加する共通電極・走査電極駆動回路２３と、信号
電極３に信号電圧を印加する信号電極駆動回路１９とを
備え、それに加えて共通電極１に電圧を印加する共通電
極・走査電極駆動回路２３を備えている。

【０１０８】図１７は、本実施例の液晶表示装置の駆動
回路の駆動電圧波形を示す図である。

【０１０９】本実施例の液晶表示装置の駆動回路をより
理解しやすくするために、本出願人により既に出願済の
横電界表示方式を採用したＴＦＴ方式の液晶表示装置の
駆動回路について説明する。

【０１１０】図１８は、本出願人により既に出願済の横
電界表示方式を採用したＴＦＴ方式の液晶表示装置の駆
動回路を示す図である。

【０１１１】図１８において、１は共通電極、３は信号
電極、１２は走査電極、１４は薄膜トランジスタ、１７
はコントロール回路、１８は走査電極駆動回路、１９は
信号電極駆動回路、２０は共通電極駆動回路、２１は表
示領域、ＣLCは液晶容量、ＣSは付加容量である。

【０１１２】図１９は、図１６に示す駆動回路の駆動電
圧波形を示す図である。

【０１１３】図１９（ａ）は、走査電極駆動回路１８か
ら供給される走査電圧波形（ＶG）を、図１９（ｂ）
は、信号電極駆動回路１９から供給される画像情報を担
った信号電圧波形（ＶD）を、図１９（ｃ）は、共通電
極１に供給する電圧波形（ＶC）を示す。

【０１１４】また、図１９（ｄ）は、画素電極４である
ソース電極に印加される電圧（ＶS）を、図１９（ｅ）
は、液晶層に印加される電圧（ＶLC）を示している。

【０１１５】信号電極３には、画像情報を担った信号電
圧波形（ＶD）が印加され、走査電極１２には、走査電
圧波形（ＶG）が信号電圧波形（ＶD）と同期をとって印
加される。

【０１１６】信号電極３から薄膜トランジスタ１４を介
して画素電極４に情報信号が伝達され、共通電極１との
間で液晶層に駆動電圧が印加される。

【０１１７】図１８に示す駆動回路においては、共通電
極１に供給する電圧波形（ＶC）は、信号電圧波形（Ｖ
D）と同期がとられ、かつ、その位相が逆にされる。

【０１１８】図１９からも明らかなように、共通電極１
に信号電圧波形と逆位相の電圧波形を印加すると液晶に
印加される実効電圧（ＶLC）を高くすることが可能とな
る。

【０１１９】液晶にかかる実効電圧（ＶLC）は、画素電
極４であるソース電極に印加される電圧（ＶS）から共
通電極１に印加される電圧（ＶC）を引いた電圧にな
る。

【０１２０】また、ゲートオフの時の画素電極４に印加
される電圧の振幅（ΔＶS）は、信号電極に印加される
電圧（ＶD）のピークツーピーク値（｜ＶDH−ＶDL｜２
Ｖsig）にほぼ比例する。

【０１２１】したがって、信号電極３（ドレイン電極）
に印加される電圧、即ち、画素電極４（ソース電極）に
印加される電圧波形と共通電極１に印加される電圧波形
とが互いに逆位相の関係にあれば、液晶に印加される実
効電圧（ＶLC）のピークツーピーク値はそれらの和にな
り、信号電極３に印加される電圧が低くとも液晶により
高い電圧を印加できる。

【０１２２】それに伴い、前記した偏光板８等の設定等
により、明るさの最小値を得る電圧（ＶOFF）と、十分
な明るさが得られる電圧（ＶON）との差のダイナミック
レンジに対応する電圧幅が狭められ、より信号電圧波形
の振幅が低く抑制される。

【０１２３】図１８に示す駆動回路では、共通電極１に
も電圧波形を印加する駆動回路２０を備えることによ
り、前記した電気光学的特性とこの簡素な回路とを組み
合わせることにより、もっとも数多く使用し、かつ、画
像情報を担うために高価になる信号電極駆動回路１９の
コストを低減できる。

【０１２４】全回路コストのかなりの部分を占める信号
電極駆動回路１９のコストを低減させることにより、液
晶表示装置全体のコストを大きく低減することが可能で
ある。

【０１２５】一般に、駆動ＩＣの製造コストは耐圧（最
大出力電圧）に強く依存し、低いほど低減しやすい。

【０１２６】一方、共通電極駆動回路２０の方は、基本
的には出力端子が１つあれば十分であり、さらに、画像
情報を担わせる必要もなく出力電圧を多少高くしてもさ
ほど大きなコスト上昇には結びつかない。

【０１２７】図１８に示す駆動回路においては、各電極
へ印加する電圧波形の振幅を下記の通りに設定する。

【０１２８】ＶD-CENTER＝14.0、ＶGH＝28.0、ＶGL＝
0、ＶDH＝15.1、ＶDL＝12.9、ＶCH＝20.4、ＶCL＝4.39 その結果、下表に示すような、ゲート電極とソース電極
の間の寄生容量による飛込み電圧ΔＶGS(+)、ΔＶGS
(-)、画素電極に印加される電圧ＶS、液晶に印加される
電圧ＶLCが得られた。なお、電圧の単位は以後すべてボ
ルトとする。

【０１２９】

【表１】

【０１３０】これにより、図３に示すＶON、ＶOFFは、
それぞれ９．１６ボルト、６．８５ボルトとなり、十分
に高いコントラスト比８０を得ることができる。

【０１３１】また、図１９に示す駆動電圧波形を用いる
液晶駆動回路では、信号電極３に供給する駆動電圧波形
の振幅ＶDP-P（＝ＶDH−ＶDL）は、僅かに２．２ボルト
という大変に低い値で駆動できる。

【０１３２】本実施例の液晶表示装置に用いられる液晶
表示パネルでは、主として基板面に平行な電界を印加す
ることで明るさを変化させているが、この場合前記図７
に示す等価回路における液晶容量ＣLCが、基板面に垂直
な電界を印加する方式と比較してその容量成分が著しく
低い。

【０１３３】これは、電極が面状であったものが線状に
なったこと、および電極間ギャップが広がったことによ
る。

【０１３４】図６に示す等価回路において、液晶層の容
量ＣLCが前記した如く小さくなったため、走査電極１２
と信号電極３との間に形成される寄生容量ＣGSが相対的
に増大する。

【０１３５】本実施例の場合、液晶の容量ＣLCが３０ｆ
Ｆ程度であるのに対し、寄生容量ＣGSは２０〜５０ｆＦ
となる。

【０１３６】この寄生容量ＣGSは、図１９に示す飛込み
電圧ΔＶGSの大きさを支配し、画素に印加する実効電圧
の変動要因になる。

【０１３７】この現象を抑制するために、図１７に示す
駆動電圧波形においては、極力走査電極１２と共通電極
１との間の電位差を抑制するように、選択期間以外には
ゲート電極の電位と共通電極１の電位とがほぼ同一とな
るように、走査電極１２に供給する走査電圧（ＶG）を
設定する。

【０１３８】また、１ライン毎に共通電極１に印加する
電圧（ＶC）を反転している。

【０１３９】そのため、図１７に示す駆動波形において
は、図１７に示す駆動電圧波形において、走査電極１２
に供給する走査電圧（ＶG）のレベルが、Ｈｉｇｈレベ
ルの電圧（ＶGH）とＬｏｗレベルの電圧（ＶGL）の２値
レベルであったものが、Ｌｏｗレベルの電圧（ＶGL）
が、第１のＬｏｗレベル（ＶGLH）と第２のＬｏｗレベ
ル（ＶGLL）の３値となっている。

【０１４０】走査電極１２に供給する走査電圧（ＶG）
の第１のＬｏｗレベル（ＶGLH）と第２のＬｏｗレベル
（ＶGLL）は、それぞれ共通電極１に印加する電圧波形
（ＶC)のＨｉｇｈレベル（ＶCH）とＬｏｗレベル（ＶC
L）と同一に設定している。

【０１４１】さらに、図１７に示す駆動波形において
は、共通電極１に印加する電圧波形をフレーム毎に変化
させるフレーム反転方式を採用している。

【０１４２】図１７に示す各駆動電圧波形の電位は、走
査電極１２への供給電位のレベルを３値としたこと以外
は、図１９に示す駆動電圧波形と基本的には同じであ
る。

【０１４３】図１８に示す駆動回路において、図１７に
示す各駆動電圧波形を用いると、寄生容量ＣGSの影響が
抑制でき、付加容量ＣSも小さくでき、さらに、付加容
量ＣSを除去することも可能である。

【０１４４】付加容量ＣSの低減は、駆動ＩＣの負荷を
引き下げるのに有効であり、より安価なＩＣの適用が可
能となる。

【０１４５】しかしながら、図１８に示す駆動回路にお
いて、図１７に示す駆動電圧波形を用いると、共通電極
１と走査電極１２の相対的な波形歪の差が大きくなり、
均一な表示特性が得られにくくなる。

【０１４６】図２０は、図１８に示す駆動回路におい
て、図１７に示す駆動電圧波形を用いた場合の共通電極
１と走査電極１２との相対的な波形歪を説明するための
図である。

【０１４７】図２０に示すように、通常走査電極１２の
配線ラインは、抵抗Ｒおよび容量Ｃを有しており、さら
に、容量Ｃは全体で１００ｐＦ程度の比較的大きな容量
を有しており、これは、共通電極１の配線ラインについ
ても言えることである。

【０１４８】抵抗Ｒおよび容量Ｃを有する配線ラインに
パルス電圧を印加すると、図１９に示すように、パルス
電圧に立ち上がり遅延が生る。

【０１４９】このため、前記走査電極１２および共通電
極１を、図１７に示すような電圧波形ＶC、および、電
圧波形（ＶG）で駆動する場合、駆動回路に近いところ
と遠いところでは容量による波形歪が発生する。

【０１５０】したがって、図１８に示すような駆動回路
において、共通電極駆動回路２０と走査電極駆動回路１
８を表示領域２１をはさんで反対側に位置させ、互いに
向き合う形で駆動すると、共通電極駆動回路２０と走査
電極駆動回路１８に近いところの画素では、共通電極１
と走査電極１２の相対的な波形歪の差が大きくなり、均
一な表示特性が得られにくくなり、表示むらが生じる。

【０１５１】本実施例の液晶表示装置においては、共通
電極駆動回路２０が、表示領域２１をはさんで走査電極
駆動回路１８と反対側に配置されている図１８に示す駆
動回路と異なり、図１６に示すように、表示領域２１の
同じ側に共通電極・走査電極駆動回路２３を配置してい
る。

【０１５２】そのため、本実施例の液晶表示装置の駆動
回路では、表示領域２１内のどの位置においても共通電
極１と走査電極１２との相対的な波形歪の差は小さく抑
えられ、均一な表示特性を得ることが可能となり、表示
むらの発生を防止することが可能となる。

【０１５３】なお、共通電極・走査電極駆動回路２３を
同一の半導体集積回路で構成できることは言うまでもな
い。

【０１５４】図２１ないし図２３は、図１６に示す共通
電極・走査電極駆動回路２３の構成例を示す図である。

【０１５５】図２１ないし図２３に示す共通電極・走査
電極駆動回路２３は、半導体駆動回路チップ（ＣＨＩ）
がフレキシブル配線基板に搭載されたフィルムキャリア
パッケージ（ＴＣＰ）を使用した構成例である。

【０１５６】また、モジュールの額縁周辺を縮小するこ
とができる方法として、半導体駆動回路チップ（ＣＨ
Ｉ）を直接基板７ａ上に異方性導電膜等で搭載するチッ
プオンガラス実装でも、以下に説明する半導体駆動回路
チップ（ＣＨＩ）の構成とすることが可能である。

【０１５７】図２１に示す半導体駆動回路チップ（ＣＨ
Ｉ）では、各出力端子毎に交互に共通電極駆動用と走査
電極駆動用の回路が設計されており、このため半導体駆
動回路チップ（ＣＨＩ）の大きさが比較的大きくなる
が、共通電極駆動用配線と走査電極駆動用配線の交差す
る部分がないためノイズの影響を受けにくく良好な出力
波形が得られる。

【０１５８】フィルムキャリアパッケージ（ＴＣＰ）を
使用する場合には、半導体駆動回路チップ（ＣＨＩ）の
共通電極駆動用と走査電極駆動用の各出力端子は、フレ
キシブル配線基板の配線３０と３１に電気的に接続さ
れ、さらに、基板７ａ上の共通電極駆動用配線１ａと走
査電極駆動用配線１２ａに電気的に接続される。

【０１５９】半導体駆動回路チップ（ＣＨＩ）への電源
やクロックの入力は、プリント基板（ＰＣＢ）側の配線
からフィルムキャリアパッケージ（ＴＣＰ）のアウター
リード配線（ＴＢ）に入力される。

【０１６０】図２２に示す半導体駆動回路チップ（ＣＨ
Ｉ）では、走査電極駆動用の出力端子が１列に並んでお
り、共通電極駆動用の出力端子は、その外側で１あるい
は２出力端子が設計されている。

【０１６１】このため、半導体駆動回路チップ（ＣＨ
Ｉ）の大きさは、共通電極駆動用の出力端子が減少した
分だけ小さくなる。

【０１６２】共通電極駆動用配線３０は、２層以上のフ
レキシブル配線基板を使用し、走査電極駆動用配線３１
と交差し、半導体駆動回路チップ（ＣＨＩ）の共通電極
駆動用の出力端子に電気的に接続される。

【０１６３】これらの交差配線は、チップオンガラス実
装の場合は、基板７ａ上の配線パターンを使用すること
になる。

【０１６４】図２３に示す半導体駆動回路チップ（ＣＨ
Ｉ）では、走査電極駆動用の出力端子のみが１列に並ん
でおり、共通電極駆動用電圧は、図示されていない専用
の共通電極駆動用の半導体駆動回路チップ（ＣＨＩ）か
ら、プリント基板（ＰＣＢ）側の配線３２、アウターリ
ード配線（ＴＢ）、フレキシブル配線基板の配線３０を
経由し、基板７ａ上の共通電極駆動用配線１ａに供給さ
れる。

【０１６５】このため、半導体駆動回路チップ（ＣＨ
Ｉ）の大きさは、大幅に減少し、しかも原価低減にも有
利となる。

【０１６６】以上、本発明を実施例に基づき具体的に説
明したが、本発明は、前記実施例に限定されるものでは
なく、その要旨を逸脱しない範囲で種々変更し得ること
は言うまでもない。

【０１６７】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。

【０１６８】（１）本発明によれば、行方向のそれぞれ
の画素電極と、行方向に形成される複数の共通電極との
間で、基板面にほぼ平行な電界を液晶層に印加する液晶
表示装置において、行方向のそれぞれのアクティブ素子
に走査電圧を印加する行方向に形成された複数の走査電
極および共通電極に、表示領域の同じ側から駆動電圧を
印加する。

【０１６９】これにより、各画素電極における走査電極
の走査電圧波形の遅延と、各画素電極と対向する共通電
極の電圧波形の遅延とがほぼ同じになり、表示むらの発
生を防止することが可能となり、良好な表示特性が得る
ことが可能となる。

【図面の簡単な説明】

【図１】本発明の一実施例である液晶表示装置に用いら
れる液晶パネル内での液晶の動作を示す図である。

【図２】図１（ｃ）、（ｄ）に対応する電界方向９に対
する界面近傍での液晶分子長軸（光学軸）方向１０のな
す角（φLC）、偏光板８の偏光透過軸１１のなす角（φ
P）の定義を示す図である。

【図３】本実施例の液晶表示装置に用いられる液晶表示
パネルにおける明るさの印加電圧依存性の曲線の１例を
示すグラフであり、高電圧側で明状態となるノーマリク
ローズ特性を示す。

【図４】本実施例の液晶表示装置に用いられる液晶表示
パネルにおける明るさの印加電圧依存性の曲線の他の例
を示すグラフであり、高電圧側で暗状態となるノーマリ
オープン特性を示す。

【図５】本実施例の液晶表示装置に用いられる液晶表示
パネルの概略構成を示す図である。

【図６】本実施例の液晶表示装置に用いられる液晶表示
パネルの１画素の等価回路を示す図である。

【図７】本実施例の液晶表示装置に用いられる液晶表示
パネルの一方の基板７ａにおける薄膜トランジスタ１
４、および、各種電極構造を示す図である。

【図８】本実施例の液晶表示装置に用いられる液晶表示
パネルの一方の基板７ａにおける薄膜トランジスタ１
４、および、各種電極構造を示す図である。

【図９】本実施例の液晶表示装置に用いられる液晶パネ
ルにおける基板７ａ面に垂直な方向から見た正面図であ
る。

【図１０】図９においてＢ−Ｂ′線に沿った側断面図を
示す。

【図１１】図９においてＡ−Ａ′線に沿った側断面図を
示す。

【図１２】図９においてＣ−Ｃ′線に沿った側断面図を
示す。

【図１３】複数画素から構成される本実施例の液晶表示
装置に用いられる液晶表示パネルを示す図である。

【図１４】複数画素から構成される本実施例の液晶表示
装置に用いられる液晶表示パネルを示す図である。

【図１５】本実施例の液晶表示装置に用いられる液晶表
示パネルの他方の基板７ｂの断面を示す断面図である。

【図１６】本実施例の液晶表示装置の駆動回路を示す図
である。

【図１７】本実施例の液晶表示装置の駆動回路の駆動電
圧波形を示す図である。

【図１８】本出願人により既に出願済の横電界表示方式
を採用したＴＦＴ方式の液晶表示装置の駆動回路を示す
図である。

【図１９】図１６に示す駆動回路の駆動電圧波形の１例
を示す図である。

【図２０】図１６に示す駆動動回路において、図１８に
示す駆動電圧波形を用いた場合の共通電極１と走査電極
１２との相対的な波形歪を説明するための図である。

【図２１】図１６に示す共通電極・走査電極駆動回路２
３の構成例を示す図である。

【図２２】図１６に示す共通電極・走査電極駆動回路２
３の構成例を示す図である。

【図２３】図１６に示す共通電極・走査電極駆動回路２
３の構成例を示す図である。

【符号の説明】

１…共通電極（コモン電極）、１ａ…基板上の共通電極
駆動用配線、２…ゲート絶縁膜、３…信号電極（ドレイ
ン電極）、４…画素電極（ソース電極）、５ａ，５ｂ…
配向制御膜、６…液晶組成物層中の液晶分子、７ａ，７
ｂ…基板、８…偏光板、９…電界方向、１０…界面上の
分子長軸配向方向（ラビング方向）、１１…偏光板８の
偏光透過軸方向、１２…走査電極（ゲート電極）、１２
ａ…基板上の走査電極駆動用配線、１３…アモルファス
シリコン、１４…薄膜トランジスタ、１６…付加容量、
１７…コントロール回路、１８…信号電極駆動回路、１
９…走査電極駆動回路、２０…共通電極駆動回路、２１
…表示領域、２２…遮光層、３０…フレキシブル配線基
板の共通電極駆動用配線、３１…フレキシブル配線基板
の走査電極駆動用配線、３２…プリント基板（ＰＣＢ）
側の配線、３３…カラーフィルタ、３４…平坦化膜、５
０…絶縁膜、５１…配向膜、ＣLC…液晶容量、ＣS…付
加容量、ＣＨＩ…半導体駆動回路チップ、ＴＣＰ…フィ
ルムキャリアパッケージ、ＴＢ…アウターリード配線、
ＰＣＢ…プリント基板。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 三島 康之 千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内

Claims (2)

【特許請求の範囲】
1. 【請求項１】 一対の基板と、前記一方の基板上の表示
   領域に形成される複数のアクティブ素子と、前記一方の
   基板上に形成され前記複数のアクティブ素子にそれぞれ
   接続される複数の画素電極と、前記一方の基板上に行方
   向に形成され行方向のそれぞれのアクティブ素子に走査
   電圧を印加する複数の走査電極と、前記一方の基板上に
   列方向に形成され列方向のそれぞれのアクティブ素子に
   信号電圧を印加する複数の信号電極と、前記一方の基板
   上に行方向に形成され、前記行方向のそれぞれの画素電
   極との間で基板面にほぼ平行な電界を前記液晶層に印加
   する複数の共通電極と、前記一対の基板間に挾持される
   液晶層と、前記走査電極を駆動する走査電極駆動手段
   と、前記信号電極を駆動する信号電極駆動手段と、前記
   共通電極を駆動する共通電極駆動手段とを、少なくとも
   有する液晶表示装置において、前記走査電極駆動手段と
   共通電極駆動手段とを、前記表示領域の同じ側に配置す
   ることを特徴とする液晶表示装置。
2. 【請求項２】 前記走査電極駆動手段と共通電極駆動手
   段とを、同一の集積回路で構成することを特徴とする請
   求項１に記載された液晶表示装置。