JP2009145470A - 表示装置 - Google Patents

Abstract

【課題】マルチ絵素駆動で駆動される表示装置において、額縁の狭小化が実現可能である表示装置を実現する。
【解決手段】表示装置に備えられるゲートドライバ実装基板１は、補助容量駆動信号を各補助容量配線に供給するための端子「ＣＳＶｔｙｐｅＡ１´」〜「ＣＳＶｔｙｐｅＡ４´」と、走査線駆動信号を各走査線に供給するための端子「ＯＧ１」〜「ＯＧ２７２」を備える。少なくとも端子「ＣＳＶｔｙｐｅＡ１´」〜「ＣＳＶｔｙｐｅＡ４´」におけるいずれか１個の端子は、端子「ＯＧ１」〜「ＯＧ２７２」におけるいずれか２個の端子に設けられている。
【選択図】図１

Description

本発明は、ワードプロセッサ、パーソナルコンピュータ、及びテレビジョン放送の受信機等に用いられる表示装置に関するものである。特に、本発明は、アクティブマトリクス型液晶表示装置等の表示装置に関するものである。

液晶表示装置は、高精細、薄型、軽量、及び低消費電力等の優れた特長を有する平面表示装置であり、近年、表示性能の向上、生産能力の向上、及び、他の表示装置に対する価格競争力の向上に伴い、市場規模が急速に拡大している。

こうした液晶表示装置では、表示品位の改善が進む状況下において、視野角特性に関する問題として、白浮き等、表示輝度の階調依存性であるγ特性の視角依存性の問題が新たに顕在化してきている。

γ特性の視角依存性の問題とは、正面方向からの観測時におけるγ特性と、斜方向からの観測時におけるγ特性とが異なる問題である。正面方向からの観測時と斜方向からの観測時とでγ特性が異なるということは、階調表示状態が観測方向によって異なるということを意味する。このγ特性の視角依存性の問題は、写真等の画像を表示する場合、受信機が受信したテレビジョン放送を表示する場合等において、特に大きな問題となる。

上記γ特性の視角依存性の問題を改善するための技術としては、従来、マルチ絵素駆動と呼ばれる技術が提案されている（特許文献１参照）。マルチ絵素駆動とは、１つの表示絵素を、輝度の異なる２つ以上の副絵素に分割して構成することで、視野角特性、即ち、γ特性の視角依存性を改善する技術である。

以下では、マルチ絵素駆動の原理について、図８ないし図１３を参照して説明を行う。

図８は、液晶表示装置の液晶表示パネルにおけるγ特性を示すグラフである。なお、図８に示すグラフにおいて、縦軸は輝度比であり、横軸は階調（電圧）である。図８に示すグラフにおいて、実線により示されている特性は、通常の駆動方式で駆動される液晶表示パネルを、正面方向から観測した場合におけるγ特性であり、こうしたγ特性を有する場合においては、最も正常な視認性が得られる。なお、ここで通常の駆動方式とは、１つの表示絵素が複数の副絵素に分割されない駆動方式のことを意味する。図８に示すグラフにおいて、破線により示されている特性は、通常の駆動方式で駆動される液晶表示パネルを、斜方向から観測した場合におけるγ特性であり、こうしたγ特性を有する場合においては、正常な視認性に対するγ特性のズレが生じている。なお、該ズレの度合いは、輝度比が０または１に近い部分で小さくなっており、輝度比が０または１に遠い部分で大きくなっている。つまり、該ズレの度合いは、明輝度及び暗輝度を示す部分では小さくなっており、中間調を示す部分では大きくなっている。このため、斜方向からの視認における中間調の表示輝度は非常に大きくなり、その結果、斜方向からの視認では、白浮き等が生じる。

一方、マルチ絵素駆動では、１つの表示絵素において目標となる輝度を得る場合に、該１つの表示絵素を構成する複数の副絵素における平均輝度を、該目標となる輝度とするように、絵素の駆動を制御する。マルチ絵素駆動では、正面方向から観測した場合におけるγ特性が、通常の駆動方式と同様の特性となる。つまり、マルチ絵素駆動では、正面方向から観測した場合におけるγ特性が、図８に示すグラフにおいて、実線により示されている特性となり、最も正常な視認性が得られる。一方で、マルチ絵素駆動では、斜方向から観測した場合におけるγ特性が、図８に示すグラフにおいて、一点鎖線により示されている特性となり、輝度のズレは低減される。これは、輝度のズレが小さい明輝度付近及び暗輝度付近の領域の表示を副絵素毎により行い、かつ、該副絵素の輝度の平均によって、中間調輝度の領域の表示を行うことによる。

次に、マルチ絵素駆動で駆動される液晶表示装置の表示絵素の構成例を、図９に示す。

図９に示すとおり、１つの表示絵素１２０は、副絵素１２１、１２２という複数の副絵素に分割されている。副絵素１２１は、ＴＦＴ（Thin Film Transistor）１２３を介して走査線Ｇｎ及び信号線Ｓｍに接続されている。副絵素１２２は、ＴＦＴ１２４を介して走査線Ｇｎ及び信号線Ｓｍに接続されている。ＴＦＴ１２３、１２４のゲート電極は、互いに共通（同一）の走査線Ｇｎに接続されている。また、ＴＦＴ１２３、１２４のソース電極は、互いに共通（同一）の信号線Ｓｍに接続されている。

副絵素１２１は、液晶容量ＣＬＣ１００及び補助容量ＣＣＳ１００を有している。液晶容量ＣＬＣ１００及び補助容量ＣＣＳ１００はいずれも、一方の電極がＴＦＴ１２３のドレイン電極に接続されている。液晶容量ＣＬＣ１００の他方の電極は、対向電圧ＶＣＯＭ１００に接続されている。補助容量ＣＣＳ１００の他方の電極は、補助容量配線１２５に接続されている。これにより、補助容量ＣＣＳ１００には、補助容量配線１２５から補助容量対向電圧（以下、ＣＳ電圧と称する）が印加され得る。

また、副絵素１２２は、液晶容量ＣＬＣ１０１及び補助容量ＣＣＳ１０１を有している。液晶容量ＣＬＣ１０１及び補助容量ＣＣＳ１０１はいずれも、一方の電極がＴＦＴ１２４のドレイン電極に接続されている。液晶容量ＣＬＣ１０１の他方の電極は、対向電圧ＶＣＯＭ１０１に接続されている。補助容量ＣＣＳ１０１の他方の電極は、補助容量配線１２６に接続されている。これにより、補助容量ＣＣＳ１０１には、補助容量配線１２６から、上記補助容量ＣＣＳ１００に供給され得るＣＳ電圧と異なるＣＳ電圧が印加され得る。

図９に示す表示絵素１２０において、副絵素１２１、１２２のそれぞれに印加されるソース電圧及びＣＳ電圧の波形の一例を図１０に示す。

図９に示す構成を有する表示絵素１２０では、分割された複数の副絵素１２１、１２２に対して、それぞれ異なるＣＳ電圧を印加する。これにより、ＴＦＴ１２３のドレイン電極に印加される電圧は、ＴＦＴ１２４のドレイン電極に印加される電圧とは異なる電圧となる。そして、副絵素１２１、１２２では、表示される階調も互いに異なることとなる。なおこの場合、ＣＳ電圧は、ＡＣ（alternating current）により駆動されることとなる。具体的に、ＴＦＴ１２３、１２４のソース電極は、互いに同じゲートタイミングでオンされるが、ＴＦＴ１２３、１２４のドレイン電極に接続されるＣＳ電極（即ち、補助容量ＣＣＳ１００、ＣＣＳ１０１）の電圧は、互いに異なるため、ＴＦＴ１２３とＴＦＴ１２４とでは、実際に保持される電圧が異なることとなる。そして、これにより、副絵素１２１、１２２では、互いに異なる輝度、即ち、互いに異なる階調の表示が実現可能となる。

なお、補助容量配線１２５におけるＣＳ電圧の振幅と、補助容量配線１２６におけるＣＳ電圧の振幅とは、図１０に示すとおり、互いに略同一の振幅及び周波数を有すると共に、位相が概ね１８０度異なる。また、次フレームにおいては、ＴＦＴ１２３、１２４のソース電圧の反転に合わせて、ＣＳ電圧は反転する。こうしてＣＳ電圧は、ＡＣにより駆動されることとなる。

ここで、副絵素１２１に印加される電圧Ｖａ、及び副絵素１２２に印加される電圧Ｖｂは、目標となる輝度を与える本来の印加電圧Ｖｍに対して、
Ｖｍ＝（Ｖａ＋Ｖｂ）／２
という関係を満足する。このことから、上記目標となる輝度は、副絵素１２１、１２２の表示輝度の平均によって得られるということが分かる。

また、特許文献２には、水平走査期間の短い高精細の液晶表示パネルに対して、ＣＳ電圧の反転をフレーム周期より長い周期にて行う技術が開示されている。

高精細の液晶表示パネルにおいては、水平走査期間が短くなると共に、補助容量の数が多くなる。こうした液晶表示パネルでは、ＣＳ電圧を与えるための信号（補助容量駆動信号）の波形に鈍りが発生する。この波形鈍りの程度は、液晶表示パネル内の場所によって異なるため、副絵素電極へと印加される実効的な電圧も、該液晶表示パネル内の場所によって異なることとなる。これにより、液晶表示パネルでは、表示の輝度のムラが発生する問題が発生していた。

上記の問題を解決するため、特許文献２に開示されている技術では、ＣＳ電圧の振動周期を長くしている。これにより、特許文献２に開示されている技術では、上記表示の輝度のムラを低減している。

例えば、１フレーム毎にＣＳ電圧の波形を反転させる場合は、図１０に示すとおり、２種類のＣＳ電圧波形（即ち、上記Ｖａ及びＶｂの基となるＣＳ電圧波形）を用意する必要がある。

また、図１１（ａ）・（ｂ）のグラフでは、２フレーム毎にＣＳ電圧の波形を反転させる例を示している。２フレーム毎にＣＳ電圧の波形を反転させる場合は、位相が１フレーム分だけずれた波形を有するＣＳ電圧をさらに用意する必要があるため、図１１（ａ）・（ｂ）のグラフに示すとおり、「ＶＣＳＶｔｙｐｅＡ１」〜「ＶＣＳＶｔｙｐｅＡ４」という４種類のＣＳ電圧を用意する必要がある。また、この場合、液晶表示パネル上でのＣＳ電圧の信号線は、図１２に示すとおり、絵素の両端、かつ、補助容量配線１５０に直交する方向に、「ＣＳＶｔｙｐｅＡ１」〜「ＣＳＶｔｙｐｅＡ４」からなる幹線１５１が配置されている。そして、ＣＳ電圧は、幹線１５１から引き出された補助容量配線１５０により、各補助容量１５２へと供給されている。

また、図１３には、液晶表示パネルのガラス基板における、補助容量駆動信号の配線を示す。

液晶表示パネル１６０のガラス基板１６１には、信号線Ｓｍに表示信号を供給するソースドライバ１６２と、走査線Ｇｎに走査線駆動信号（走査線信号）を与えるゲートドライバ１６３と、が実装されている。ここでは、ゲートドライバ１６３として、ゲートドライバ１６３Ａ、１６３Ｂが実装されている。

ソースドライバ１６２を制御する信号、ゲートドライバ１６３を制御する信号、及び補助容量駆動信号は、図示しないコントローラにて生成されて、ソースドライバ１６２に供給されている。このうち、ゲートドライバ１６３を制御する信号及び補助容量駆動信号は、ソースドライバ１６２のパッケージ上に設けられた配線１６４を通じて、ガラス基板１６１上の配線１６５に与えられている。さらに、このうち、ゲートドライバ１６３を制御する信号は、ガラス基板１６１上の配線１６５を通じて、ゲートドライバ１６３Ａの入力端子に供給されている。

ゲートドライバ１６３Ａは、上記走査線駆動信号を生成すると共に、次段のゲートドライバ１６３Ｂへと、上記制御信号（ソースドライバ１６２を制御する信号及びゲートドライバ１６３を制御する信号）を供給する。

補助容量駆動信号を供給するガラス基板１６１上の配線１６５は、基幹信号線として、基幹配線１６６を、走査線Ｇｎと直交する方向に伸長している。そして、補助容量駆動信号は、基幹配線１６６から引き出された補助容量配線ＣＳＬにより、各補助容量ＣＣＳに供給されている。なお、図１３に示す参照符号であって、説明を行っていない、参照符号「ＣＬＣ」は液晶容量、参照符号「ＶＣＯＭ」は対向電圧である。

また、ゲートドライバ等の駆動用ＬＳＩ（Large Scale Integration）の実装方法として、特許文献３には、例えばシリコンにより構成されたドライバソケット（いわゆる、インターポーザ基板）を使用して、狭ピッチで構成される駆動用ＬＳＩの出力端子を広げている、液晶ドライバ実装パッケージが開示されている。この液晶ドライバ実装パッケージによれば、ＬＳＩとパネルとの接続を中継する基材（いわゆる、テープキャリア）の端子ピッチが狭ピッチである必要がなくなるため都合が良い。

以下、この技術について、図１４ないし図１６を参照して説明を行う。

図１４（ａ）は、特許文献３に係るＩＣチップ実装パッケージの上面図であり、図１４（ｂ）は、同図（ａ）のＧ−Ｇ線における矢視断面図である。

特許文献３に係るＩＣチップ実装パッケージの特徴は、ドライバソケット４０１にあると言える。

図１５、図１６は、ドライバソケット４０１を示す図である。図１５（ａ）は、ドライバソケット４０１に集積回路である液晶ドライバ６０１が実装された状態を示す斜視図であり、図１５（ｂ）は、同図（ａ）のＩ１−Ｉ１線における矢視断面図である。さらに、図１６は、該液晶ドライバ６０１が該ドライバソケット４０１に実装される様子を示す図である。

図１５（ａ）、（ｂ）に示すとおり、ドライバソケット４０１には、ドライバソケット‐フィルム（図１４（ｂ）のフィルム５０１参照）間バンプ４０２、ドライバ‐ドライバソケット間バンプ４０３、及びドライバソケット上配線４０５が設けられている。

ドライバソケット４０１のドライバ‐ドライバソケット間バンプ４０３は、ドライバソケット４０１と、液晶ドライバ６０１に設けられたドライババンプ４０４と、を接続する（図１５（ｂ）参照）。ドライバ‐ドライバソケット間バンプ４０３とドライババンプ４０４とにおけるバンプのピッチは略同ピッチであり、例えば２０μｍ以下である。

一方、ドライバソケット４０１のドライバソケット‐フィルム間バンプ４０２は、ドライバソケット４０１とフィルム５０１に設けられた配線５０２とを接続している（図１４（ｂ）参照）。ドライバソケット‐フィルム間バンプ４０２のピッチは、例えば５０μｍ以上となっており、ドライバ‐ドライバソケット間バンプ４０３とドライババンプ４０４とにおけるバンプのピッチよりも広い。

そして、図１５（ａ）に示す液晶ドライバ６０１が設けられたドライバソケット４０１を、ドライバソケット‐フィルム間バンプ４０２を用いて、図１４（ｂ）に示すフィルム５０１に実装する。

ドライバソケット４０１を使用しない場合、実装を行うフィルム５０１におけるバンプのピッチとしては、液晶ドライバ６０１のドライババンプ４０４のピッチに合わせた、２０μｍ以下のピッチが必要になるが、ドライバソケット４０１を使用した場合は、ドライバソケット４０１のドライバソケット‐フィルム間バンプ４０２のピッチである５０μｍとすることが可能となる。
特開２００４−６２１４６号公報（２００４年２月２６日公開） 特開２００５−１８９８０４号公報（２００５年７月１４日公開） 国際公開番号 ＷＯ ２００７／０５２７６１ Ａ１（２００７年５月１０日公開）

特許文献１に開示されている技術において、上述した液晶表示パネルにおける表示の輝度のムラを低減するためには、補助容量駆動信号を補助容量へと供給する配線のインピーダンスを低下させる必要がある。そして、該配線のインピーダンスを低下させるための方法としては、該配線の線幅を太くする方法が考えられる。

ここで、上記配線は、表示を行う画素と同一のパネル、即ち、表示を行う画素と同一のガラス基板上に配置されている。該ガラス基板上に設けられた配線は、配線抵抗が大きいため、該配線のインピーダンスを低下させるためには、該配線の線幅を充分に太くしなければならない。そして、これにより、該液晶表示パネルでは、上記基幹配線が非常に太くなり、表示画素以外の領域が大きくなってしまう。結果として、該液晶表示パネルでは、額縁の狭小化が困難であるという問題が発生する。

また、特許文献２に開示される技術では、ＣＳ電圧の振動周期を長くすることで、波形鈍りの影響を抑制し、上記表示の輝度のムラを低減しているが、この場合は、用いるＣＳ電圧の波形の種類が多くなる。このため、液晶表示パネルでは、ＣＳ電圧生成のための電圧源が多数必要となり、これに伴い、表示画素以外の領域が大きくなってしまう。そして結果として、特許文献２に開示される技術でも同様に、額縁の狭小化が困難であるという問題が発生する。

なお、特許文献３に開示されている技術は、駆動用ＬＳＩの好適な実装方法の技術に過ぎず、マルチ絵素駆動で駆動される表示装置における適用を前提とする技術ではない。

本発明は、上記の問題に鑑みて為されたものであり、その目的は、マルチ絵素駆動で駆動される表示装置において、額縁の狭小化が実現可能である表示装置を提供することにある。

本発明に係る表示装置は、上記の問題を解決するために、複数本の走査線と、該複数本の走査線を構成する各走査線に供給される走査線駆動信号に基づいて該各走査線を駆動する走査線駆動装置と、を備え、１つの表示絵素は、複数の副絵素に分割されており、上記複数の副絵素は、それぞれ異なる補助容量配線に接続された補助容量を有しており、上記それぞれ異なる補助容量配線を構成する各補助容量配線に供給される補助容量駆動信号に基づいて該各補助容量配線に接続された各補助容量を駆動することにより、上記複数の副絵素をそれぞれ異なる輝度で表示可能である表示装置であって、上記走査線駆動装置は、上記各補助容量配線に供給すべき補助容量駆動信号を該各補助容量配線に供給するための第１の端子と、上記各走査線に供給すべき走査線駆動信号を該各走査線に供給するための第２の端子と、をそれぞれ複数個備え、少なくとも上記複数個の第１の端子におけるいずれか１個の端子が、上記複数個の第２の端子におけるいずれか２個の端子間に設けられていることを特徴としている。

上記の構成によれば、本発明に係る表示装置では、補助容量駆動信号が、走査線駆動装置に設けられた第１の端子から補助容量配線に供給されるため、該走査線駆動装置により該補助容量配線に設けられた補助容量の駆動を行うことができる。

ここで、走査線駆動装置には、第１の端子が複数個設けられている。このため、該走査線駆動装置では、該複数個の第１の端子のそれぞれに補助容量配線を接続することで、補助容量駆動信号を複数本の補助容量配線に供給することが可能となる。マルチ絵素駆動で駆動される表示装置の場合は、１つの表示絵素が複数の副絵素に分割され、かつ、該複数の副絵素は、それぞれ異なる補助容量配線を有しているが、走査線駆動装置に、該補助容量配線の本数だけ第１の端子を設け、該補助容量配線と該第１の端子とをそれぞれ接続することにより、該走査線駆動装置を用いて該補助容量配線のそれぞれに補助容量駆動信号を供給することが可能となる。また、走査線駆動装置に第１の端子が複数個設けられている場合は、補助容量駆動信号を補助容量配線に供給するための基幹配線を、該走査線駆動装置外部に設ける必要がない。このため、基幹配線を構成している配線を太くすること、もしくは、該配線において、波形鈍りの影響を抑制し、表示の輝度のムラを低減すべく、用いるＣＳ電圧の波形の種類を増加させることに起因して、額縁の狭小化が困難となってしまうことを抑制することができる。

また、上記走査線駆動装置では、少なくとも上記複数個の第１の端子におけるいずれか１個の端子が、複数本の走査線の各々に走査線駆動信号を供給するために設けられている複数個の第２の端子におけるいずれか２個の端子間に設けられている。つまり、上記走査線駆動装置では、上記複数個の第２の端子間に上記第１の端子が設けられている。そのため、該走査線駆動装置では、該第２の端子近傍に設けられている補助容量配線に対しても、容易に上記補助容量駆動信号を供給することが可能となる。つまり、本発明に係る表示装置では、上記走査線駆動装置により、上記補助容量駆動信号を上記各補助容量配線に供給することが容易に為し得る。

以上のことから、本発明に係る表示装置では、表示画素以外の領域を小さくすることが可能となる。

従って、マルチ絵素駆動で駆動される表示装置において、額縁の狭小化が実現可能であるという効果を奏する。

また、本発明に係る表示装置は、上記走査線駆動装置は、自身の外部から上記各補助容量配線に供給すべき補助容量駆動信号が入力される第３の端子をさらに備え、上記第３の端子と上記第１の端子とが接続されていることを特徴としている。

上記の構成によれば、第３の端子から、補助容量駆動信号を走査線駆動装置に入力し、第１の端子から各補助容量配線に供給することが可能となる。

また、本発明に係る表示装置は、上記走査線駆動装置は、上記第１の端子と、上記第２の端子と、自身の外部から上記各補助容量配線に供給すべき補助容量駆動信号が入力される第３の端子と、が設けられている基板と、上記走査線駆動信号を生成し、該走査線駆動信号を上記第２の端子に供給する集積回路と、を備えることを特徴としてもよい。

また、本発明に係る表示装置は、上記第３の端子と上記第１の端子との間に、該第３の端子から上記各補助容量配線に供給すべき補助容量駆動信号が入力され、入力された該補助容量駆動信号の波形を整形して該第１の端子へと出力するバッファをさらに備えることを特徴としている。また、本発明に係る表示装置は、上記集積回路は、上記各補助容量配線に供給すべき補助容量駆動信号が入力され、入力された該補助容量駆動信号の波形を整形して出力するバッファを備え、上記バッファは、入力端子が上記第３の端子に接続されており、出力端子が上記第１の端子に接続されていることを特徴としている。また、本発明に係る表示装置は、上記基板は、上記各補助容量配線に供給すべき補助容量駆動信号が入力され、入力された該補助容量駆動信号の波形を整形して出力するバッファを備え、上記バッファは、入力端子が上記第３の端子に接続されており、出力端子が上記第１の端子に接続されていることを特徴としている。

上記の構成によれば、第３の端子から走査線駆動装置に入力された補助容量駆動信号は、バッファに入力される。そして、該バッファは、自身に入力された補助容量駆動信号の波形を整形し、第１の端子から各補助容量配線に供給することが可能となる。

ここで「補助容量駆動信号の波形を整形する」処理とは、当該補助容量駆動信号に発生する鈍りを低減させる処理等の、当該補助容量駆動信号による補助容量の駆動を好適に行う処理、即ち、当該補助容量の駆動能力を向上させるための処理を意味する。一般的にバッファは、シュミット・トリガ機能を有しており、該シュミット・トリガ機能を有するバッファでは、こうした処理を容易に実施することが可能である。

これにより、本発明に係る表示装置では、補助容量駆動信号を、上記バッファを介して各補助容量配線に供給することにより、波形の鈍りが低減された補助容量駆動信号を該各補助容量配線に供給することが可能となる、即ち、補助容量の駆動能力を向上させることができる。このことから、本発明に係る表示装置では、補助容量配線に線幅を細くする場合であっても、波形鈍り、表示の輝度のムラ等の発生による影響を抑制することができる。

以上のことから、本発明に係る表示装置では、表示画素以外の領域をさらに小さくすることが可能となる。

従って、マルチ絵素駆動で駆動される表示装置において、さらなる額縁の狭小化が実現可能であるという効果を奏する。

また、本発明に係る表示装置は、上記バッファは、自身に入力された補助容量駆動信号を、オーバーシュート駆動により出力することを特徴としている。

上記の構成によれば、バッファは、補助容量駆動信号をオーバーシュート駆動により出力する。これにより、補助容量駆動信号が供給される各補助容量配線に接続される補助容量が充電される時間を短縮することができるため、複数の副絵素の駆動を速やかに実施することができる。そして、これにより、本発明に係る表示装置では、走査線の増加に起因して、駆動時間が短くなる場合においても、表示の輝度のムラを低減し、表示のばらつきを少なくすることができる。

以上のとおり、本発明に係る表示装置は、複数本の走査線と、該複数本の走査線を構成する各走査線に供給される走査線駆動信号に基づいて該各走査線を駆動する走査線駆動装置と、を備え、１つの表示絵素は、複数の副絵素に分割されており、上記複数の副絵素は、それぞれ異なる補助容量配線に接続された補助容量を有しており、上記それぞれ異なる補助容量配線を構成する各補助容量配線に供給される補助容量駆動信号に基づいて該各補助容量配線に接続された各補助容量を駆動することにより、上記複数の副絵素をそれぞれ異なる輝度で表示可能である表示装置であって、上記走査線駆動装置は、上記各補助容量配線に供給すべき補助容量駆動信号を該各補助容量配線に供給するための第１の端子と、上記各走査線に供給すべき走査線駆動信号を該各走査線に供給するための第２の端子と、をそれぞれ複数個備え、少なくとも上記複数個の第１の端子におけるいずれか１個の端子が、上記複数個の第２の端子におけるいずれか２個の端子間に設けられている構成である。

従って、マルチ絵素駆動で駆動される表示装置において、額縁の狭小化が実現可能であるという効果を奏する。

本発明の一実施の形態について、図１ないし図７に基づいて説明すると以下の通りである。なお、説明の便宜上、すでに図面を用いて説明した部材と同一の機能を有する部材には、同一の符号を付記してその説明を省略する。

図１は、本発明に係る表示装置に備えられる走査線駆動装置の概略構成を示すブロック図である。

図１に示すゲートドライバ実装基板（走査線駆動装置）１は、インターポーザ基板（基板）３に、ゲートドライバ（集積回路）２が実装されて構成されている。

また、ゲートドライバ２は、コントロールロジック１１Ａ、１１Ｂ、双方向シフトレジスタ１２、レベルシフタ１３、出力回路１４、及びバッファ２１を備える構成である。

ここからは、ゲートドライバ実装基板１に設けられている端子の機能について説明する。なお、ここで該ゲートドライバ実装基板１に設けられている端子は、図１において円形の部材として図示されている。また、該円形の部材に付されている符号（文字）は、該ゲートドライバ実装基板１に設けられている端子の端子名となる。該ゲートドライバ実装基板１に設けられている端子はいずれも、ゲートドライバ２とインターポーザ基板３とのそれぞれに設けられており、かつ、互いに同一の端子名を有する端子同士が接続されている。そしてこれにより、ゲートドライバ実装基板１では、外部から、入力される信号もしくは印加される電圧を、インターポーザ基板３を介してゲートドライバ２へと供給することが可能となっている。またこれにより、ゲートドライバ実装基板１では、ゲートドライバ２から、出力される信号もしくは印加される電圧を、インターポーザ基板３を介して外部へと供給することが可能となっている。そこで、ここでは、ゲートドライバ２に設けられている端子であるか、インターポーザ基板３に設けられている端子であるかに拘らず、ゲートドライバ実装基板１に設けられている各端子の説明を、端子名が異なるもの毎に行う。

端子「ＬＢＲ」は、双方向シフトレジスタ１２のシフト方向を示す制御信号が入力される入力端子である。端子「ＬＢＲ」は、状態「Ｈ」と状態「Ｌ」とを有しており、当該制御信号に応じて、状態「Ｈ」と状態「Ｌ」とを切り替えることで、双方向シフトレジスタ１２のシフト方向を制御する。そしてこれにより、出力回路１４が出力する走査線駆動信号は、その走査方向が決定される。なお、出力回路１４は、走査線駆動信号を、後述する端子「ＯＧ１」〜「ＯＧ２７２」に出力するために設けられている回路である。

端子「ＧＳＰＯＩ」、「ＧＳＰＩＯ」は、入力端子と出力端子とを、上記端子「ＬＢＲ」に入力される制御信号に応じて切り替える機能を有するＩＯ（Input/Output）端子である。上記端子「ＬＢＲ」が状態「Ｈ」である場合は、端子「ＧＳＰＯＩ」が入力端子となり、端子「ＧＳＰＩＯ」が出力端子となる。一方、上記端子「ＬＢＲ」が状態「Ｌ」である場合は、端子「ＧＳＰＯＩ」が出力端子となり、端子「ＧＳＰＩＯ」が入力端子となる。端子「ＧＳＰＯＩ」、「ＧＳＰＩＯ」のうち、入力端子の機能を有する端子は、双方向シフトレジスタ１２の動作を開始させるための信号（以下、「走査開始信号」と称する）をゲートドライバ２に入力するための端子となる。また、端子「ＧＳＰＯＩ」、「ＧＳＰＩＯ」のうち、出力端子の機能を有する端子は、該走査開始信号を、ゲートドライバ２とカスケード接続された図示しない次段のゲートドライバへと出力するための端子となる。

端子「ＧＣＫＯＩ」、「ＧＣＫＩＯ」は、端子「ＧＳＰＯＩ」、「ＧＳＰＩＯ」と同様に、入力端子と出力端子とを、上記端子「ＬＢＲ」に入力される制御信号に応じて切り替える機能を有するＩＯ端子である。つまり、上記端子「ＬＢＲ」が状態「Ｈ」である場合は、端子「ＧＣＫＯＩ」が入力端子となり、端子「ＧＣＫＩＯ」が出力端子となる。そして、上記端子「ＬＢＲ」が状態「Ｌ」である場合は、端子「ＧＣＫＯＩ」が出力端子となり、端子「ＧＣＫＩＯ」が入力端子となる。端子「ＧＣＫＯＩ」、「ＧＣＫＩＯ」のうち、入力端子の機能を有する端子は、双方向シフトレジスタ１２の駆動クロック信号をゲートドライバ２に入力するための端子となる。また、端子「ＧＣＫＯＩ」、「ＧＣＫＩＯ」のうち、出力端子の機能を有する端子は、該駆動クロック信号を、上記次段のゲートドライバへと出力するための端子となる。

端子「ＶＧＬ」、「ＶＧＨ」は、出力回路１４を動作させるための、図示しない電源が接続される電源端子である。端子「ＶＧＬ」に印加される該電源の電源電圧をｖｇｌ、端子「ＶＧＨ」に印加される該電源の電源電圧をｖｇｈとする場合、ｖｇｌは、ｖｇｈよりも小さい。またこの場合、出力回路１４は、上記走査線駆動信号を、ｖｇｌからｖｇｈまでの振幅を有する信号として、端子「ＯＧ１」〜「ＯＧ２７２」に出力する。

端子「ＶＣＣ」は、ゲートドライバ２を動作させるための、図示しない電源が接続される電源端子である。端子「ＧＮＤ」は、接地端子である。

端子「ＯＧ１」〜「ＯＧ２７２」（第２の端子）は、出力回路１４からの走査線駆動信号を、ゲートドライバ実装基板１の外部へと出力する走査線駆動信号の出力端子である。表示装置に設けられる走査線が該端子「ＯＧ１」〜「ＯＧ２７２」に直接接続される、もしくは、該走査線と該端子「ＯＧ１」〜「ＯＧ２７２」とが配線等を介して接続されることにより、該端子「ＯＧ１」〜「ＯＧ２７２」から出力される上記走査線駆動信号は、該走査線に供給可能となる。そして、該走査線は、自身に供給された該走査線駆動信号に基づいて駆動される。なお、該端子「ＯＧ１」〜「ＯＧ２７２」は、１個の端子につき、１本の該走査線が接続可能である。つまり、該端子「ＯＧ１」〜「ＯＧ２７２」は、１個の端子につき、１本の該走査線に走査線駆動信号を供給することができる。本実施の形態では、ゲートドライバ実装基板１において、該端子「ＯＧ１」〜「ＯＧ２７２」のそれぞれに接続された計２７２本の走査線を駆動する例について説明するが、これに限定されない。即ち、本発明に係る走査線駆動装置では、該端子「ＯＧ１」〜「ＯＧ２７２」における少なくとも１個の端子に、該走査線が接続されない（即ち、走査線駆動装置において、計２７１本以下の走査線を駆動する）構成であっても構わない。

なお、本願図面では、便宜上、端子「ＯＧ１」〜「ＯＧ２７２」のうち、一部の端子について図示を省略している。

端子「ＣＳＶｔｙｐｅＡ１Ｒ」〜「ＣＳＶｔｙｐｅＡ４Ｒ」（第３の端子）、「ＣＳＶｔｙｐｅＡ１Ｌ」〜「ＣＳＶｔｙｐｅＡ４Ｌ」は、外部から補助容量駆動信号が入力される、補助容量駆動信号の入力端子である。端子「ＣＳＶｔｙｐｅＡ１´」〜「ＣＳＶｔｙｐｅＡ４´」（第１の端子）は、補助容量配線（例えば、後述する図７の補助容量配線５１）が直接接続される、もしくは、配線等を介して該補助容量配線と接続されることにより、補助容量駆動信号を、該補助容量配線に供給することができる、補助容量駆動信号の出力端子である。

端子「ＶＣＳＨ」、「ＶＣＳＬ」は、バッファ２１を動作させるための、図示しない電源が接続される電源端子である。なお、端子「ＶＣＳＨ」、「ＶＣＳＬ」に印加される、該電源からの電源電圧は、
端子「ＶＣＳＨ」の電源電圧＞端子「ＶＣＳＬ」の電源電圧
の関係を有する。

また、端子「ＯＶＣＳＨ」、「ＯＶＣＳＬ」は、バッファ２１を動作させるための、図示しない電源が接続される電源端子である。ここで、端子「ＯＶＣＳＨ」に印加される、該電源からの電源電圧は、上記端子「ＶＣＳＨ」の電源電圧と比較して数Ｖ高く、端子「ＯＶＣＳＬ」に印加される、該電源からの電源電圧は、上記端子「ＶＣＳＬ」の電源電圧と比較して数Ｖ低く設定される。

ゲートドライバ２に設けられている端子「ＣＳＶｔｙｐｅＡ１Ｒ」〜「ＣＳＶｔｙｐｅＡ４Ｒ」は、ゲートドライバ２に設けられている端子「ＣＳＶｔｙｐｅＡ１Ｌ」〜「ＣＳＶｔｙｐｅＡ４Ｌ」と接続されている。また、ゲートドライバ２に設けられている端子「ＣＳＶｔｙｐｅＡ１Ｒ」〜「ＣＳＶｔｙｐｅＡ４Ｒ」と、ゲートドライバ２に設けられている端子「ＣＳＶｔｙｐｅＡ１Ｌ」〜「ＣＳＶｔｙｐｅＡ４Ｌ」と、の間には、バッファ２１の入力端子が接続されている。バッファ２１の出力端子は、ゲートドライバ２に設けられている端子「ＣＳＶｔｙｐｅＡ１´」〜「ＣＳＶｔｙｐｅＡ４´」に接続されている。

図１に示すゲートドライバ実装基板１に入力された補助容量駆動信号は、端子「ＣＳＶｔｙｐｅＡ１Ｒ」〜「ＣＳＶｔｙｐｅＡ４Ｒ」（もしくは、端子「ＣＳＶｔｙｐｅＡ１Ｌ」〜「ＣＳＶｔｙｐｅＡ４Ｌ」）からバッファ２１に入力される。バッファ２１は、入力された補助容量駆動信号の波形を整形し、波形が整形された補助容量駆動信号を、端子「ＣＳＶｔｙｐｅＡ１´」〜「ＣＳＶｔｙｐｅＡ４´」を介して上記補助容量配線へと出力する。ゲートドライバ実装基板１では、こうして、波形の鈍りが低減された補助容量駆動信号を上記補助容量配線に供給し、当該補助容量配線に接続される補助容量を駆動する。なお、バッファ２１として使用されるバッファは、入力のファン・イン数の調節、出力の駆動能力の向上等に使用するものである。入力用として使用されるバッファの多くは、シュミット・トリガ機能を有しており、入力信号の雑音除去、波形整形を行う。また、ここで「補助容量駆動信号の波形を整形する」処理とは、当該補助容量駆動信号に発生する鈍りを低減させる処理、当該補助容量駆動信号の振幅を増幅させる処理等の、当該補助容量駆動信号による補助容量の駆動を好適に行う処理、即ち、当該補助容量の駆動能力を向上させるための処理を意味する。一般的に上記のようなバッファは、上記シュミット・トリガ機能を有しており、該シュミット・トリガ機能により、「補助容量駆動信号の波形を整形する」処理を容易に実施することが可能である。

但し、バッファ２１は、本発明に係る表示装置における必須の構成ではないため、省略可能である。バッファ２１が省略される場合、ゲートドライバ実装基板１では、ゲートドライバ２に設けられている端子「ＣＳＶｔｙｐｅＡ１Ｒ」〜「ＣＳＶｔｙｐｅＡ４Ｒ」と、ゲートドライバ２に設けられている端子「ＣＳＶｔｙｐｅＡ１Ｌ」〜「ＣＳＶｔｙｐｅＡ４Ｌ」と、の間に、ゲートドライバ２に設けられている端子「ＣＳＶｔｙｐｅＡ１´」〜「ＣＳＶｔｙｐｅＡ４´」が接続されることとなる。

インターポーザ基板３に設けられている端子「ＣＳＶｔｙｐｅＡ１´」〜「ＣＳＶｔｙｐｅＡ４´」はそれぞれ、複数個の端子を有している。

また、図１に示すとおり、インターポーザ基板３に設けられている端子「ＣＳＶｔｙｐｅＡ１´」〜「ＣＳＶｔｙｐｅＡ４´」は、インターポーザ基板３に設けられている端子「ＯＧ１」と端子「ＯＧ２７２」との間に適宜設けられている。また、図１に示すとおり、インターポーザ基板３に設けられている端子「ＣＳＶｔｙｐｅＡ１´」〜「ＣＳＶｔｙｐｅＡ４´」は、インターポーザ基板３に設けられている端子「ＯＧ１」と端子「ＯＧ２７２」との間を除く部分に適宜設けられていてもよい。即ち、インターポーザ基板３に設けられている端子「ＣＳＶｔｙｐｅＡ１´」〜「ＣＳＶｔｙｐｅＡ４´」は、少なくとも１個の端子が、インターポーザ基板３に設けられている端子「ＯＧ１」と端子「ＯＧ２７２」との間（即ち、複数個の端子「ＯＧ１」〜「ＯＧ２７２」におけるいずれか２個の端子間）に設けられている。そして、ゲートドライバ２に設けられている端子「ＣＳＶｔｙｐｅＡ１´」〜「ＣＳＶｔｙｐｅＡ４´」はそれぞれ、インターポーザ基板３上に設けられた配線４により、インターポーザ基板３に設けられている全ての端子「ＣＳＶｔｙｐｅＡ１´」〜「ＣＳＶｔｙｐｅＡ４´」に接続されている。

図２は、バッファ２１の回路構成を示す図である。

図２に示すバッファ２１Ａは、入力端子２１１、２個のインバータ２１２Ａ、２１２Ｂ、及び出力端子２１３が、この順番に直列接続されている構成である。

図２に示すバッファ２１Ａに設けられている、２個のインバータ２１２Ａ、２１２Ｂはいずれも、電源ラインＶＣＳＨが、図１に示すゲートドライバ２に設けられている端子「ＶＣＳＨ」に接続され、電源ラインＶＣＳＬが、図１に示すゲートドライバ２に設けられている端子「ＶＣＳＬ」に接続される。

インバータ２１２Ａは、端子「ＶＣＳＨ」からの電圧がソース端子に印加されるｐチャネル型のＭＯＳ（Metal Oxide Semiconductor）電界効果トランジスタ２１２ＡＰと、端子「ＶＣＳＬ」からの電圧がソース端子に印加されるｎチャネル型のＭＯＳ電界効果トランジスタ２１２ＡＮと、を備えるインバータ回路である。また、インバータ２１２Ｂは、端子「ＶＣＳＨ」からの電圧がソース端子に印加されるｐチャネル型のＭＯＳ電界効果トランジスタ２１２ＢＰと、端子「ＶＣＳＬ」からの電圧がソース端子に印加されるｎチャネル型のＭＯＳ電界効果トランジスタ２１２ＢＮと、を備えるインバータ回路である。

そして、図２に示すバッファ２１Ａは、上記の構成を有しているインバータ２１２Ａ、２１２Ｂを、２段に接続して構成されている。

図３は、バッファ２１の別の回路構成を示す図である。

図３に示すバッファ２１Ｂは、図２に示すバッファ２１Ａの構成において、インバータ２１２Ｂのかわりに、インバータ回路２１２Ｃを備える構成である。インバータ回路２１２Ｃは、インバータ２１２Ｂの構成において、トランジスタ２１２ＢＰのソース端子に接続されているスイッチＳＷ１及び図１に示すゲートドライバ２に設けられている端子「ＯＶＣＳＨ」に接続される電源ラインＯＶＣＳＨをさらに備え、かつ、トランジスタ２１２ＢＮのソース端子に接続されているスイッチＳＷ２及び図１に示すゲートドライバ２に設けられている端子「ＯＶＣＳＬ」に接続される電源ラインＯＶＣＳＬをさらに備える構成である。

スイッチＳＷ１、ＳＷ２は共に、例えば、ｃ接点動作を行う単極の切替スイッチにより構成されるものである。スイッチＳＷ１は、自身のオンオフを切り替えることで、トランジスタ２１２ＢＰのソース端子が、端子「ＶＣＳＨ」に接続される状態と、端子「ＯＶＣＳＨ」に接続される状態と、を切り替える。スイッチＳＷ２は、自身のオンオフを切り替えることで、トランジスタ２１２ＢＮのソース端子が、端子「ＶＣＳＬ」に接続される状態と、端子「ＯＶＣＳＬ」に接続される状態と、を切り替える。

ここで、スイッチＳＷ１は、入力端子２１１から入力される補助容量駆動信号の立ち上がりの瞬間から所定の時間だけ、トランジスタ２１２ＢＰのソース端子が端子「ＯＶＣＳＨ」に接続されている状態とし、それ以外の時間においては、トランジスタ２１２ＢＰのソース端子が端子「ＶＣＳＨ」に接続されている状態とする。同様に、スイッチＳＷ２は、上記補助容量駆動信号の立ち下がりの瞬間から所定の時間だけ、トランジスタ２１２ＢＮのソース端子が端子「ＯＶＣＳＬ」に接続されている状態とし、それ以外の時間においては、トランジスタ２１２ＢＮのソース端子が端子「ＶＣＳＬ」に接続されている状態とする。

図３に示すバッファ２１Ｂにおいて、スイッチＳＷ１、ＳＷ２の切り替え動作を上述したとおりに制御する場合、上記バッファが出力する補助容量駆動信号は、図４に示す波形となる。

図４は、バッファ２１Ｂにより、いわゆるオーバーシュート処理が実施された後の、補助容量駆動信号の波形を示すグラフである。なお、図４に示すグラフにおいて、縦軸は、上記補助容量駆動信号のレベルであり、横軸は、時間である。

スイッチＳＷ１は、図４に波形を示す上記補助容量駆動信号の立ち上がりの瞬間Ｔ１から、当該立ち上がりの瞬間Ｔ１から所定時間経過後のＴ２までの間Ｔ３において、トランジスタ２１２ＢＰのソース端子と、端子「ＶＣＳＨ」の電位よりも数Ｖ高い電位を有する端子「ＯＶＣＳＨ」とを接続する。Ｔ３以外の時間において、スイッチＳＷ１は、トランジスタ２１２ＢＰのソース端子と、端子「ＶＣＳＨ」とを接続する。

同様に、スイッチＳＷ２は、図４に波形を示す上記補助容量駆動信号の立ち下がりの瞬間Ｔ４から、当該立ち下がりの瞬間Ｔ４から所定時間経過後のＴ５までの間Ｔ６において、トランジスタ２１２ＢＮのソース端子と、端子「ＶＣＳＬ」の電位よりも数Ｖ低い電位を有する端子「ＯＶＣＳＬ」とを接続する。Ｔ６以外の時間において、スイッチＳＷ２は、トランジスタ２１２ＢＮのソース端子と、端子「ＶＣＳＬ」とを接続する。

図１に示すゲートドライバ２のバッファ２１として、バッファ２１Ｂを用いることにより、補助容量駆動信号に対しては、上述した図４に示すオーバーシュート処理が為される。これにより、図１に示すゲートドライバ２では、該オーバーシュート処理により、補助容量駆動信号の立ち上がりにおいては、出力されるべき電圧より高い電位を一旦出力し、その後、目的の電位を出力する。同様に、図１に示すゲートドライバ２では、上記オーバーシュート処理により、補助容量駆動信号の立ち下がり時においては、出力されるべき電圧より低い電位を一旦出力し、その後、目的の電位を出力する。これにより、補助容量及び液晶容量の充電時間を早め、目的の電圧に到達するまでの時間を短時間とすることができる。そして、これにより、図１に示すゲートドライバ２では、走査線の増加に起因して、補助容量の駆動時間が短くなる場合においても、対応が可能となる。即ち、図１に示すゲートドライバ２では、走査線の増加に起因して、補助容量の駆動時間が短くなる場合においても、補助容量を適切に駆動することができるため、表示の輝度のムラを低減し、表示のばらつきを少なくすることができる。

ここで、ゲートドライバ２において、走査線駆動信号を生成する原理の概要を説明する。

図１に示すゲートドライバ２の端子「ＬＢＲ」には、該端子「ＬＢＲ」を「Ｈ」状態または「Ｌ」状態とするための制御信号が供給される。これにより、ゲートドライバ２では、双方向シフトレジスタ１２のシフト方向が決定され、これにより、走査線駆動信号の走査方向が決定される。ここでは、端子「ＬＢＲ」を「Ｈ」状態とする場合を想定し、上記概要を説明する。この場合、出力回路１４が出力する走査線駆動信号の走査方向、即ち、走査線駆動信号が供給される走査線の順番は、端子「ＯＧ１」に接続される走査線、端子「ＯＧ２」に接続される走査線、・・・、端子「ＯＧ２７２」に接続される走査線、となる。

垂直同期信号を基に生成された走査開始信号が、ゲートドライバ２の端子「ＧＳＰＯＩ」から入力されると、双方向シフトレジスタ１２は、ゲートドライバ２の端子「ＧＣＫＯＩ」から入力される駆動クロック信号に同期してシフト動作を開始し、該シフト動作により、パルス信号である第１のパルスを生成する。この駆動クロック信号には、水平同期信号を基に生成された信号が使用される。

上記第１のパルスは、レベルシフタ１３にて、上記電圧ｖｇｌから上記電圧ｖｇｈの振幅を有する信号へとレベル変換され、走査線駆動信号として、出力回路１４から端子「ＯＧ１」に接続されている走査線へと出力される。次に、双方向シフトレジスタ１２は、上記のシフト動作により、第１のパルスとは別のパルス信号である第２のパルスを生成する。この第２のパルスは、レベルシフタ１３にて、上記電圧ｖｇｌから上記電圧ｖｇｈの振幅を有する信号へとレベル変換され、走査線駆動信号として、出力回路１４から端子「ＯＧ２」に接続される走査線へと出力される。

即ち、双方向シフトレジスタ１２は、上記のシフト動作により、第ｎのパルスとは別のパルス信号である第（ｎ＋１）のパルスを生成する。この第（ｎ＋１）のパルスは、レベルシフタ１３にて、上記電圧ｖｇｌから上記電圧ｖｇｈの振幅を有する信号にレベル変換され、走査線駆動信号として、出力回路１４から端子「ＯＧ（ｎ＋１）」に接続される走査線へと出力される。次に、双方向シフトレジスタ１２は、上記のシフト動作により、第（ｎ＋１）のパルスとは別のパルス信号である第（ｎ＋２）のパルスを生成する・・・、という動作を、端子「ＯＧ２７２」に接続される走査線へとパルス（第２７２のパルス）に基づいて生成された走査線駆動信号が出力されるまで繰り返す。なお、双方向シフトレジスタ１２の場合、「ｎ」とは、１〜２７０の間の任意の自然数である。

上記の双方向シフトレジスタ１２におけるシフト動作では、水平同期信号と同期する信号が使用されている。そのため、端子「ＯＧ１」〜「ＯＧ２７２」から出力する走査線駆動信号は、該水平同期信号の１周期毎に、走査線を１本駆動する。

上記のシフト動作が終了すると、即ち、端子「ＯＧ２７２」に接続される走査線へと走査線駆動信号を出力すると、ゲートドライバ２は、端子「ＧＳＰＩＯ」から走査開始信号を出力すると共に、端子「ＧＣＫＩＯ」から駆動クロック信号を出力する。該走査開始信号及び駆動クロック信号は、上記次段のゲートドライバに入力される。これにより、該次段のゲートドライバでは、ゲートドライバ２と同様の、走査線駆動装置における走査線駆動信号生成動作を開始する。例えば、ゲートドライバ２が、２７２本の走査線を駆動する場合、上記次段のゲートドライバでは、２７３本目の走査線から、２７４本目の走査線、２７５本目の走査線、・・・、といった具合に、走査線に走査線駆動信号を与える。

図５は、ゲートドライバ実装基板１が搭載された走査線駆動装置パッケージの外形を示す図である。ゲートドライバ実装基板１により、マルチ絵素駆動で駆動される表示装置（例えば、後述する図７に示す液晶表示パネル４０）に設けられた補助容量配線に補助容量駆動信号を供給する場合、及び、ゲートドライバ実装基板１により、該表示装置に設けられた走査線に走査線駆動信号を供給する場合、ゲートドライバ実装基板１は、図５に示す走査線駆動装置パッケージ３０の形態で該表示装置に設けられてもよい。

なお、本発明に係る特徴点をより明確に図示するため、図５に示す走査線駆動装置パッケージ３０では、補助容量駆動信号が通過する部材を透視した状態で図示している。

図５に示す走査線駆動装置パッケージ３０は、テープ３１に、ゲートドライバ実装基板１が実装された構成である。

なお、図５に示す走査線駆動装置パッケージ３０において、端子部には、ゲートドライバ実装基板１の端子に対応する、表示装置の端子が設けられている。なお、端子部とは、走査線駆動装置パッケージ３０において、ゲートドライバ実装基板１に設けられている端子の端子名と同一の符号（文字）が付されている部材であり、走査線駆動装置パッケージ３０の右端部分に設けられている部材である。図５に示す走査線駆動装置パッケージ３０に設けられている端子はいずれも、ゲートドライバ実装基板１に設けられている端子と、互いに同一の端子名を有する端子同士が接続されている。そしてこれにより、図５に示す走査線駆動装置パッケージ３０では、ゲートドライバ実装基板１から、出力される信号もしくは電圧を、走査線駆動装置パッケージ３０外部へと出力することが可能となっている。また、便宜上、図５では、補助容量駆動信号が通過する複数の配線（例えば、端子「ＣＳＶｔｙｐｅＡ１Ｒ」と端子「ＣＳＶｔｙｐｅＡ１Ｌ」とを接続する配線３４）及び該配線周辺の配線を、１本の太線により図示している。

走査線駆動装置パッケージ３０は、端子部の中央付近に端子「ＯＧ１」〜「ＯＧ２７２」が配置されており、該端子「ＯＧ１」〜「ＯＧ２７２」間（及び、該端子「ＯＧ１」〜「ＯＧ２７２」の両側）に、端子「ＣＳＶｔｙｐｅＡ１´」〜「ＣＳＶｔｙｐｅＡ４´」が適宜配置されている。その他の端子は、端子「ＯＧ１」〜「ＯＧ２７２」よりも、端子部の端部付近に配置されている。端子部の端子「ＣＳＶｔｙｐｅＡ１Ｒ」〜「ＣＳＶｔｙｐｅＡ４Ｒ」は、端子部の端子「ＣＳＶｔｙｐｅＡ１Ｌ」〜「ＣＳＶｔｙｐｅＡ４Ｌ」と、テープ３１及びゲートドライバ実装基板１に設けられている配線３４により接続されている。また、図示はされていないが、端子部に各２端子設けられている、端子「ＶＧＬ」、端子「ＶＧＨ」、端子「ＧＮＤ」、端子「ＬＢＲ」、端子「ＶＣＣ」、端子「ＶＣＳＨ」、端子「ＶＣＳＬ」、端子「ＯＶＣＳＨ」、及び端子「ＯＶＣＳＬ」はいずれも、当該２端子における、一方の端子と他方の端子とが、ゲートドライバ実装基板１における同一の端子名を有する端子を介して接続されている。端子「ＧＳＰＯＩ」、「ＧＳＰＩＯ」は、一方が入力端子となると他方が出力端子となる入出力関係を有する。即ち、端子「ＧＳＰＯＩ」、「ＧＳＰＩＯ」は、一方の端子から入力された信号を、他方の端子から出力する。端子「ＧＳＰＯＩ」、「ＧＳＰＩＯ」は、端子部の両端に配置されるのが好適である。また、端子「ＧＣＫＯＩ」、「ＧＣＫＩＯ」についても同様に、端子部の両端に配置されるのが好適である。

また、図６は、ゲートドライバ実装基板１の概観を示す図である。図６（ａ）は、ゲートドライバ２がインターポーザ基板３に実装された状態を示す斜視図であり、図６（ｂ）は、ゲートドライバ２がインターポーザ基板３に実装される様子を示す図である。

図６（ａ）に示すとおり、インターポーザ基板３には、図示しないフィルム端子に接続される端子−基板間バンプ３５と、基板上配線３６とが設けられており、基板上配線３６により、ゲートドライバ２と端子−基板間バンプ３５とが接続されている。

入力側の端子−基板間バンプ３５ａは、ゲートドライバ実装基板１における補助容量駆動信号の入力端子（即ち、インターポーザ基板３の端子「ＣＳＶｔｙｐｅＡ１Ｒ」〜「ＣＳＶｔｙｐｅＡ４Ｒ」、「ＣＳＶｔｙｐｅＡ１Ｌ」〜「ＣＳＶｔｙｐｅＡ４Ｌ」）である。入力側の端子−基板間バンプ３５ａには、配線３４（図５参照）が接続され、基板上配線３６ａにより、ゲートドライバ２における補助容量駆動信号の入力端子（即ち、ゲートドライバ２の端子「ＣＳＶｔｙｐｅＡ１Ｒ」〜「ＣＳＶｔｙｐｅＡ４Ｒ」、「ＣＳＶｔｙｐｅＡ１Ｌ」〜「ＣＳＶｔｙｐｅＡ４Ｌ」）に接続されている（図６（ｂ）参照）。なお、ここでは便宜上、上記ゲートドライバ実装基板１における補助容量駆動信号の入力端子を１端子のみ図示しており、上記ゲートドライバ２における補助容量駆動信号の入力端子について図示を省略している。しかしながら、これらの入力端子は、ゲートドライバ２またはインターポーザ基板３に設けられている端子「ＣＳＶｔｙｐｅＡ１Ｒ」〜「ＣＳＶｔｙｐｅＡ４Ｒ」、「ＣＳＶｔｙｐｅＡ１Ｌ」〜「ＣＳＶｔｙｐｅＡ４Ｌ」の総数だけ、該ゲートドライバ２またはインターポーザ基板３に設けられているのは言うまでもない。

上記ゲートドライバ２における補助容量駆動信号の入力端子は、ゲートドライバ２内のバッファ２１の入力端子に接続され、バッファ２１の出力端子は、図示しないゲートドライバ２の端子「ＣＳＶｔｙｐｅＡ１´」〜「ＣＳＶｔｙｐｅＡ４´」に接続される（図６（ｂ）参照）。該ゲートドライバ２の端子「ＣＳＶｔｙｐｅＡ１´」〜「ＣＳＶｔｙｐｅＡ４´」と、インターポーザ基板３の出力側のバンプ３５ｂとは、基板上配線３６ｂにより接続されるが、該バンプ３５ｂは、走査線駆動信号が通過するパッド（バンプ）３５ｃ間に配置されているため、補助容量駆動信号が通過する基板上配線３６ｂは、走査線駆動信号が通過する基板上配線３６ｃと交差させる必要がある。このため、補助容量駆動信号が通過する基板上配線３６ｂと、走査線駆動信号が通過する基板上配線３６ｃとは、インターポーザ基板３上において交差するように、互いに異なる層に形成される。

なお、補助容量駆動信号を駆動するバッファ２１は、図６（ｃ）に示すとおり、インターポーザ基板３上に設けられてもよい。

インターポーザ基板３は、集積回路を製造する工程と同じ製造工程において製造されるため、配線層を２層にすること、及びバッファを設けることが可能である。

図７は、走査線駆動装置パッケージ３０を、表示装置の基板へと実装した状態を示す図である。

なお、本発明に係る特徴点をより明確に図示するため、図７に示す液晶表示パネル（表示装置）４０では、補助容量駆動信号が通過する部材を透視した状態で図示している。

また、図７では、本発明に係る表示装置として、表示装置に走査線駆動装置パッケージ３０を２個実装する液晶表示パネル４０について説明するが、これには限定されない。即ち、走査線駆動装置パッケージ３０は、液晶表示パネル４０の基板へと１個だけ実装されてもよいし、３個以上実装されてもよい。

以下、図７を用いて、本発明に係る表示装置の構成及び動作原理について説明する。

図７に示すとおり、液晶表示パネル４０では、１つの表示絵素４１が、複数の副絵素４２、４３に分割されている。また、副絵素４２は、ＴＦＴ４４を介して走査線Ｇｎ及び信号線（データ線）Ｓｍに接続されている。また、副絵素４３は、ＴＦＴ４５を介して走査線Ｇｎ及び信号線Ｓｍに接続されている。即ち、ＴＦＴ４４、４５のゲート電極は、共通（同一）の走査線Ｇｎに接続されている。また、ＴＦＴ４４、４５のソース電極は、共通（同一）の信号線Ｓｍに接続されている。

副絵素４２、４３は、液晶容量と補助容量とを有している。これらの液晶容量及び補助容量は共に、一方の電極がＴＦＴ４４、４５のドレイン電極に接続されている。液晶容量の他方の電極は、対向電圧に接続されている。補助容量の他方の電極は、補助容量配線４６、４７に接続されている。これにより、副絵素４２、４３における補助容量には、補助容量配線４６、４７からＣＳ電圧が印加され得る。即ち、副絵素４２、４３は、図９に示す副絵素１２１、１２２と同様の接続関係を有する。そのため、副絵素４２における補助容量に印加されるＣＳ電圧と、副絵素４３における補助容量に印加されるＣＳ電圧とは、互いに異なる電圧となり得る。

つまり、図７に示す表示絵素４１は、図９に示す表示絵素１２０と同様の構成を有するものである。

液晶表示パネル４０ではまず、図示しないコントローラから走査線駆動装置パッケージ３０と同一の構成を有する走査線駆動装置パッケージ３０Ａへと、補助容量駆動信号、走査線駆動信号の基となるゲートドライバの制御信号（走査開始信号及び駆動クロック信号）、及び各種電源電圧が入力される。ここで、端子「ＬＢＲ」は、端子「ＶＣＣ」と接続されており、これにより、端子「ＬＢＲ」は、上記「Ｈ」状態に固定される。なお、走査線駆動装置パッケージ３０Ａには、補助容量駆動信号が、端子「ＣＳＶｔｙｐｅＡ１Ｒ」〜「ＣＳＶｔｙｐｅＡ４Ｒ」から入力される。また、端子「ＬＢＲ」が「Ｈ」状態であるため、ゲートドライバの制御信号は、端子「ＧＳＰＯＩ」、「ＧＣＫＯＩ」から入力される。また、各種電源電圧は、端子「ＶＧＬ」、「ＶＧＨ」、「ＧＮＤ」、「ＶＣＣ」、「ＶＣＳＬ」、「ＶＣＳＨ」、「ＯＶＣＳＬ」、及び「ＯＶＣＳＨ」から入力される。

ここで、図７において、端子「ＬＢＲ」、「ＶＧＬ」、「ＶＧＨ」、「ＧＮＤ」、「ＶＣＣ」、「ＶＣＳＬ」、「ＶＣＳＨ」、「ＯＶＣＳＬ」、及び「ＯＶＣＳＨ」は、互いに同一の端子名を有する端子同士が接続されている。また、図７に示すとおり、端子「ＧＳＰＯＩ」は、端子「ＧＳＰＩＯ」に接続されており、端子「ＧＣＫＯＩ」は、端子「ＧＣＫＩＯ」に接続されている。

同様に、図７に示すとおり、端子「ＣＳＶｔｙｐｅＡ１Ｒ」〜「ＣＳＶｔｙｐｅＡ４Ｒ」は、端子「ＣＳＶｔｙｐｅＡ１Ｌ」〜「ＣＳＶｔｙｐｅＡ４Ｌ」にそれぞれ接続されている。

そのため、走査線駆動装置パッケージ３０Ａに設けられている端子「ＣＳＶｔｙｐｅＡ１Ｌ」〜「ＣＳＶｔｙｐｅＡ４Ｌ」と、走査線駆動装置パッケージ３０Ａと同一の構成を有する走査線駆動装置パッケージ３０Ｂに設けられている端子「ＣＳＶｔｙｐｅＡ１Ｒ」〜「ＣＳＶｔｙｐｅＡ４Ｒ」とを接続することで、液晶表示パネル４０では、走査線駆動装置パッケージ３０Ａに入力される、補助容量駆動信号、ゲートドライバの制御信号、及び各種電源電圧を、当該走査線駆動装置パッケージ３０Ａから走査線駆動装置パッケージ３０Ｂに供給することができる。

次に、液晶表示パネル４０では、上記コントローラから入力された走査線駆動信号の基となる信号を用いて、上述した原理により、走査線駆動装置パッケージ３０Ａが走査線駆動信号を生成する。走査線駆動装置パッケージ３０Ａの端子「ＯＧ１」〜「ＯＧ２７２」は、液晶表示パネル４０の走査線Ｇｎにそれぞれ接続される。そして、走査線駆動装置パッケージ３０Ａは、端子「ＯＧ１」〜「ＯＧ２７２」に接続される各走査線Ｇｎに走査線駆動信号を与える。

一方、上記コントローラから端子「ＣＳＶｔｙｐｅＡ１Ｒ」〜「ＣＳＶｔｙｐｅＡ４Ｒ」に入力された補助容量駆動信号は、走査線駆動装置パッケージ３０Ａのゲートドライバ実装基板１に設けられているバッファ２１を介して、端子「ＣＳＶｔｙｐｅＡ１´」〜「ＣＳＶｔｙｐｅＡ４´」から出力される。走査線駆動装置パッケージ３０Ａの端子「ＣＳＶｔｙｐｅＡ１´」〜「ＣＳＶｔｙｐｅＡ４´」には、補助容量配線５１が接続される。バッファ２１から出力される、波形の鈍りが低減された補助容量駆動信号は、走査線駆動装置パッケージ３０Ａの端子「ＣＳＶｔｙｐｅＡ１´」〜「ＣＳＶｔｙｐｅＡ４´」に接続されている当該補助容量配線５１全てに与えられ、これにより、当該補助容量配線５１に接続される補助容量が駆動される。

本発明に係る表示装置では、従来技術に係る表示装置のように、基幹配線を液晶表示パネル全体に設ける必要がない。従って、本発明に係る表示装置では、額縁の狭小化が実現可能であるという効果を奏する。

なお、本発明に係る表示装置は、走査線駆動装置内部で補助容量駆動信号を生成し、当該走査線駆動装置から各補助容量配線に供給する構成であってもよい。

本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。

本発明は、例えば、ワードプロセッサ、パーソナルコンピュータ、及びテレビジョン放送の受信機等に用いられる表示装置に好適に利用することができる。また、本発明は、アクティブマトリクス型液晶表示装置等の表示装置、及び当該表示装置に設けられている走査線を駆動する走査線駆動装置に好適に利用することができる。

本発明に係る表示装置に備えられる走査線駆動装置の概略構成を示すブロック図である。 上記走査線駆動装置に設けられているバッファの回路構成を示す図である。 上記走査線駆動装置に設けられているバッファの別の回路構成を示す図である。 図３に示すバッファにより、オーバーシュート処理が実施された後の、補助容量駆動信号の波形を示すグラフである。 上記走査線駆動装置が搭載された走査線駆動装置パッケージの外形を示す図である。 上記走査線駆動装置の概観を示す図であり、図６（ａ）は、基板に集積回路が実装された後の状態を示す斜視図であり、図６（ｂ）は、上記バッファを設けた集積回路が基板に実装される様子を示す図であり、図６（ｃ）は、集積回路が上記バッファを設けた基板に実装される様子を示す図である。 本発明に係る表示装置を示す図であり、上記走査線駆動装置パッケージを、表示装置の基板へと実装した状態を示す図である。 液晶表示装置の液晶表示パネルにおけるγ特性を示すグラフである。 マルチ絵素駆動で駆動される液晶表示装置の表示絵素の構成例を示す図である。 上記表示絵素において、副絵素のそれぞれに印加されるソース電圧及びＣＳ電圧の波形の一例を示す図である。 図１１（ａ）・（ｂ）は、２フレーム毎に補助容量対向電圧の波形を反転させる例を示すグラフである。 上記液晶表示装置の等価回路を模式的に示す図である。 液晶表示パネルのガラス基板における、補助容量駆動信号の配線を示す図である。 図１４（ａ）は、従来技術に係るＩＣチップ実装パッケージの上面図であり、図１４（ｂ）は、同図（ａ）のＧ−Ｇ線における矢視断面図である。 図１５（ａ）は、ドライバソケットに集積回路である液晶ドライバが実装された状態を示す斜視図であり、図１５（ｂ）は、同図（ａ）のＩ１−Ｉ１線における矢視断面図である。 上記ドライバソケットを示す図であり、上記液晶ドライバが該ドライバソケットに実装される様子を示す図である。

符号の説明

１ ゲートドライバ実装基板（走査線駆動装置）
２ ゲートドライバ（集積回路）
３ インターポーザ基板（基板）
２１、２１Ａ、２１Ｂ バッファ
３０、３０Ａ、３０Ｂ 走査線駆動装置パッケージ
４０ 液晶表示パネル（表示装置）

Claims (7)

1. 複数本の走査線と、該複数本の走査線を構成する各走査線に供給される走査線駆動信号に基づいて該各走査線を駆動する走査線駆動装置と、を備え、
   １つの表示絵素は、複数の副絵素に分割されており、
   上記複数の副絵素は、それぞれ異なる補助容量配線に接続された補助容量を有しており、
   上記それぞれ異なる補助容量配線を構成する各補助容量配線に供給される補助容量駆動信号に基づいて該各補助容量配線に接続された各補助容量を駆動することにより、上記複数の副絵素をそれぞれ異なる輝度で表示可能である表示装置であって、
   上記走査線駆動装置は、
   上記各補助容量配線に供給すべき補助容量駆動信号を該各補助容量配線に供給するための第１の端子と、上記各走査線に供給すべき走査線駆動信号を該各走査線に供給するための第２の端子と、をそれぞれ複数個備え、
   少なくとも上記複数個の第１の端子におけるいずれか１個の端子が、上記複数個の第２の端子におけるいずれか２個の端子間に設けられていることを特徴とする表示装置。
2. 上記走査線駆動装置は、
   自身の外部から上記各補助容量配線に供給すべき補助容量駆動信号が入力される第３の端子をさらに備え、
   上記第３の端子と上記第１の端子とが接続されていることを特徴とする請求項１に記載の表示装置。
3. 上記走査線駆動装置は、
   上記第１の端子と、上記第２の端子と、自身の外部から上記各補助容量配線に供給すべき補助容量駆動信号が入力される第３の端子と、が設けられている基板と、
   上記走査線駆動信号を生成し、該走査線駆動信号を上記第２の端子に供給する集積回路と、を備えることを特徴とする請求項１に記載の表示装置。
4. 上記第３の端子と上記第１の端子との間に、該第３の端子から上記各補助容量配線に供給すべき補助容量駆動信号が入力され、入力された該補助容量駆動信号の波形を整形して該第１の端子へと出力するバッファをさらに備えることを特徴とする請求項２に記載の表示装置。
5. 上記集積回路は、上記各補助容量配線に供給すべき補助容量駆動信号が入力され、入力された該補助容量駆動信号の波形を整形して出力するバッファを備え、
   上記バッファは、入力端子が上記第３の端子に接続されており、出力端子が上記第１の端子に接続されていることを特徴とする請求項３に記載の表示装置。
6. 上記基板は、上記各補助容量配線に供給すべき補助容量駆動信号が入力され、入力された該補助容量駆動信号の波形を整形して出力するバッファを備え、
   上記バッファは、入力端子が上記第３の端子に接続されており、出力端子が上記第１の端子に接続されていることを特徴とする請求項３に記載の表示装置。
7. 上記バッファは、自身に入力された補助容量駆動信号を、オーバーシュート駆動により出力することを特徴とする請求項４〜６のいずれか１項に記載の表示装置。

Images