JPH08171483A - データ処理装置 - Google Patents
データ処理装置Info
- Publication number
- JPH08171483A JPH08171483A JP31460994A JP31460994A JPH08171483A JP H08171483 A JPH08171483 A JP H08171483A JP 31460994 A JP31460994 A JP 31460994A JP 31460994 A JP31460994 A JP 31460994A JP H08171483 A JPH08171483 A JP H08171483A
- Authority
- JP
- Japan
- Prior art keywords
- program
- memory card
- boot
- power
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stored Programmes (AREA)
Abstract
(57)【要約】
【目的】 装着された外部記憶装置に対し、システムソ
フトウェアを介さずにアクセスすることができるように
する。 【構成】 接続手段3には、外部記憶装置4を装着する
ことができる。外部記憶装置4内には、電源投入時に直
接起動できる外部プログラム4aが格納されている。一
方、システム内部に設けられたブート用ROM5内に
は、ブートプログラム5aが格納されている。選択手段
1は、外部プログラム4aと内部プログラム5aとから
電源投入時に起動すべきプログラムを選択する。メモリ
領域切換手段2は、メモリ領域を切り換えることによ
り、電源投入時にプロセッサから出力されるスタートア
ドレスのアクセス要求を、選択手段1により選択された
プログラムに対して行わせる。プログラム実行手段6
は、電源投入時に、選択されているプログラムを実行す
る。これにより、システム内部のプログラムを介さず
に、外部プログラムを実行することができる。
フトウェアを介さずにアクセスすることができるように
する。 【構成】 接続手段3には、外部記憶装置4を装着する
ことができる。外部記憶装置4内には、電源投入時に直
接起動できる外部プログラム4aが格納されている。一
方、システム内部に設けられたブート用ROM5内に
は、ブートプログラム5aが格納されている。選択手段
1は、外部プログラム4aと内部プログラム5aとから
電源投入時に起動すべきプログラムを選択する。メモリ
領域切換手段2は、メモリ領域を切り換えることによ
り、電源投入時にプロセッサから出力されるスタートア
ドレスのアクセス要求を、選択手段1により選択された
プログラムに対して行わせる。プログラム実行手段6
は、電源投入時に、選択されているプログラムを実行す
る。これにより、システム内部のプログラムを介さず
に、外部プログラムを実行することができる。
Description
【0001】
【産業上の利用分野】本発明はデータ処理装置に関し、
特にシステム起動時におけるメモリ管理を行うデータ処
理装置に関する。
特にシステム起動時におけるメモリ管理を行うデータ処
理装置に関する。
【0002】
【従来の技術】一般的に、数値制御装置等のプロセッサ
を用いて様々なデータ処理を行うシステムでは、ブート
用ROMにブートプログラムが格納されている。電源が
投入されると、プロセッサは、先ずブート用ROMにア
クセスする。そこで、ブートプログラムが、他のメモリ
に格納されたシステムソフトウェアに対し起動をかけ
る。これにより、システム全体が動作可能な状態にな
る。
を用いて様々なデータ処理を行うシステムでは、ブート
用ROMにブートプログラムが格納されている。電源が
投入されると、プロセッサは、先ずブート用ROMにア
クセスする。そこで、ブートプログラムが、他のメモリ
に格納されたシステムソフトウェアに対し起動をかけ
る。これにより、システム全体が動作可能な状態にな
る。
【0003】このようなシステムの多くには、メモリカ
ードを装着可能なソケットが設けられている。このソケ
ットに装着されたメモリカードは、メモリカード用イン
タフェースを介して、プロセッサと接続される。このシ
ステムのアドレスマップ上には、メモリカード用の領域
が確保されている。この領域は、システムソフトウェア
のメモリ領域とは別の、独立した領域である。
ードを装着可能なソケットが設けられている。このソケ
ットに装着されたメモリカードは、メモリカード用イン
タフェースを介して、プロセッサと接続される。このシ
ステムのアドレスマップ上には、メモリカード用の領域
が確保されている。この領域は、システムソフトウェア
のメモリ領域とは別の、独立した領域である。
【0004】プロセッサのメモリカードに対するアクセ
スは、システムプログラムを介して行われる。従って、
メモリカード内のプログラムを実行する場合、先ずシス
テムの電源を投入しシステムソフトウェアを起動する。
次に、このシステムソフトウェアの機能を用いて、メモ
リカード内のプログラムをシステムソフトウェア領域上
にコピーするか、あるいはプロセッサの実行アドレス
を、メモリカード領域のアドレスに置き換える。
スは、システムプログラムを介して行われる。従って、
メモリカード内のプログラムを実行する場合、先ずシス
テムの電源を投入しシステムソフトウェアを起動する。
次に、このシステムソフトウェアの機能を用いて、メモ
リカード内のプログラムをシステムソフトウェア領域上
にコピーするか、あるいはプロセッサの実行アドレス
を、メモリカード領域のアドレスに置き換える。
【0005】このようにして、メモリカードに格納され
たプロセッサを自由に実行することができる。従って、
システムの補助的な機能を実行するためのプログラムは
メモリカードに格納しておき、そのプログラムが必要な
場合にのみメモリカードを装着し、目的の機能を実行す
ることができる。これにより、システムに内蔵されたメ
モリ内には、通常動作に欠かせないプログラムや、使用
頻度の高いプログラムのみを格納しておくことができ
る。
たプロセッサを自由に実行することができる。従って、
システムの補助的な機能を実行するためのプログラムは
メモリカードに格納しておき、そのプログラムが必要な
場合にのみメモリカードを装着し、目的の機能を実行す
ることができる。これにより、システムに内蔵されたメ
モリ内には、通常動作に欠かせないプログラムや、使用
頻度の高いプログラムのみを格納しておくことができ
る。
【0006】
【発明が解決しようとする課題】しかし、メモリカード
に対しアクセスするにはシステムソフトウェア内の機能
を用いなければならないため、システムソフトウェアの
機能に障害が発生するとメモリカードに対しアクセスで
きなくなるという問題点があった。従って、障害検出の
ための自己診断プログラムをメモリカードに用意してお
いても、システムソフトウェアが正常に動作していない
限り実行することができない。この結果、自己診断プロ
グラムを用いれば容易に検出できる障害であっても、障
害原因の解明に時間がかかってしまう。
に対しアクセスするにはシステムソフトウェア内の機能
を用いなければならないため、システムソフトウェアの
機能に障害が発生するとメモリカードに対しアクセスで
きなくなるという問題点があった。従って、障害検出の
ための自己診断プログラムをメモリカードに用意してお
いても、システムソフトウェアが正常に動作していない
限り実行することができない。この結果、自己診断プロ
グラムを用いれば容易に検出できる障害であっても、障
害原因の解明に時間がかかってしまう。
【0007】また、システムソフトウェアからメモリカ
ード内のプログラムを実行するには、システムソフトウ
ェアにおいてそのメモリカードの種類を認識していなけ
ればならない。そのため、システムソフトウェアが対応
していないメモリカードに対しては、アクセスできない
という問題点があった。
ード内のプログラムを実行するには、システムソフトウ
ェアにおいてそのメモリカードの種類を認識していなけ
ればならない。そのため、システムソフトウェアが対応
していないメモリカードに対しては、アクセスできない
という問題点があった。
【0008】本発明はこのような点に鑑みてなされたも
のであり、装着された外部記憶装置に対し、システムソ
フトウェアを介さずにアクセスすることができるデータ
処理装置を提供することを目的とする。
のであり、装着された外部記憶装置に対し、システムソ
フトウェアを介さずにアクセスすることができるデータ
処理装置を提供することを目的とする。
【0009】
【課題を解決するための手段】本発明では上記課題を解
決するために、システム起動時におけるメモリ管理を行
うデータ処理装置において、直接ブート可能な外部プロ
グラムを格納した外部記憶装置を接続する接続手段と、
ブート機能を制御するための内部ブートプログラムと、
前記外部プログラムとから、電源投入時の起動先を選択
する選択手段と、選択されたプログラムのメモリ領域が
電源投入時のスタートアドレスに対応するように、メモ
リ領域を切り換えるメモリ領域切換手段と、電源投入時
に、選択されているプログラムを実行するプログラム実
行手段と、を有することを特徴とするデータ処理装置が
提供される。
決するために、システム起動時におけるメモリ管理を行
うデータ処理装置において、直接ブート可能な外部プロ
グラムを格納した外部記憶装置を接続する接続手段と、
ブート機能を制御するための内部ブートプログラムと、
前記外部プログラムとから、電源投入時の起動先を選択
する選択手段と、選択されたプログラムのメモリ領域が
電源投入時のスタートアドレスに対応するように、メモ
リ領域を切り換えるメモリ領域切換手段と、電源投入時
に、選択されているプログラムを実行するプログラム実
行手段と、を有することを特徴とするデータ処理装置が
提供される。
【0010】
【作用】接続手段は、直接ブート可能な外部プログラム
を格納する外部記憶装置を接続する。選択手段は、デー
タ処理装置のブート機能を制御する内部ブートプログラ
ムと外部プログラムとから、電源投入時の起動先を選択
する。メモリ領域切換手段は、選択されたプログラムの
メモリ領域が電源投入時のスタートアドレスに対応する
ように、メモリ領域を切り換える。プログラム実行手段
は、電源投入時に、選択されているプログラムを実行す
る。
を格納する外部記憶装置を接続する。選択手段は、デー
タ処理装置のブート機能を制御する内部ブートプログラ
ムと外部プログラムとから、電源投入時の起動先を選択
する。メモリ領域切換手段は、選択されたプログラムの
メモリ領域が電源投入時のスタートアドレスに対応する
ように、メモリ領域を切り換える。プログラム実行手段
は、電源投入時に、選択されているプログラムを実行す
る。
【0011】これにより、電源投入時に、データ処理装
置内のシステムソフトウェアを介さずに、外部記憶装置
内の外部プログラムを起動することが可能となる。
置内のシステムソフトウェアを介さずに、外部記憶装置
内の外部プログラムを起動することが可能となる。
【0012】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。図1は本発明の概略構成を示すブロック図であ
る。データ処理装置10内に設けられた接続手段3に
は、外部記憶装置4を接続することができる。外部記憶
装置4内には、電源投入時に直接起動できる外部プログ
ラム4aが格納されている。一方、システム内部に設け
られたブート用ROM5内には、ブートプログラム5a
が格納されている。
する。図1は本発明の概略構成を示すブロック図であ
る。データ処理装置10内に設けられた接続手段3に
は、外部記憶装置4を接続することができる。外部記憶
装置4内には、電源投入時に直接起動できる外部プログ
ラム4aが格納されている。一方、システム内部に設け
られたブート用ROM5内には、ブートプログラム5a
が格納されている。
【0013】選択手段1は、外部プログラム4aと内部
プログラム5aとから電源投入時に起動すべきプログラ
ムを選択する。メモリ領域切換手段2は、メモリ領域を
切り換えることにより、電源投入時にプロセッサから出
力されるスタートアドレスのアクセス要求を、選択手段
1により選択されたプログラムに対して行わせる。プロ
グラム実行手段6は、電源投入時に選択されているプロ
グラムを実行する。
プログラム5aとから電源投入時に起動すべきプログラ
ムを選択する。メモリ領域切換手段2は、メモリ領域を
切り換えることにより、電源投入時にプロセッサから出
力されるスタートアドレスのアクセス要求を、選択手段
1により選択されたプログラムに対して行わせる。プロ
グラム実行手段6は、電源投入時に選択されているプロ
グラムを実行する。
【0014】これにより、システム内部のプログラムを
介さずに、外部プログラムを実行することができる。図
2は、本発明を実施するための数値制御装置のハードウ
ェアの概略構成を示すブロック図である。
介さずに、外部プログラムを実行することができる。図
2は、本発明を実施するための数値制御装置のハードウ
ェアの概略構成を示すブロック図である。
【0015】数値制御装置はプロセッサ11を中心に構
成されている。この図におけるプロセッサ11は、CP
U、及び他の周辺回路を含んだユニットのことである。
プロセッサ11には、スイッチ11bが接続されてい
る。このスイッチ11bの切り替えにより、ブート用R
OM12内のブートプログラムとメモリカード17a内
のプログラムとから、電源投入時に最初に起動するプロ
グラムを選択することができる。
成されている。この図におけるプロセッサ11は、CP
U、及び他の周辺回路を含んだユニットのことである。
プロセッサ11には、スイッチ11bが接続されてい
る。このスイッチ11bの切り替えにより、ブート用R
OM12内のブートプログラムとメモリカード17a内
のプログラムとから、電源投入時に最初に起動するプロ
グラムを選択することができる。
【0016】プロセッサ11は、通常使用時には、電源
投入直後にブートROM12に格納されたブートプログ
ラムを実行する。ブートプログラムは、電源投入時のブ
ート機能を制御するためのソフトウェアである。なお、
ブート用ROM12にはEPROMあるいはEEPRO
Mが使用される。
投入直後にブートROM12に格納されたブートプログ
ラムを実行する。ブートプログラムは、電源投入時のブ
ート機能を制御するためのソフトウェアである。なお、
ブート用ROM12にはEPROMあるいはEEPRO
Mが使用される。
【0017】ブートプログラムが実行されることによ
り、ROM14内のシステムソフトウェアが起動され
る。以後、プロセッサ11は、システムソフトウェアに
従って数値制御装置全体を制御する。
り、ROM14内のシステムソフトウェアが起動され
る。以後、プロセッサ11は、システムソフトウェアに
従って数値制御装置全体を制御する。
【0018】メモリカードインタフェース17には、メ
モリカード17aを装着するためのソケットを有してい
る。メモリカード17aは、ソケットに抜き差しするこ
とにより容易に着脱できる。メモリカードインタフェー
ス17は、装着されたメモリカード17aとプロセッサ
11間のデータ伝送を制御する。メモリカード17aに
は、フラッシュROM、あるいはバッテリでバックアッ
プされた不揮発性メモリが内蔵されており、数値制御装
置から取り外してもデータを保持することができる。メ
モリカード17a内に、プロセッサ11から直接起動可
能なプログラムが格納されている場合、スイッチ11b
を切り換えることにより、そのプログラムからシステム
を起動することができる。
モリカード17aを装着するためのソケットを有してい
る。メモリカード17aは、ソケットに抜き差しするこ
とにより容易に着脱できる。メモリカードインタフェー
ス17は、装着されたメモリカード17aとプロセッサ
11間のデータ伝送を制御する。メモリカード17aに
は、フラッシュROM、あるいはバッテリでバックアッ
プされた不揮発性メモリが内蔵されており、数値制御装
置から取り外してもデータを保持することができる。メ
モリカード17a内に、プロセッサ11から直接起動可
能なプログラムが格納されている場合、スイッチ11b
を切り換えることにより、そのプログラムからシステム
を起動することができる。
【0019】RAM13にはSRAM等が使用され、一
時的な計算データ、表示データ、入出力信号等が格納さ
れる。CRT/MDIユニット20は、数値制御装置の
前面あるいは機械操作盤と同じ位置に配置され、データ
及び図形の表示、データ入力、数値制御装置の運転に使
用される。グラフィック制御回路21は数値データ及び
図形データ等のディジタル信号を表示用のラスタ信号に
変換し、表示装置22に送り、表示装置22はこれらの
数値及び図形を表示する。表示装置22にはCRTある
いは液晶表示装置が使用される。
時的な計算データ、表示データ、入出力信号等が格納さ
れる。CRT/MDIユニット20は、数値制御装置の
前面あるいは機械操作盤と同じ位置に配置され、データ
及び図形の表示、データ入力、数値制御装置の運転に使
用される。グラフィック制御回路21は数値データ及び
図形データ等のディジタル信号を表示用のラスタ信号に
変換し、表示装置22に送り、表示装置22はこれらの
数値及び図形を表示する。表示装置22にはCRTある
いは液晶表示装置が使用される。
【0020】キーボード23は数値キー、シンボリック
キー、文字キー及び機能キーから構成され、加工プログ
ラムの作成、編集及び数値制御装置の運転に使用され
る。ソフトウェアキー24は表示装置22の下部に設け
られ、その機能は表示装置に表示される。表示装置の画
面が変化すれば、表示される機能に対応して、ソフトウ
ェアキーの機能も変化する。
キー、文字キー及び機能キーから構成され、加工プログ
ラムの作成、編集及び数値制御装置の運転に使用され
る。ソフトウェアキー24は表示装置22の下部に設け
られ、その機能は表示装置に表示される。表示装置の画
面が変化すれば、表示される機能に対応して、ソフトウ
ェアキーの機能も変化する。
【0021】軸制御回路15はプロセッサ11からの軸
の移動指令を受けて、軸の移動指令をサーボアンプ16
に出力する。サーボアンプ16はこの移動指令を増幅
し、工作機械30に結合されたサーボモータを駆動し、
工作機械30の工具とワークの相対運動を制御する。な
お、軸制御回路15及びサーボアンプ16はサーボモー
タの軸数に対応した数だけ設けられる。
の移動指令を受けて、軸の移動指令をサーボアンプ16
に出力する。サーボアンプ16はこの移動指令を増幅
し、工作機械30に結合されたサーボモータを駆動し、
工作機械30の工具とワークの相対運動を制御する。な
お、軸制御回路15及びサーボアンプ16はサーボモー
タの軸数に対応した数だけ設けられる。
【0022】PMC(プログラマブル・マシン・コント
ローラ)18はプロセッサ11からバス19経由でM
(補助)機能信号、S(スピンドル速度制御)機能信
号、T(工具選択)機能信号等を受け取る。そして、こ
れらの信号をシーケンス・プログラムで処理して、出力
信号を出力し、工作機械30内の空圧機器、油圧機器、
電磁アクチュエイタ等を制御する。また、工作機械30
内の機械操作盤のボタン信号、スイッチ信号及びリミッ
トスイッチ等の信号を受けて、シーケンス処理を行い、
バス19を経由してプロセッサ11に必要な入力信号を
転送する。
ローラ)18はプロセッサ11からバス19経由でM
(補助)機能信号、S(スピンドル速度制御)機能信
号、T(工具選択)機能信号等を受け取る。そして、こ
れらの信号をシーケンス・プログラムで処理して、出力
信号を出力し、工作機械30内の空圧機器、油圧機器、
電磁アクチュエイタ等を制御する。また、工作機械30
内の機械操作盤のボタン信号、スイッチ信号及びリミッ
トスイッチ等の信号を受けて、シーケンス処理を行い、
バス19を経由してプロセッサ11に必要な入力信号を
転送する。
【0023】なお、図2ではスピンドルモータ制御回路
及びスピンドルモータ用アンプ等は省略してある。ま
た、上記の例ではプロセッサ11は1個で説明したが、
複数のプロセッサを使用してマルチプロセッサ構成にす
ることもできる。
及びスピンドルモータ用アンプ等は省略してある。ま
た、上記の例ではプロセッサ11は1個で説明したが、
複数のプロセッサを使用してマルチプロセッサ構成にす
ることもできる。
【0024】上記のような数値制御装置において、電源
投入時に起動するプログラムの切り換えは、スイッチの
設定に応じてアドレスマップ上の領域の設定を変更する
ことにより行うことができる。
投入時に起動するプログラムの切り換えは、スイッチの
設定に応じてアドレスマップ上の領域の設定を変更する
ことにより行うことができる。
【0025】図3はアドレスマップの変更例を示す図で
ある。通常使用時におけるアドレスマップ40には、シ
ステムソフトウェア領域40a、メモリカード領域40
b、およびブート用ROM領域40cが設けられてい
る。電源投入時のスタートアドレスには、ブート用RO
M領域40cの先頭のアドレスが指定されている。従っ
て、電源投入に最初に実行されるのは、ブート用ROM
内のプログラムである。
ある。通常使用時におけるアドレスマップ40には、シ
ステムソフトウェア領域40a、メモリカード領域40
b、およびブート用ROM領域40cが設けられてい
る。電源投入時のスタートアドレスには、ブート用RO
M領域40cの先頭のアドレスが指定されている。従っ
て、電源投入に最初に実行されるのは、ブート用ROM
内のプログラムである。
【0026】起動プログラムとしてメモリカード内のプ
ログラムを選択した場合のアドレスマップ41には、シ
ステムソフトウェア領域41a、およびメモリカード領
域41b,41cが設けられている。メモリカード領域
41cは、通常使用時のアドレスマップ40上のブート
用ROM領域40cと同じアドレスに設定されている。
従って、電源投入時のスタートアドレスは、メモリカー
ド領域41cの先頭のアドレスとなる。
ログラムを選択した場合のアドレスマップ41には、シ
ステムソフトウェア領域41a、およびメモリカード領
域41b,41cが設けられている。メモリカード領域
41cは、通常使用時のアドレスマップ40上のブート
用ROM領域40cと同じアドレスに設定されている。
従って、電源投入時のスタートアドレスは、メモリカー
ド領域41cの先頭のアドレスとなる。
【0027】なお、2ヵ所のメモリカード領域41b,
41cは、どちらにアクセスしても同じプログラムを実
行することができる。つまり、メモリカード17a(図
2に示す)に対応するアドレスが2重に設けられてい
る。
41cは、どちらにアクセスしても同じプログラムを実
行することができる。つまり、メモリカード17a(図
2に示す)に対応するアドレスが2重に設けられてい
る。
【0028】図4はアドレスを切り換えるための内部構
成を示すブロック図でる。図において、CPU11aに
は、アドレスバス54とデータバス53を介して、ブー
ト用ROM12、メモリカード17a、およびRAM1
3が接続されている。アドレスバス54は、各メモリに
対し要求アドレスを転送するバスである。データバス5
3は、各メモリとCPU11aとの間でデータの伝送を
行うためのバスである。
成を示すブロック図でる。図において、CPU11aに
は、アドレスバス54とデータバス53を介して、ブー
ト用ROM12、メモリカード17a、およびRAM1
3が接続されている。アドレスバス54は、各メモリに
対し要求アドレスを転送するバスである。データバス5
3は、各メモリとCPU11aとの間でデータの伝送を
行うためのバスである。
【0029】デコーダ51はアドレスバス54に接続さ
れており、CPU11aが出力しているアドレスが、ど
のメモリに対するアドレスなのかを解析する。これは、
通常使用時のアドレスマップ40(図3に示す)に基づ
いて判断する。そして、目的のメモリに対して、図示さ
れていないコントロールバスを介してチップセレクト信
号を出力する。RAM13に対するチップセレクト信号
CS1は、直接RAM13に入力される。一方、ブート
用ROM12とメモリカードに対するチップセレクト信
号CS2,CS3は、一旦切換回路52に入力される。
れており、CPU11aが出力しているアドレスが、ど
のメモリに対するアドレスなのかを解析する。これは、
通常使用時のアドレスマップ40(図3に示す)に基づ
いて判断する。そして、目的のメモリに対して、図示さ
れていないコントロールバスを介してチップセレクト信
号を出力する。RAM13に対するチップセレクト信号
CS1は、直接RAM13に入力される。一方、ブート
用ROM12とメモリカードに対するチップセレクト信
号CS2,CS3は、一旦切換回路52に入力される。
【0030】切換回路52にはスイッチ11bが接続さ
れている。スイッチ11bがオフの状態のときは、ブー
ト用ROM12に対するチップセレクト信号CS2が出
力されると、チップセレクト信号CS2aがブート用R
OM12へ出力される。メモリカード17aに対するチ
ップセレクト信号CS3が出力されると、チップセレク
ト信号CS3aがメモリカード17aへ出力される。
れている。スイッチ11bがオフの状態のときは、ブー
ト用ROM12に対するチップセレクト信号CS2が出
力されると、チップセレクト信号CS2aがブート用R
OM12へ出力される。メモリカード17aに対するチ
ップセレクト信号CS3が出力されると、チップセレク
ト信号CS3aがメモリカード17aへ出力される。
【0031】逆に、スイッチ11aがオンの状態のとき
は、チップセレクト信号CS2とチップセレクト信号C
S3とのいずれが出力されても、チップセレクト信号C
S3aがメモリカード17aへ出力される。
は、チップセレクト信号CS2とチップセレクト信号C
S3とのいずれが出力されても、チップセレクト信号C
S3aがメモリカード17aへ出力される。
【0032】各メモリは、チップセレクト信号が入力さ
れた場合にのみアクセスが可能な状態となる。アクセス
可能になったメモリは、アドレスバス54を介してCP
U11aから転送されたアドレスを取り込む。なお、各
メモリには、コントロールバスにより、データの書込指
令、あるいは読み取り指令が入力されている。データ書
込指令の場合には、要求されたアドレスにデータバス5
3を介して転送されたデータを書き込む。読み取り要求
の場合には、要求されたアドレスのデータをデータバス
53を介して出力する。
れた場合にのみアクセスが可能な状態となる。アクセス
可能になったメモリは、アドレスバス54を介してCP
U11aから転送されたアドレスを取り込む。なお、各
メモリには、コントロールバスにより、データの書込指
令、あるいは読み取り指令が入力されている。データ書
込指令の場合には、要求されたアドレスにデータバス5
3を介して転送されたデータを書き込む。読み取り要求
の場合には、要求されたアドレスのデータをデータバス
53を介して出力する。
【0033】このような構成において、システムの電源
投入時にCPU11aは、スタートアドレスの読み取り
要求を出力する。図3で説明したように、スタートアド
レスは、通常使用時にはブート用ROM12の先頭のア
ドレスである。従って、デコーダ51は、ブート用RO
M12に対するアドレス要求であると判断し、チップセ
レクト信号CS2を出力する。
投入時にCPU11aは、スタートアドレスの読み取り
要求を出力する。図3で説明したように、スタートアド
レスは、通常使用時にはブート用ROM12の先頭のア
ドレスである。従って、デコーダ51は、ブート用RO
M12に対するアドレス要求であると判断し、チップセ
レクト信号CS2を出力する。
【0034】切換回路52は、チップセレクト信号CS
2が入力されると、スイッチ11bがオンであるか、オ
フであるかを判断する。スイッチ11bがオフであれ
ば、ブート用ROM12内のプログラムから起動すべき
状態であると判断し、ブート用ROM12に対してチッ
プセレクト信号を出力する。これにより、CPU11a
は、ブート用ROM12内の通常のブートプログラムを
実行することができる。スイッチ11bがオンであれ
ば、メモリカード17a内のプログラムから起動すべき
状態であると判断し、メモリカード17aに対してチッ
プセレクト信号CS3aを出力する。これにより、CP
U11aは、メモリカード17a内のプログラムを実行
することができる。
2が入力されると、スイッチ11bがオンであるか、オ
フであるかを判断する。スイッチ11bがオフであれ
ば、ブート用ROM12内のプログラムから起動すべき
状態であると判断し、ブート用ROM12に対してチッ
プセレクト信号を出力する。これにより、CPU11a
は、ブート用ROM12内の通常のブートプログラムを
実行することができる。スイッチ11bがオンであれ
ば、メモリカード17a内のプログラムから起動すべき
状態であると判断し、メモリカード17aに対してチッ
プセレクト信号CS3aを出力する。これにより、CP
U11aは、メモリカード17a内のプログラムを実行
することができる。
【0035】このようにして、CPU11aが要求する
スタートアドレスが同じであっても、スイッチ11aを
切り換えることにより、実際にアクセスされるメモリを
変更することができる。つまり、CPU11aから認識
されるアドレスマップが切り換えられている。
スタートアドレスが同じであっても、スイッチ11aを
切り換えることにより、実際にアクセスされるメモリを
変更することができる。つまり、CPU11aから認識
されるアドレスマップが切り換えられている。
【0036】図5は切換回路の例を示す回路図である。
切換回路52には、スイッチの出力信号、ブート用RO
Mに対するチップセレクト信号CS2、およびメモリカ
ードに対するチップセレクト信号CS3が入力されてい
る。
切換回路52には、スイッチの出力信号、ブート用RO
Mに対するチップセレクト信号CS2、およびメモリカ
ードに対するチップセレクト信号CS3が入力されてい
る。
【0037】スイッチの出力信号とチップセレクト信号
CS2とは、AND回路52a,52bに入力される。
AND回路52aに入力されるスイッチの出力信号は、
信号を反転して入力される。AND回路52aの出力
は、チップセレクト信号CS2aとして出力される。
CS2とは、AND回路52a,52bに入力される。
AND回路52aに入力されるスイッチの出力信号は、
信号を反転して入力される。AND回路52aの出力
は、チップセレクト信号CS2aとして出力される。
【0038】AND回路52bの出力はOR回路52c
に入力される。OR回路52cには、さらにチップセレ
クト信号CS3が入力されている。OR回路52cの出
力は、チップセレクト信号CS3aとして出力される。
に入力される。OR回路52cには、さらにチップセレ
クト信号CS3が入力されている。OR回路52cの出
力は、チップセレクト信号CS3aとして出力される。
【0039】このような回路において、スイッチの出力
信号が「0」の場合、チップセレクト信号CS2aは、
チップセレクト信号CS2aとしてブート用ROMに出
力され、チップセレクト信号CS3は、チップセレクト
信号CS3aとしてメモリカードに出力される。
信号が「0」の場合、チップセレクト信号CS2aは、
チップセレクト信号CS2aとしてブート用ROMに出
力され、チップセレクト信号CS3は、チップセレクト
信号CS3aとしてメモリカードに出力される。
【0040】一方、スイッチの出力信号が「1」の場
合、AND回路52aに入力されたチップセレクト信号
CS2は「0」に変換されるため、チップセレクト信号
CS2aは出力されない。AND回路52bに入力され
たチップセレクト信号CS2は、信号「1」のままOR
回路52cに入力される。OR回路52cは、チップセ
レクト信号CS3の値に関係なく「1」を出力する。従
って、メモリカードに対してチップセレクト信号CS3
aが出力される。チップセレクト信号CS3が入力され
ると、他の条件に関係なくチップセレクト信号CS3a
が出力される。
合、AND回路52aに入力されたチップセレクト信号
CS2は「0」に変換されるため、チップセレクト信号
CS2aは出力されない。AND回路52bに入力され
たチップセレクト信号CS2は、信号「1」のままOR
回路52cに入力される。OR回路52cは、チップセ
レクト信号CS3の値に関係なく「1」を出力する。従
って、メモリカードに対してチップセレクト信号CS3
aが出力される。チップセレクト信号CS3が入力され
ると、他の条件に関係なくチップセレクト信号CS3a
が出力される。
【0041】このようにして、システムソフトウェアを
介さずに、着脱可能なメモリカード内のプログラムを実
行することが可能となる。従って、システムソフトウェ
アが正しく動作しない場合でも、メモリカードから診断
プログラム等の各種プログラムを起動することができ
る。診断プログラムが、システムソフトウェアを介さず
に実行できることにより、障害発生時にも必ず診断プロ
グラムを実行することができ、常に、迅速に原因解析を
行うことができる。
介さずに、着脱可能なメモリカード内のプログラムを実
行することが可能となる。従って、システムソフトウェ
アが正しく動作しない場合でも、メモリカードから診断
プログラム等の各種プログラムを起動することができ
る。診断プログラムが、システムソフトウェアを介さず
に実行できることにより、障害発生時にも必ず診断プロ
グラムを実行することができ、常に、迅速に原因解析を
行うことができる。
【0042】また、システムソフトウェアがメモリカー
ドの種類を認識できるかどうかに関係なく、メモリカー
ド内のプログラムを実行することができる。従って、新
しい種類のメモリカードを装着する場合にも、従来のメ
モリカードとのソフトウェア的な互換性を考慮する必要
がない。
ドの種類を認識できるかどうかに関係なく、メモリカー
ド内のプログラムを実行することができる。従って、新
しい種類のメモリカードを装着する場合にも、従来のメ
モリカードとのソフトウェア的な互換性を考慮する必要
がない。
【0043】なお、上記の説明では、ブートプログラム
とシステムソフトウェアとは、別々のプログラムである
として説明したが、システムソフトウェアが直接ブート
可能な場合もある。この場合、ブートプログラムは設け
られていないため、電源投入時のスタートアドレスは、
システムソフトウェアの先頭のアドレスを指定してい
る。
とシステムソフトウェアとは、別々のプログラムである
として説明したが、システムソフトウェアが直接ブート
可能な場合もある。この場合、ブートプログラムは設け
られていないため、電源投入時のスタートアドレスは、
システムソフトウェアの先頭のアドレスを指定してい
る。
【0044】
【発明の効果】以上説明したように本発明では、選択さ
れたプログラムのメモリ領域を、スタートアドレスに対
応させるようにしたため、選択された外部記憶装置内の
外部プログラムを、電源投入時に直接実行できる。その
結果、システムソフトウェアが正常に動作していない場
合でも、外部記憶装置内の各種プログラムを実行するこ
とができる。
れたプログラムのメモリ領域を、スタートアドレスに対
応させるようにしたため、選択された外部記憶装置内の
外部プログラムを、電源投入時に直接実行できる。その
結果、システムソフトウェアが正常に動作していない場
合でも、外部記憶装置内の各種プログラムを実行するこ
とができる。
【図1】本発明の概略構成を示すブロック図である。
【図2】本発明を実施するための数値制御装置のハード
ウェアの概略構成を示すブロック図である。
ウェアの概略構成を示すブロック図である。
【図3】アドレスマップの変更例を示す図である。
【図4】アドレスを切り換えるための内部構成を示すブ
ロック図でる。
ロック図でる。
【図5】切換回路の例を示す回路図である。
1 選択手段 2 メモリ領域切換手段 3 接続手段 4 外部記憶装置 4a 外部プログラム 5 ブート用ROM 5a 内部ブートプログラム 6 プログラム実行手段
Claims (4)
- 【請求項1】 システム起動時におけるメモリ管理を行
うデータ処理装置において、 直接ブート可能な外部プログラムを格納した外部記憶装
置を接続する接続手段と、 ブート機能を制御するための内部ブートプログラムと、
前記外部プログラムとから、電源投入時の起動先を選択
する選択手段と、 選択されたプログラムのメモリ領域が電源投入時のスタ
ートアドレスに対応するように、メモリ領域を切り換え
るメモリ領域切換手段と、 電源投入時に、選択されているプログラムを実行するプ
ログラム実行手段と、 を有することを特徴とするデータ処理装置。 - 【請求項2】 前記接続手段は、前記外部記憶装置を着
脱可能なソケットに差し込むことにより接続することを
特徴とする請求項1記載のデータ処理装置。 - 【請求項3】 前記選択手段は、外側に設けられたスイ
ッチであることを特徴とする請求項1記載のデータ処理
装置。 - 【請求項4】 前記外部記憶装置は、フラッシュRO
M、あるいはバッテリでバックアップされた不揮発性メ
モリを内蔵したメモリカードであることを特徴とする請
求項1記載のデータ処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31460994A JPH08171483A (ja) | 1994-12-19 | 1994-12-19 | データ処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31460994A JPH08171483A (ja) | 1994-12-19 | 1994-12-19 | データ処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH08171483A true JPH08171483A (ja) | 1996-07-02 |
Family
ID=18055364
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31460994A Pending JPH08171483A (ja) | 1994-12-19 | 1994-12-19 | データ処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH08171483A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6032255A (en) * | 1997-04-11 | 2000-02-29 | Samsung Electronics Co., Ltd. | Method for booting a personal digital assistant |
WO2010067901A1 (en) * | 2008-12-11 | 2010-06-17 | Kabushiki Kaisha Toshiba | Electronic device and electronic device system |
JP2014048751A (ja) * | 2012-08-29 | 2014-03-17 | Ricoh Co Ltd | 情報処理装置、情報処理方法 |
-
1994
- 1994-12-19 JP JP31460994A patent/JPH08171483A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6032255A (en) * | 1997-04-11 | 2000-02-29 | Samsung Electronics Co., Ltd. | Method for booting a personal digital assistant |
KR100247952B1 (ko) * | 1997-04-11 | 2000-03-15 | 윤종용 | 이동단말시스템의부팅제어장치및방법 |
WO2010067901A1 (en) * | 2008-12-11 | 2010-06-17 | Kabushiki Kaisha Toshiba | Electronic device and electronic device system |
JP2014048751A (ja) * | 2012-08-29 | 2014-03-17 | Ricoh Co Ltd | 情報処理装置、情報処理方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH04133102A (ja) | プログラマブル・コントローラ及びその制御方法 | |
EP1669827B1 (en) | Numerical controller | |
JPH08171483A (ja) | データ処理装置 | |
JP3822030B2 (ja) | 制御用表示装置 | |
JPH08314801A (ja) | メモリ管理方式 | |
JPH08272755A (ja) | プロセッサ切替え装置 | |
JPH0612208A (ja) | パーソナルコンピュータ | |
JP2008251052A (ja) | I/oユニット及びプログラマブルコントローラシステム | |
JPH06208525A (ja) | 処理装置の動作モード切替え方法 | |
JPH07248813A (ja) | 数値制御装置 | |
JPH11259114A (ja) | 数値制御装置 | |
JPH0336606A (ja) | 数値制御装置 | |
JPH08202423A (ja) | Cncのソフトウェア変更方式 | |
JPH10198407A (ja) | プログラマブルコントローラおよびそのデータエリア拡張方法 | |
EP0531635B1 (en) | Computer system having resume function and permitting pointing device to be connected thereto | |
JPH0869308A (ja) | メモリ容量設定方式 | |
JPH07120182B2 (ja) | 数値制御システム | |
JPH10105226A (ja) | プログラマブル表示装置 | |
JPH07234714A (ja) | 数値制御装置 | |
JPH08314586A (ja) | 情報処理装置および情報処理装置のサスペンド・レジューム処理方法 | |
JPH07104822A (ja) | 数値制御システム | |
JPH096425A (ja) | マルチプロセッサシステム | |
JPH0612245A (ja) | パーソナルコンピュータ | |
JP2622419B2 (ja) | システムパラメータ管理方式 | |
JP2001075862A (ja) | コンピュータ応用装置 |