Nothing Special   »   [go: up one dir, main page]

JPH08162491A - Ｉｃチップのバンプ形成方法 - Google Patents

Ｉｃチップのバンプ形成方法

Info

Publication number
JPH08162491A
JPH08162491A JP6303429A JP30342994A JPH08162491A JP H08162491 A JPH08162491 A JP H08162491A JP 6303429 A JP6303429 A JP 6303429A JP 30342994 A JP30342994 A JP 30342994A JP H08162491 A JPH08162491 A JP H08162491A
Authority
JP
Japan
Prior art keywords
bonding
chip
bumps
bump
pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6303429A
Other languages
English (en)
Other versions
JP3389712B2 (ja
Inventor
Toshiyuki Yoda
敏幸 誉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=17920908&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH08162491(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP30342994A priority Critical patent/JP3389712B2/ja
Publication of JPH08162491A publication Critical patent/JPH08162491A/ja
Application granted granted Critical
Publication of JP3389712B2 publication Critical patent/JP3389712B2/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 本発明は、ＩＣチップをＴＡＢテープや実
装基板等の外部電極とを接続する為の接続部分に係わ
り、特にＩＣチップ上に設けられるバンプの形成方法に
関し、高い信頼性のあるボンディングを方法を得ること
を目的とする。 【構成】 ＴＡＢテープ或いは基板上にＩＣチップを
接合するバンプの形成方法であって、ＩＣチップのパッ
ド上に選択的にめっきバンプを形成し、続いて、めっき
バンプ上にボンディングワイヤのボールからなるボンデ
ィングバンプを形成する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ＩＣチップをＴＡＢテ
ープや実装基板等の外部電極とを接続する為の接続部分
に係わり、特にＩＣチップ上に設けられるバンプの形成
方法に関する。
【０００２】
【従来の技術】図５〜図８は従来例の説明図である。１
はＩＣチップ、２はパッド、３はめっきバンプ、４はボ
ンディングバンプ、５はＴＡＢテープ、６はＴＡＢリー
ド、７はボンディングツール、14はキャピラリ、15はワ
イヤ、16はトーチ電極、17は金ボール、18はレジストで
ある。
【０００３】従来のＩＣチップ上のバンプの形成方法に
は、先ず、図５に示すような、ワイヤーボンディング技
術を応用してＩＣチップのパッド電極上にバンプ（以下
ボンディングバンプと呼ぶ）を形成する方法（特開昭６
０−１９４５４３）がある。
【０００４】即ち、図５（ａ）に示すように、ＩＣチッ
プ１上に形成されたAl等のパッド２の上に金のワイヤ15
を繰り出すキャピラリ14を位置決めし、ワイヤ15をトー
チ電極16で加熱する。
【０００５】すると、図５（ｂ）に示すように、ワイヤ
15の先端が融解して、金ボール17となる。続いて、図５
（ｃ）に示すように、この金ボール17をキャピラリ14の
先端でパッド２上に熱圧着により押し付ける。
【０００６】そして、図５（ｄ）に示すように、キャピ
ラリ14によりワイヤ15を引っ張り上げると、ワイヤ15が
切れて、パッド２上には金ボール17がややつぶれた形の
ボンディングバンプ４が形成される。
【０００７】次に、図６に示すような、ＩＣチップのパ
ッド電極上に、電解めっきでバンプ（以下めっきバンプ
と呼ぶ。）を形成する場合には、図６（ａ）に示すよう
に、ＩＣチップ１を構成するウェーハの上にレジスト18
を塗布し、図６（ｂ）に示すように、フォトリソグラフ
ィによりめっきをつけるパッド２の上のみレジスト18を
除去する。
【０００８】次に、図６（ｃ）に示すように、レジスト
18が除去された所のみ、めっきを行い、めっきバンプ３
を形成する。そして、めっき終了後にレジスト18を全面
除去すると、図６（ｄ）に示すように、ＩＣチップ１の
パッド２上には、めっきバンプ３のみが残る。
【０００９】
【発明が解決しようとする課題】図５に示すような従来
の方法では、高純度の金のワイヤ15からボンディングバ
ンプ４を形成するために、ボンディングバンプ４が軟ら
かく、図７（ａ）に示すように、ボンディングバンプ４
上にＴＡＢテープ５上のＴＡＢリード６を位置合わせ
し、ボンディングツール７によりＴＡＢリード６をボン
ディングバンプ４に加圧により接合すると、ボンディン
グバンプ４が図７（ｂ）に示すように潰れてしまいやす
い。
【００１０】即ち、このボンディングバンプはＴＡＢテ
ープ５や実装基板等の外部電極と接続しようとすると、
接続した時のボンディング圧力でボンディングバンプが
潰れてしまい、図７（ｂ）に示すように、ＩＣチップ１
が少しでも傾いていると、片側のボンディングバンプ４
が潰れすぎてしまうため、ＩＣチップ１のトップエッジ
がＴＡＢテープ５のＴＡＢリード６や実装基板のフット
パターンと接触してしまい、電気的にショート（接触）
を起こしてしまうという問題があった。
【００１１】又、これを防止しようとして、金のワイヤ
15に種々の金属ドーパントを入れて硬くすると、パッド
２上にボンディングバンプ４を付ける時、パッド２下に
ダメージが入り、パッド２下からリーク電流が流れてし
まうといった問題が発生していた。
【００１２】更に、めっきバンプ３の場合には、図８
（ａ）に示すように、めっきバンプ３に高さのバラツキ
がある場合には、図８（ｂ）に示すように、低いバンプ
３とＴＡＢリード６は接触出来ず、加圧されないため
に、隙間が出来て接合ができなくなるという問題があ
る。
【００１３】以上の問題点に鑑み、本発明は、ＩＣチッ
プのパッドとバンプの高い信頼性のあるボンディング方
法を得ることを目的とする。
【００１４】
【課題を解決するための手段】図１は本発明の原理説明
図である。図において、１はＩＣチップ、２はパッド、
３はめっきバンプ、４はボンディングバンプ、５はＴＡ
Ｂテープ、６はＴＡＢリード、７はボンディングツー
ル、８は実装基板、９は外部電極である。
【００１５】上記の問題点を解決する手段として、図１
（ａ）に示すように、ＩＣチップ１のパッド２の部分に
チップエッジでの電気的ショートを防止出来る程度の厚
さのめっきバンプ３を最初に施し、その上にボンディン
グバンプ４を付ける。
【００１６】すなわち、本発明の目的は、図１に示すよ
うに、ＴＡＢテープ５、或いは実装基板８上にＩＣチッ
プ１を接合するバンプの形成方法であって、ＩＣチップ
１のパッド２上に選択的にめっきバンプ３を形成し、続
いて該めっきバンプ３上にボンディングワイヤのボール
からなるボンディングバンプ４を形成することにより、
また、ＩＣチップ１のパッド２上に、ボンディングワイ
ヤのボールからなる二個以上のボンディングバンプ４を
形成することにより、更に、実装基板８上に形成された
ボンディングワイヤのボールからなるボンディングバン
プ４に向かい合って、ＩＣチップ１のパッド２上に、ボ
ンディングワイヤを用いてボンディングバンプ４を形成
することにより達成される。
【００１７】
【作用】本発明においては、図１（ｂ）に示すような、
バンプを形成した時の高さのバラツキや、ＩＣチップ自
体の反りや、厚さのバラツキによるバンプ上面の高さの
不揃いをボンディングバンプ部分が軟らかい為、図１
（ｃ）に示すように、ボンディング圧力でボンディング
バンプが潰れる事で、バンプ上面の高さが均一になり、
安定したボンディングが可能となる。又、ボンディング
バンプの下に施されためっきバンプは、ボンディング圧
力にはほとんど潰れる事がない為、ＩＣチップのエッジ
とＴＡＢテープのリードとの隙間を確保して、電気的シ
ョートの発生を防止する。
【００１８】そして、実装基板等の外部電極と接続しよ
うとする時も、図１（ｄ）に示すように同様の効果が得
られる。又、ＴＡＢテープや実装基板の熱膨張や外部圧
力等により、ＩＣチップとの間に歪が生じた場合、ＩＣ
チップとの接続部分に変形しやすい金のボンディングバ
ンプを使用する事により、ＩＣチップとＴＡＢテープ及
びＩＣチップと実装基板等の間に発生した歪を金のボン
ディングバンプが変形して吸収する事が可能になる。こ
の事により、高い信頼性のあるボンディングを行える。
【００１９】
【実施例】図２〜図４は本発明の三つの実施例の説明図
である。図において、１はＩＣチップ、２はパッド、３
はめっきバンプ、４はボンディングバンプ、８は実装基
板、９は外部電極、10はカメラ、11はボンディング機構
部、12はチップ搬送ツール、13は基板固定台である。
【００２０】第１の実施例では、図２（ａ）に示すよう
に、ＩＣチップ１上に形成されたAl電極からなるパッド
２上にレジストピーリング法によりめっきバンプ３を最
初に施した後、ボンディングバンプ４を付けて、ＴＡＢ
テープのリードや実装基板等に接続する場合である。
【００２１】本発明に用いたボンディングバンプ４の大
きさは３０μｍ径の金線を用い、厚さ２５μｍで１００
μｍ径である。形成方法は、図２（ｂ）に示すように、
通常のワイヤボンディングと同じ様に相対する２カ所の
ＩＣチップ１のコーナーをテレビ用のカメラ10で認識さ
せ、続いて、図２（ｃ）に示すように、ＩＣチップ１の
位置を確認し、あらかじめボンディング機構部11に入力
しておいたパッド座標を用いてボンディングバンプ４を
形成する。
【００２２】通常めっきバンプ３は金メッキでできてお
り、ＩＣチップ１のパッド２はAlで出来ているため、め
っきバンプ３にボンディングバンプ４を付ける時は、Al
のパッド２に付けるよりも温度や超音波の出力が低くて
すみ、ＩＣチップ１にダメージを与えることが少ない。
すなわち、Alパッド２上にボンディングバンプ４を付け
る時は２５０℃で超音波を掛けるが、めっきバンプ３上
にボンディングバンプ４を付ける時には２００℃で超音
波の出力も２割減ですむ。
【００２３】第２の実施例では、図３に示すように、ボ
ンディングバンプ４を２個以上重ねて、ＴＡＢテープの
リードや実装基板等に接続する場合である。この場合
は、ボンディングバンプ４の高さが２個以上の分まで高
くする事で、ＩＣチップ１のエッジとＴＡＢテープのリ
ードとの隙間を確保し、電気的ショートの発生を防止す
る事が可能になっている。バンプの潰れる量も２倍にな
る事から、ボンディングの安定性も更に向上することい
うまでもない。
【００２４】またボンディングバンプ４の積み重ねは図
３（ａ）に示すように２個とは限らず、図３（ｂ）に示
すように３個以上を積み重ねて形成することも出来る。
ボンディングバンプ４自体は軟らかいため、下側のボン
ディングバンプ４の表面に若干の凹凸があっても、その
上側にボンディングバンプ４を重ねて形成した場合、表
面の凹凸が変形してボンディングバンプ４同士の接合が
確実に行える。
【００２５】本発明の第３の実施例であるボンディング
バンプの付いた実装基板とボンディングバンプの付いた
ＩＣチップを接合させる方法は、第１の実施例と同様に
実装基板上にボンディングバンプを形成した後、従来か
ら用いられているフリップチップボンダーと同じ機構で
接合を行う。
【００２６】すなわち、図４（ａ）に示すように、ＩＣ
チップ１のパッド部に金の第１のボンディングバンプ４
ａを形成し、又、実装基板８の外部電極９にはんだの第
２のボンディングバンプ４ｂを形成して、接続を行う。
【００２７】ＩＣチップ１上の金の第１のボンディング
バンプ４ａと実装基板８上のはんだの第２のボンディン
グバンプ４ｂを接合する時、図４（ｂ）に示すように、
ＩＣチップ１を実装基板８の外部電極９上まで運ぶチッ
プ搬送ツール12を、約３００℃まで温度を上げて、図４
（ｃ）に示すように、位置決めしたボンディングバンプ
バンプ同士を接触させると、チップ搬送ツール12の熱で
実装基板８上のはんだが溶融して、ＩＣチップ１の金バ
ンプを合金化し、安定したボンディングが可能となる。
【００２８】ＩＣチップ１と実装基板８との位置合わせ
方法は、図４（ｂ）に示すように、テレビカメラ10で実
装基板８とＩＣチップ１の位置を確認し、続いて、図４
（ｃ）に示すように、ＩＣチップ１と実装基板８とをボ
ンディング機構部11の下に移動させ、ボンディング機構
部11で圧力と温度を掛けて接合する。
【００２９】この第３の実施例の場合でも、図３（ｂ）
の場合と同様に、ボンディングバンプ４を２個分以上に
高くする事により、ＩＣチップ１のエッジと実装基板８
との接触による電気的ショートの発生を防止する事が可
能になっている。
【００３０】又、バンプの潰れる量も２倍またはそれ以
上になる事から、ボンディングの安定性も更に向上す
る。
【００３１】
【発明の効果】以上説明したように、本発明を用いる事
で、ＩＣチップを一括して安定してＴＡＢテープや実装
基板にボンディングする事が可能になり、歩留りが向上
する。
【００３２】又、熱膨張等のストレスに対しても強くな
る為に、接続部分の信頼性も向上するため、低コストで
信頼性の高いＩＣチップの高密度実装が可能になる。更
に、めっきバンプ上にバンプを重ねてインナーリードボ
ンディングを行う場合、通常のめっきバンプの厚さ２５
μｍを１５μｍ程度まで低くすることが出来、この事に
よりめっきバンプをチップのパッド上に形成する時間を
減らす事が可能となり、生産能力の増大に結びつく。
又、使用する金の量を減らせるため、製造コストの減少
にも寄与する。
【図面の簡単な説明】
【図１】 本発明の原理説明図
【図２】 本発明の第１の実施例の説明図
【図３】 本発明の第２の実施例の説明図
【図４】 本発明の第３の実施例の説明図
【図５】 従来例の説明図（その１）
【図６】 従来例の説明図（その２）
【図７】 従来例の説明図（その３）
【図８】 従来例の説明図（その４）
【符号の説明】
図において １ ＩＣチップ ２ パッド ３ めっきバンプ ４ ボンディングバンプ ５ ＴＡＢテープ ６ ＴＡＢリード ７ ボンディングツール ８ 実装基板 ９ 外部電極 10 カメラ 11 ボンディング機構部 12 チップ搬送ツール 13 基板固定台

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 ＴＡＢテープ或いは基板上にＩＣチップ
    を接合するバンプの形成方法であって、 該ＩＣチップのパッド上に選択的にめっきバンプを形成
    し、続いて該めっきバンプ上にボンディングワイヤのボ
    ールからなるボンディングバンプを形成することを特徴
    とするＩＣチップのバンプ形成方法。
  2. 【請求項２】 ＴＡＢテープ或いは基板上にＩＣチップ
    を接合するバンプの形成方法であって、 該ＩＣチップのパッド上に、ボンディングワイヤのボー
    ルからなる二個以上のボンディングバンプを形成するこ
    とを特徴とするＩＣチップのバンプ形成方法。
  3. 【請求項３】 実装基板上にＩＣチップを接合するバン
    プの形成方法であって、 該実装基板上に形成されたボンディングワイヤのボール
    からなるボンディングバンプに向かい合って、該ＩＣチ
    ップのパッド上に、ボンディングワイヤのボールからな
    るボンディングバンプを形成することを特徴とするＩＣ
    チップのバンプ形成方法。
JP30342994A 1994-12-07 1994-12-07 Ｉｃチップのバンプ形成方法 Ceased JP3389712B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30342994A JP3389712B2 (ja) 1994-12-07 1994-12-07 Ｉｃチップのバンプ形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30342994A JP3389712B2 (ja) 1994-12-07 1994-12-07 Ｉｃチップのバンプ形成方法

Publications (2)

Publication Number Publication Date
JPH08162491A true JPH08162491A (ja) 1996-06-21
JP3389712B2 JP3389712B2 (ja) 2003-03-24

Family

ID=17920908

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30342994A Ceased JP3389712B2 (ja) 1994-12-07 1994-12-07 Ｉｃチップのバンプ形成方法

Country Status (1)

Country Link
JP (1) JP3389712B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7019405B2 (en) 2002-06-03 2006-03-28 Shinko Electric Industries Co., Ltd. Terminal, semiconductor device, terminal forming method and flip chip semiconductor device manufacturing method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7019405B2 (en) 2002-06-03 2006-03-28 Shinko Electric Industries Co., Ltd. Terminal, semiconductor device, terminal forming method and flip chip semiconductor device manufacturing method

Also Published As

Publication number Publication date
JP3389712B2 (ja) 2003-03-24

Similar Documents

Publication Publication Date Title
JP4903966B2 (ja) フリップチップ接合構造及びフリップチップ接合構造を形成する方法
JP2953424B2 (ja) フェイスダウンボンディング用リードフレーム
US7064425B2 (en) Semiconductor device circuit board, and electronic equipment
JP2003243436A (ja) バンプの形成方法、バンプ付き半導体素子及びその製造方法、半導体装置及びその製造方法、回路基板並びに電子機器
JP2003179099A (ja) 半導体装置およびその製造方法
JP2003243441A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
KR100833187B1 (ko) 반도체 패키지의 와이어 본딩방법
JPH06333982A (ja) 半導体集積回路装置の製造方法
JPH08162491A (ja) Ｉｃチップのバンプ形成方法
JP4318893B2 (ja) 半導体装置及び半導体装置の製造方法
JPH0236556A (ja) ピングリッドアレイおよび半導体素子塔載方法
JPH07153796A (ja) 半導体実装装置およびその製造方法
JP4723312B2 (ja) 半導体チップおよび半導体装置
JP2008091650A (ja) フリップチップ実装方法、および半導体パッケージ
JP2002076048A (ja) フリップチップ接続によるバンプの配置方法
JP2001127102A (ja) 半導体装置およびその製造方法
JP2002184811A (ja) 電子回路装置およびその製造方法
JP2005150441A (ja) チップ積層型半導体装置およびその製造方法
JP2001035997A (ja) 半導体装置及びその製造方法
JP3550946B2 (ja) Ｔａｂ型半導体装置
JP2006324577A (ja) 半導体装置およびその製造方法
JPH11233543A (ja) バンプの形成方法及びバンプ付き電子部品
JP2007103735A (ja) 半導体装置
JP2000357716A (ja) Ｔａｂテープ、ｃｏｆ用テープ、半導体装置及びその製造方法
JP2009081382A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20021217

RVOP Cancellation by post-grant opposition