JPH0795575B2 - 半導体整流素子 - Google Patents
半導体整流素子Info
- Publication number
- JPH0795575B2 JPH0795575B2 JP62085836A JP8583687A JPH0795575B2 JP H0795575 B2 JPH0795575 B2 JP H0795575B2 JP 62085836 A JP62085836 A JP 62085836A JP 8583687 A JP8583687 A JP 8583687A JP H0795575 B2 JPH0795575 B2 JP H0795575B2
- Authority
- JP
- Japan
- Prior art keywords
- copper
- kovar
- heat dissipation
- semiconductor
- invar
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、半導体整流素子に関し、該半導体整流素子
は特に車両の交流発電機に内蔵される整流装置に用いら
れる。
は特に車両の交流発電機に内蔵される整流装置に用いら
れる。
（従来技術） 従来、交流発電機の固定子三相巻線の起電力をシリコン
ダイオードの三相ブリッジ接続で整流する場合などに用
いられてきた半導体整流素子の一例は、第４図に示す構
造のものである。同図において、１はシリコンチップ、
２は銅板でわん状に形成された放熱容器で、シリコンチ
ップ１はその一方の主面（図の下面）で、はんだ層3aに
よって放熱容器２の凹底にマウントされ、シリコンチッ
プ１の他方の主面（図の上面）は、はんだ層3bによって
リード線４に接続され、電極導出が行われている。ま
た、上記シリコンチップ１を保護するために、わん状の
放熱容器２の凹部内にはシリコーン樹脂のエンキャップ
材５が充填され、シリコンチップ１を被覆するとともに
これと放熱容器２とリード線４とを一体に封止する外囲
器を構成している。
ダイオードの三相ブリッジ接続で整流する場合などに用
いられてきた半導体整流素子の一例は、第４図に示す構
造のものである。同図において、１はシリコンチップ、
２は銅板でわん状に形成された放熱容器で、シリコンチ
ップ１はその一方の主面（図の下面）で、はんだ層3aに
よって放熱容器２の凹底にマウントされ、シリコンチッ
プ１の他方の主面（図の上面）は、はんだ層3bによって
リード線４に接続され、電極導出が行われている。ま
た、上記シリコンチップ１を保護するために、わん状の
放熱容器２の凹部内にはシリコーン樹脂のエンキャップ
材５が充填され、シリコンチップ１を被覆するとともに
これと放熱容器２とリード線４とを一体に封止する外囲
器を構成している。
上記半導体整流素子の構造において、従来の放熱容器２
には熱伝導性のよい銅が使用される。しかし、銅の線膨
脹率は16.7×10-6/℃でシリコンの線膨脹率2.5×10-6/
℃に比して約６倍と大きいため、従来の放熱容器２には
んだ接合したチップ１には、大きな熱応力が働き破損の
原因になる。特に、近年自動車に電子機器が多く装備さ
れるようになり、整流素子の容量増大が要請されてい
る。これに伴いシリコンチップも大型化の傾向にあり、
熱衝撃対策としてシリコンチップ１と放熱容器２との間
にタングステンやモリブデン等の緩衝板を挿入すること
が一般に行われているが、これらの緩衝板は非常に高価
であり、製品価格の低減化に障害になる。
には熱伝導性のよい銅が使用される。しかし、銅の線膨
脹率は16.7×10-6/℃でシリコンの線膨脹率2.5×10-6/
℃に比して約６倍と大きいため、従来の放熱容器２には
んだ接合したチップ１には、大きな熱応力が働き破損の
原因になる。特に、近年自動車に電子機器が多く装備さ
れるようになり、整流素子の容量増大が要請されてい
る。これに伴いシリコンチップも大型化の傾向にあり、
熱衝撃対策としてシリコンチップ１と放熱容器２との間
にタングステンやモリブデン等の緩衝板を挿入すること
が一般に行われているが、これらの緩衝板は非常に高価
であり、製品価格の低減化に障害になる。
また従来、シリコンの線膨脹係数に近い銅とインバーと
銅とのクラッド板を使用したものもあるが、その特性は
まだ十分ではない。すなわち、整流素子について、50℃
と170℃との熱繰り返しサイクルの破壊試験をすると、
所望値の10％破壊のサイクル数（F10）＝3000サイクル,
50％破壊のサイクル数（F50）＝5000サイクルに対してF
10＝4500サイクル,F50＝5800サイクル程度であって、上
記所望値を満足はするが余裕が少ない。
銅とのクラッド板を使用したものもあるが、その特性は
まだ十分ではない。すなわち、整流素子について、50℃
と170℃との熱繰り返しサイクルの破壊試験をすると、
所望値の10％破壊のサイクル数（F10）＝3000サイクル,
50％破壊のサイクル数（F50）＝5000サイクルに対してF
10＝4500サイクル,F50＝5800サイクル程度であって、上
記所望値を満足はするが余裕が少ない。
（発明が解決しようとする問題点） この発明は、従来の問題点に鑑み、熱伝導性と、熱衝撃
特性とが両立するという改良された材質の放熱容器をも
つ半導体清流素子を提供することである。
特性とが両立するという改良された材質の放熱容器をも
つ半導体清流素子を提供することである。
［発明の構成］ （問題点を解決するための手段） 第一発明にかかる半導体清流素子は、整流機能を有する
半導体チップを、その一主面の電極でわん状の金属製放
熱容器の内底にはんだ接合させ、一方その他主面の電極
でリード線の一端にはんだ接合させるとともに、該放熱
容器内を樹脂封止したものであって、該放熱容器が銅と
コバールと銅の３層のクラッド材から成り、特に該３層
の層厚の比率が１対２対１であることが好ましく、そし
てその表層の銅層に半導体チップ接合（マウント）した
ことを特徴とする。
半導体チップを、その一主面の電極でわん状の金属製放
熱容器の内底にはんだ接合させ、一方その他主面の電極
でリード線の一端にはんだ接合させるとともに、該放熱
容器内を樹脂封止したものであって、該放熱容器が銅と
コバールと銅の３層のクラッド材から成り、特に該３層
の層厚の比率が１対２対１であることが好ましく、そし
てその表層の銅層に半導体チップ接合（マウント）した
ことを特徴とする。
また第二発明にかかる半導体整流素子は、該放熱容器が
銅とコバール、銅とインバー、又は銅とNSDの２層クラ
ッド材から成り、該クラッド材のコバール、インバー又
はNSDの側が半導体チップのマウントされる内底になる
ようにしたことを特徴とする。
銅とコバール、銅とインバー、又は銅とNSDの２層クラ
ッド材から成り、該クラッド材のコバール、インバー又
はNSDの側が半導体チップのマウントされる内底になる
ようにしたことを特徴とする。
なお、コバールはFe−29％Ni−17％Co合金、インバーは
Fe−36％Ni合金、またはNSDはFe−42％Ni合金である。
さらに３層又は２層クラッド材の好ましい比率における
許容度は±10％である。
Fe−36％Ni合金、またはNSDはFe−42％Ni合金である。
さらに３層又は２層クラッド材の好ましい比率における
許容度は±10％である。
（作用） この発明（特に銅−コバール−銅の層厚を特に１対２対
１の比率にしたもの）の３層クラッド材は、第１表に示
すように、従来例の銅に比較して０〜200℃までの線膨
脹係数と熱伝導係数がバランスして優れている。
１の比率にしたもの）の３層クラッド材は、第１表に示
すように、従来例の銅に比較して０〜200℃までの線膨
脹係数と熱伝導係数がバランスして優れている。
また、この発明におけるクラッド材を構成するコバール
と従来クラッド材を構成するインバーの線膨脹係数は、
第２図にみるように、前記熱繰り返しサイクルの破壊試
験に採用されている温度範囲（50℃と170℃）を含む約2
90℃以下の範囲においては、コバールが5.7×10-6/℃
で、インバーの2.6×10-6/℃に比較してかなり大きいけ
れども、約300℃以上の線膨脹係数についてみると、コ
バールの方がインバーよりも小さいことに着目して、本
発明がなされたものである。すなわち、本発明の整流素
子の優れた熱衝撃特性は、単に０℃〜200℃までの線膨
脹係数と熱伝導係数との値がバランスして優れているば
かりでなく、主にはんだ接合の際の上記30℃以上におけ
るコバールの線膨脹特性によるものであることを意味し
ている。従って、コバールとの３層クラッド材の層厚比
率は上記比率に限定されない。
と従来クラッド材を構成するインバーの線膨脹係数は、
第２図にみるように、前記熱繰り返しサイクルの破壊試
験に採用されている温度範囲（50℃と170℃）を含む約2
90℃以下の範囲においては、コバールが5.7×10-6/℃
で、インバーの2.6×10-6/℃に比較してかなり大きいけ
れども、約300℃以上の線膨脹係数についてみると、コ
バールの方がインバーよりも小さいことに着目して、本
発明がなされたものである。すなわち、本発明の整流素
子の優れた熱衝撃特性は、単に０℃〜200℃までの線膨
脹係数と熱伝導係数との値がバランスして優れているば
かりでなく、主にはんだ接合の際の上記30℃以上におけ
るコバールの線膨脹特性によるものであることを意味し
ている。従って、コバールとの３層クラッド材の層厚比
率は上記比率に限定されない。
また、第二発明における銅とコバール、インバー又はNS
Dとの２層クラッド材は、わん状放熱容器のチップの接
合される側にコバール、インバー、NSDが置かれた場
合、実験的に第一発明と同様にチップの受ける熱衝撃が
緩和されることが確認された。そしてその特性はコバー
ルなどの層厚によって大きく変化しないので、主として
経済的な意味からコバールなどと銅の層厚の比率は１対
９であることが好ましい。
Dとの２層クラッド材は、わん状放熱容器のチップの接
合される側にコバール、インバー、NSDが置かれた場
合、実験的に第一発明と同様にチップの受ける熱衝撃が
緩和されることが確認された。そしてその特性はコバー
ルなどの層厚によって大きく変化しないので、主として
経済的な意味からコバールなどと銅の層厚の比率は１対
９であることが好ましい。
（実施例） 次に本発明の実施例を図面を参照して説明する。実施例
の図面において第４図におけると同じ符号を付した部分
は従来例と変化ない部分である。
の図面において第４図におけると同じ符号を付した部分
は従来例と変化ない部分である。
第一実施例は、第１図に示すように、放熱容器６が、銅
6aとコバール6bと銅6cの３層クラッド材から成ってい
る。ここで銅とコバールの厚さの比率は重要である。当
然のことながら、コバールの占める割合が多いと熱応力
は小になるが、放熱は悪くなり、逆に銅の占める割合が
多いと放熱はよいが、熱応力は大となる。
6aとコバール6bと銅6cの３層クラッド材から成ってい
る。ここで銅とコバールの厚さの比率は重要である。当
然のことながら、コバールの占める割合が多いと熱応力
は小になるが、放熱は悪くなり、逆に銅の占める割合が
多いと放熱はよいが、熱応力は大となる。
従って、銅−コバール−銅の厚さの比率は製品の要求仕
様によって決めればよい。この実施例では、評価結果の
最も好かった1:2:1の比率のクラッド材を採用した。
様によって決めればよい。この実施例では、評価結果の
最も好かった1:2:1の比率のクラッド材を採用した。
第二実施例は、第３図に示すように、放熱容器７がコバ
ール7aと銅7bとの２層クラッド材から成っている。ここ
で銅とコバールの厚さの比率は９対１にした。当然のこ
とながら、コバールの占める割合が多いと熱応力は小に
なるが、放熱は悪くなり、逆に銅の占める割合が多いと
放熱はよいが、熱応力が大となる。従って、層厚の比率
は製品の要求仕様によって決めればよい。またインバー
タ及びNSDについての２層クラッド材についても製作し
た。
ール7aと銅7bとの２層クラッド材から成っている。ここ
で銅とコバールの厚さの比率は９対１にした。当然のこ
とながら、コバールの占める割合が多いと熱応力は小に
なるが、放熱は悪くなり、逆に銅の占める割合が多いと
放熱はよいが、熱応力が大となる。従って、層厚の比率
は製品の要求仕様によって決めればよい。またインバー
タ及びNSDについての２層クラッド材についても製作し
た。
次に第一実施例と比較例（銅−インバー−銅の層厚比率
１対１対１）の３層クラッド材及び第二実施例のコバー
ル、インバー及びNSDの２層クラッド材について次の評
価を行った。
１対１対１）の３層クラッド材及び第二実施例のコバー
ル、インバー及びNSDの２層クラッド材について次の評
価を行った。
熱疲労試験 第５図に示す装置で、整流素子51を銅の放熱板52に半田
付けし、リード端子53と放熱板52の間に順方向に35Aの
電流を流す。放熱板の裏側の中央部に熱電対T.C.を取り
付けて温度を検出し、170℃で電流をオフし、50℃で電
流をオンさせるサイクルを繰り返す試験を、十分な検出
精度をもつ数の試料について行う。その結果、銅−イン
バー−銅を用いた従来３層クラッド材は、F10＝4500、F
505800で規格値のF10＝3000、F50＝5000を満足している
が余裕が少ないのに対して、第一実施例の３層クラッド
材はF10＝5900、F50＝7800でロットのバラツキや製造マ
ージンを考慮に入れても余裕をもって規格値を超えるこ
とができた。また第二実施例のコバール、インバー及び
NSD2層クラッド材はいずれもF10＝5500〜6200,F50＝750
0〜8200のレベルであった。
付けし、リード端子53と放熱板52の間に順方向に35Aの
電流を流す。放熱板の裏側の中央部に熱電対T.C.を取り
付けて温度を検出し、170℃で電流をオフし、50℃で電
流をオンさせるサイクルを繰り返す試験を、十分な検出
精度をもつ数の試料について行う。その結果、銅−イン
バー−銅を用いた従来３層クラッド材は、F10＝4500、F
505800で規格値のF10＝3000、F50＝5000を満足している
が余裕が少ないのに対して、第一実施例の３層クラッド
材はF10＝5900、F50＝7800でロットのバラツキや製造マ
ージンを考慮に入れても余裕をもって規格値を超えるこ
とができた。また第二実施例のコバール、インバー及び
NSD2層クラッド材はいずれもF10＝5500〜6200,F50＝750
0〜8200のレベルであった。
熱衝撃試験 製品の整流素子を−40℃の雰囲気に30分間放置し、次に
70℃の雰囲気に30分間放置するというサイクルの繰返し
で不良発生を調べた。第一実施例及び第二実施例の試料
とも規格の100サイクルを経過しているがまだ不良発生
がみられない。
70℃の雰囲気に30分間放置するというサイクルの繰返し
で不良発生を調べた。第一実施例及び第二実施例の試料
とも規格の100サイクルを経過しているがまだ不良発生
がみられない。
［発明の効果］ 本発明によれば、前記の熱衝撃試験の結果のとおり、従
来例のように放熱容器が銅の場合、シリコンチップが破
損し、素子が機能しなくなる割合は、約２％程度あった
が、本発明の放熱容器を使った場合のそれは、0.1％以
下となり、著しく改善できた。
来例のように放熱容器が銅の場合、シリコンチップが破
損し、素子が機能しなくなる割合は、約２％程度あった
が、本発明の放熱容器を使った場合のそれは、0.1％以
下となり、著しく改善できた。
第１図及び第３図は本発明の半導体整流素子の断面図、
第２図は本発明の作用を説明するためのグラフ、第４図
は従来の半導体整流素子の断面図、第５図は熱疲労試験
装置を示す斜視図である。 １……半導体チップ、2,6,7……放熱容器、3a,3b……は
んだ層、４……リード線、５……封止樹脂。
第２図は本発明の作用を説明するためのグラフ、第４図
は従来の半導体整流素子の断面図、第５図は熱疲労試験
装置を示す斜視図である。 １……半導体チップ、2,6,7……放熱容器、3a,3b……は
んだ層、４……リード線、５……封止樹脂。
Claims (4)
- 【請求項１】整流機能を有する半導体チップを、その一
主面の電極でわん状の金属製放熱容器の内底にはんだ接
合させ、一方その他主面の電極でリード線の一端にはん
だ接合させるとともに、該放射熱容器内を樹脂封止した
半導体整流素子において、該放熱容器が銅とコバールと
銅の３層クラッド材から成ることを特徴とする半導体整
流素子。 - 【請求項２】銅とコバールと銅の層厚の比率が１対２対
１である特許請求の範囲第１項記載の半導体整流素子。 - 【請求項３】整流機能を有する半導体チップを、その一
主面の電極でわん状の金属製放熱容器の内底にはんだ接
合させ、一方その他主面の電極でリード線の一端にはん
だ接合させるとともに、該放熱容器内を樹脂封止した半
導体整流素子において、該放熱容器が銅とコバール、銅
とインバー、又は銅とNSDとの２層クラッド材から成
り、該クラッド材のコバール、インバー又はNSDの側が
半導体チップの接合をする内底になるようにしたことを
特徴とする半導体整流素子。 - 【請求項４】銅とコバール、インバー又はNSDとの層厚
の比率が９対１である特許請求の範囲第３項記載の半導
体整流素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62085836A JPH0795575B2 (ja) | 1987-04-09 | 1987-04-09 | 半導体整流素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62085836A JPH0795575B2 (ja) | 1987-04-09 | 1987-04-09 | 半導体整流素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63252457A JPS63252457A (ja) | 1988-10-19 |
| JPH0795575B2 true JPH0795575B2 (ja) | 1995-10-11 |
Family
ID=13869942
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62085836A Expired - Lifetime JPH0795575B2 (ja) | 1987-04-09 | 1987-04-09 | 半導体整流素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0795575B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07120736B2 (ja) * | 1988-07-11 | 1995-12-20 | 株式会社東芝 | 半導体整流素子 |
| JP2643396B2 (ja) * | 1988-12-15 | 1997-08-20 | 日立電線株式会社 | セラミックコンデンサに半田接合される板状のリード線 |
| US5015803A (en) * | 1989-05-31 | 1991-05-14 | Olin Corporation | Thermal performance package for integrated circuit chip |
| EP0882384A4 (en) * | 1995-07-14 | 1999-03-24 | Olin Corp | WELDED GRID ELECTRONIC BOX |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50127566A (ja) * | 1974-03-27 | 1975-10-07 | ||
| JPS59161855A (ja) * | 1983-03-07 | 1984-09-12 | Hitachi Ltd | 半導体装置 |
-
1987
- 1987-04-09 JP JP62085836A patent/JPH0795575B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63252457A (ja) | 1988-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4340902A (en) | Semiconductor device | |
| US5293301A (en) | Semiconductor device and lead frame used therein | |
| US9196562B2 (en) | Semiconductor arrangement, semiconductor module, and method for connecting a semiconductor chip to a ceramic substrate | |
| US5710695A (en) | Leadframe ball grid array package | |
| JP2592308B2 (ja) | 半導体パッケージ及びそれを用いたコンピュータ | |
| JP5845634B2 (ja) | 半導体装置 | |
| US5200640A (en) | Hermetic package having covers and a base providing for direct electrical connection | |
| JPH03142847A (ja) | 半導体集積回路装置 | |
| US20010002320A1 (en) | Extended lead package | |
| US4396971A (en) | LSI Chip package and method | |
| JPH0795575B2 (ja) | 半導体整流素子 | |
| EP0517967A1 (en) | High current hermetic package | |
| JP2682307B2 (ja) | 半導体集積回路の実装方法 | |
| JP3250635B2 (ja) | 半導体装置 | |
| JPH0645504A (ja) | 半導体装置 | |
| JPS63173348A (ja) | 半導体装置 | |
| JPS59175756A (ja) | 電力用半導体モジユ−ル | |
| JPS6130742B2 (ja) | ||
| KR102684854B1 (ko) | 반도체 패키지 및 이의 제조방법 | |
| JP3446829B2 (ja) | 半導体装置 | |
| JP2653504B2 (ja) | 半導体装置 | |
| JPH077152U (ja) | 半導体装置 | |
| JPH07120736B2 (ja) | 半導体整流素子 | |
| JPH0797616B2 (ja) | 半導体装置の製造方法 | |
| JPH05243417A (ja) | 半導体パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071011 Year of fee payment: 12 |