JPH0779258B2 - 量子化器 - Google Patents
量子化器Info
- Publication number
- JPH0779258B2 JPH0779258B2 JP13440590A JP13440590A JPH0779258B2 JP H0779258 B2 JPH0779258 B2 JP H0779258B2 JP 13440590 A JP13440590 A JP 13440590A JP 13440590 A JP13440590 A JP 13440590A JP H0779258 B2 JPH0779258 B2 JP H0779258B2
- Authority
- JP
- Japan
- Prior art keywords
- quantizer
- output
- local
- differentiator
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
産業上の利用分野 本発明は、語長の長いデジタル信号を高速サンプリング
された語長の短いデジタル信号に変換する量子化器に関
する。 従来の技術 近年デジタル信号処理技術の向上により従来アナログ処
理されていた信号がデジタル処理化されてきている。こ
れにともない、デジタルアナログ変換器の高性能化、ロ
ーコスト化がさらに重要となってきている。これら目的
のために、量子化器がよく用いられる。第４図にそのブ
ロック図を示し、その説明を行う（たとえば、特願昭62
−230114号公報）。 加算器３、局部量子化器101、減算器２、遅延器４によ
り１次のシェーピング次数を有する単積分型ノイズシェ
ーピング量子化器となるメインループ100が構成されて
いる。また、加算器７、局部量子化器６、減算器８、帰
還回路９により２次のシェーピング次数を有する二重積
分型ノイズシェーピング量子化器となるサブループ106
が構成されている。二重積分型ノイズシェーピング量子
化器には、減算器２により局部量子化器101の入出力差
と帰還回路９により遅延出力が与えられている。また、
帰還回路９には、減算器８により局部量子化器６の入出
力差が与えられる。なお、ここでは、入力Ｘは16ビット
のディジタル信号であり、局部量子化器101,6は第１表
および第２表に示すとおりの量子化を行なっている。な
お、出力は11264で規格化している。この表を見てわか
るとおり、33792が0dBに相当する。 また、帰還回路９は（１）式で表わされる伝達関数を有
しており、具体的には第５図に示すとおりの構成となっ
ている。ここで、41,42は遅延器、43は減算器、44は乗
算器であり、入力値を２倍するものである。 Ｈ（ｚ）＝−2z-1＋z-2 …（１） ここで、局部量子化器101により発生される量子化誤差
をVq1、局部量子化器６により発生される量子化誤差をV
q2とすると、メインループ100の入力Ｘ、出力Q1の関
係、およびサブループ106の入力Ｘ′、出力Q2の関係は
（２）式、（３）式のとおり表わされる。 Q1＝Ｘ＋（１−z-1）・Vq1 …（２） Q2＝Ｘ′＋（１−z-1）２・Vq2 …（３） ここで、加算器２の出力は局部量子化器１の入出力差で
あるので、 Ｘ′＝−Vq1 …（４） よって、サブループ106の出力Q2を微分器10によりメイ
ンループ100の局部量子化器101のシェーピング次数に応
じて微分した後、加算器12によりメインループ100の出
力Q1と加算すると、（２）式に示すVq1の項が打ち消さ
れ、全体としての入出力X,Yの関係は（５）式に示すと
おりとなる。 Ｙ＝Ｘ＋（１−z-1）３・Vq2 …（５） ここで、Q1の取り得る値、すなわち階調は−３、−２、
…、＋３の７とおり（７値）であり、Q2の取り得る値は
−１、０、＋１の３値であるので、Ｙの取り得る値は−
５、−４、…、＋５の11値となる。すなわち、入力信号
が11値（3.46ビット）に圧縮されたことになる。また、
（５）式は低域の量子化誤差が高域に追いやられること
を示しており、よって第４図のように構成することによ
り、入力されるディジタル信号のダイナミックレンジを
損なうことなく出力するディジタル信号のビット数を圧
縮することができ、32倍オーバーサンプリングでこの回
路を動作させると約103dBのダイナミックレンジが得ら
れるものである。 発明が解決しようとする課題 しかしながら上記のような構成では、直流入力としてた
とえば、33792を超える値が入力されると、メインルー
プ100における量子化誤差Vq1が単調増加し、メインルー
プ100が発振してしまう。また、直流入力でない場合で
あっても、たとえば、一時的に33792を超える信号を入
力するサブループ106が発振する場合がある。また、メ
インループ100における局部量子化器101の出力の階調を
増やせば発振を防止できるが、このようにすると量子化
器全体としての階調が増えてしまうという問題があっ
た。 本発明は上記の問題を解決するもので、0dBを超える信
号が入力されても発振することのない量子化器を提供す
ることを目的とするものである。 課題を解決するための手段 上記問題を解決するために本発明による量子化器は、入
力信号の量子化を行う第１の局部量子化器を有し、与え
られた入力のノイズシェーピングを行う第１のノイズシ
ェーピング型量子化器と、前記第１の局部量子化器が発
生する量子化誤差を入力とし、この量子化誤差のノイズ
シェーピングを行う第２のノイズシェーピング型量子化
器と、前記第２のノイズシェーピング型量子化器出力を
第１のノイズシェーピング型量子化器のシェーピング次
数に応じて微分する微分器と、前記第１の局部量子化器
の出力に対し、前記微分器出力を、前記第１の局部量子
化器が発生する量子化誤差が打ち消されるように加算す
る手段とを備え、この加算結果を出力として取り出すよ
うにした量子化器において、前記微分器の状態に基き、
前記第１の局部量子化器出力の上限値、下限値を制御す
るようにしたものである。 作用 上記構成により、第１のノイズシェーピング型量子化器
の第１の局部量子化器が発生する量子化誤差を入力と
し、この量子化誤差のノイズシェーピングを行う第２の
ノイズシェーピング型量子化器の出力を、微分器により
第１のノイズシェーピング型量子化器のシェーピング次
数に応じて微分し、この微分器の出力を、第１の局部量
子化器が発生する量子化誤差が打ち消されるように第１
のノイズシェーピング型量子化器の出力に加算し、この
加算結果を出力として取り出すときに、第１のシェーピ
ング型量子化器の第１の局部量子化器の出力の上限値、
あるいは下限値を微分器の状態に応じて拡大あるいは縮
小するように制御するので、量子化器全体としての出力
の階調の増加がなく、メインループの発生する量子化誤
差の符号がランダム化され、メインループの発振を防止
することができる。またサブループにおいても同様に発
振を防止することができる。 実施例 以下本発明の一実施例を図面に基づいて説明する。 第１図は本発明による量子化器の概念を示すブロック図
である。第１図において、20はメインループであり、た
とえば第４図に示したメインループ100と同様、単積分
型ノイズシェーピングを行うもので、局部量子化器１の
みが異なっている。21はサブループであり、たとえば第
４図に示したサブループ106と同様の二重積分型ノイズ
シェーピングを行うものである。10は微分器である。局
部量子化器１は入力される信号に対して、たとえば、第
３表に示されるとおりの量子化を行う。ただし、0dBは
従来例の場合と同様33792である。 サブループ21の出力はここでは第２表と同様に±1.0の
いずれであるので、微分器10の出力は−２〜＋２であ
る。局部量子化器１は微分器10の状態、ここで微分器10
の出力値に応じて出力の上限値、下限値を変化させ、た
とえば、第４表に示すとおり、微分器10による制御入力
が＋２の場合は出力の上限値が＋３となり、微分器10の
出力が−２の場合には出力の下限値が−３となるように
なっている。ここで微分器10出力について考えると、微
分器10に入力される値は−１、０、＋１の３とおりのみ
であるので、今、微分器10出力が＋２であったとする
と、次の出力値は必ず０以下となる。何故ならば、微分
器10出力が２であるということはその入力が＋２増加し
たことを意味する。入力が−１、０、＋１の３とおりで
あるので、＋２を出力するためには、−１、＋１の順で
入力されていなければならず、この次にどのような値が
入力されるようとも０以下の値が出力されることにな
る。つまり、２度に１度は必ず局部量子化器１が＋５、
あるいは、−５という値を出力することができることを
意味する。 このように構成することにより、従来の0dB以上の入力
が与えられても、メインループの発生する量子化誤差Vq
1は単調増加にならず、より大きな入力に対しても正常
に動作することができ、しかも量子化器全体の出力値は
−５〜＋５の11値に抑えられた状態で、従来例と比較し
て階調が増加することもない。 第２図は本発明による量子化器の具体的な他の実施例を
示すブロック図である。なお、この図において第１図、
第４図と同一機能を有するものについては同一の記号を
付し詳細な説明を省略する。この図において、加算器
３、局部量子化器５、減算器２、遅延器４によって単積
分型ノイズシェーピング量子化器となるメインループ20
が構成され、加算器７、局部量子化器６、減算器８、帰
還回路９によって二重積分型ノイズシェーピング量子化
器となるサブループ21が構成されている。また、微分器
10はレジスタからなる遅延器14と減算器13によって構成
されており、本実施例では局部量子化器５が遅延器14の
出力によって制御されるようになっている。局部量子化
器５は第３図に示されるように局部量子化器31とその出
力を制限するリミッタ32からなる構成になっており、局
部量子化器31は第３表に示すとおりの量子化を行う。ま
た、リミッタ32は遅延器14の出力によって制御され、そ
の出力に応じて以下に示すとおりの出力値の制限を行
う。 遅延器14出力＝＋１ならば出力上限値＝５、 出力下限値＝−33 遅延器14出力＝０ならば出力上限値＝４、 出力下限値＝−４ 遅延器14出力＝−１ならば出力上限値＝３、 出力下限値＝−５ ここで、入力Ｘとして0dBを超えた値、たとえば直流値
で35000が入力された場合について考えると、
された語長の短いデジタル信号に変換する量子化器に関
する。 従来の技術 近年デジタル信号処理技術の向上により従来アナログ処
理されていた信号がデジタル処理化されてきている。こ
れにともない、デジタルアナログ変換器の高性能化、ロ
ーコスト化がさらに重要となってきている。これら目的
のために、量子化器がよく用いられる。第４図にそのブ
ロック図を示し、その説明を行う（たとえば、特願昭62
−230114号公報）。 加算器３、局部量子化器101、減算器２、遅延器４によ
り１次のシェーピング次数を有する単積分型ノイズシェ
ーピング量子化器となるメインループ100が構成されて
いる。また、加算器７、局部量子化器６、減算器８、帰
還回路９により２次のシェーピング次数を有する二重積
分型ノイズシェーピング量子化器となるサブループ106
が構成されている。二重積分型ノイズシェーピング量子
化器には、減算器２により局部量子化器101の入出力差
と帰還回路９により遅延出力が与えられている。また、
帰還回路９には、減算器８により局部量子化器６の入出
力差が与えられる。なお、ここでは、入力Ｘは16ビット
のディジタル信号であり、局部量子化器101,6は第１表
および第２表に示すとおりの量子化を行なっている。な
お、出力は11264で規格化している。この表を見てわか
るとおり、33792が0dBに相当する。 また、帰還回路９は（１）式で表わされる伝達関数を有
しており、具体的には第５図に示すとおりの構成となっ
ている。ここで、41,42は遅延器、43は減算器、44は乗
算器であり、入力値を２倍するものである。 Ｈ（ｚ）＝−2z-1＋z-2 …（１） ここで、局部量子化器101により発生される量子化誤差
をVq1、局部量子化器６により発生される量子化誤差をV
q2とすると、メインループ100の入力Ｘ、出力Q1の関
係、およびサブループ106の入力Ｘ′、出力Q2の関係は
（２）式、（３）式のとおり表わされる。 Q1＝Ｘ＋（１−z-1）・Vq1 …（２） Q2＝Ｘ′＋（１−z-1）２・Vq2 …（３） ここで、加算器２の出力は局部量子化器１の入出力差で
あるので、 Ｘ′＝−Vq1 …（４） よって、サブループ106の出力Q2を微分器10によりメイ
ンループ100の局部量子化器101のシェーピング次数に応
じて微分した後、加算器12によりメインループ100の出
力Q1と加算すると、（２）式に示すVq1の項が打ち消さ
れ、全体としての入出力X,Yの関係は（５）式に示すと
おりとなる。 Ｙ＝Ｘ＋（１−z-1）３・Vq2 …（５） ここで、Q1の取り得る値、すなわち階調は−３、−２、
…、＋３の７とおり（７値）であり、Q2の取り得る値は
−１、０、＋１の３値であるので、Ｙの取り得る値は−
５、−４、…、＋５の11値となる。すなわち、入力信号
が11値（3.46ビット）に圧縮されたことになる。また、
（５）式は低域の量子化誤差が高域に追いやられること
を示しており、よって第４図のように構成することによ
り、入力されるディジタル信号のダイナミックレンジを
損なうことなく出力するディジタル信号のビット数を圧
縮することができ、32倍オーバーサンプリングでこの回
路を動作させると約103dBのダイナミックレンジが得ら
れるものである。 発明が解決しようとする課題 しかしながら上記のような構成では、直流入力としてた
とえば、33792を超える値が入力されると、メインルー
プ100における量子化誤差Vq1が単調増加し、メインルー
プ100が発振してしまう。また、直流入力でない場合で
あっても、たとえば、一時的に33792を超える信号を入
力するサブループ106が発振する場合がある。また、メ
インループ100における局部量子化器101の出力の階調を
増やせば発振を防止できるが、このようにすると量子化
器全体としての階調が増えてしまうという問題があっ
た。 本発明は上記の問題を解決するもので、0dBを超える信
号が入力されても発振することのない量子化器を提供す
ることを目的とするものである。 課題を解決するための手段 上記問題を解決するために本発明による量子化器は、入
力信号の量子化を行う第１の局部量子化器を有し、与え
られた入力のノイズシェーピングを行う第１のノイズシ
ェーピング型量子化器と、前記第１の局部量子化器が発
生する量子化誤差を入力とし、この量子化誤差のノイズ
シェーピングを行う第２のノイズシェーピング型量子化
器と、前記第２のノイズシェーピング型量子化器出力を
第１のノイズシェーピング型量子化器のシェーピング次
数に応じて微分する微分器と、前記第１の局部量子化器
の出力に対し、前記微分器出力を、前記第１の局部量子
化器が発生する量子化誤差が打ち消されるように加算す
る手段とを備え、この加算結果を出力として取り出すよ
うにした量子化器において、前記微分器の状態に基き、
前記第１の局部量子化器出力の上限値、下限値を制御す
るようにしたものである。 作用 上記構成により、第１のノイズシェーピング型量子化器
の第１の局部量子化器が発生する量子化誤差を入力と
し、この量子化誤差のノイズシェーピングを行う第２の
ノイズシェーピング型量子化器の出力を、微分器により
第１のノイズシェーピング型量子化器のシェーピング次
数に応じて微分し、この微分器の出力を、第１の局部量
子化器が発生する量子化誤差が打ち消されるように第１
のノイズシェーピング型量子化器の出力に加算し、この
加算結果を出力として取り出すときに、第１のシェーピ
ング型量子化器の第１の局部量子化器の出力の上限値、
あるいは下限値を微分器の状態に応じて拡大あるいは縮
小するように制御するので、量子化器全体としての出力
の階調の増加がなく、メインループの発生する量子化誤
差の符号がランダム化され、メインループの発振を防止
することができる。またサブループにおいても同様に発
振を防止することができる。 実施例 以下本発明の一実施例を図面に基づいて説明する。 第１図は本発明による量子化器の概念を示すブロック図
である。第１図において、20はメインループであり、た
とえば第４図に示したメインループ100と同様、単積分
型ノイズシェーピングを行うもので、局部量子化器１の
みが異なっている。21はサブループであり、たとえば第
４図に示したサブループ106と同様の二重積分型ノイズ
シェーピングを行うものである。10は微分器である。局
部量子化器１は入力される信号に対して、たとえば、第
３表に示されるとおりの量子化を行う。ただし、0dBは
従来例の場合と同様33792である。 サブループ21の出力はここでは第２表と同様に±1.0の
いずれであるので、微分器10の出力は−２〜＋２であ
る。局部量子化器１は微分器10の状態、ここで微分器10
の出力値に応じて出力の上限値、下限値を変化させ、た
とえば、第４表に示すとおり、微分器10による制御入力
が＋２の場合は出力の上限値が＋３となり、微分器10の
出力が−２の場合には出力の下限値が−３となるように
なっている。ここで微分器10出力について考えると、微
分器10に入力される値は−１、０、＋１の３とおりのみ
であるので、今、微分器10出力が＋２であったとする
と、次の出力値は必ず０以下となる。何故ならば、微分
器10出力が２であるということはその入力が＋２増加し
たことを意味する。入力が−１、０、＋１の３とおりで
あるので、＋２を出力するためには、−１、＋１の順で
入力されていなければならず、この次にどのような値が
入力されるようとも０以下の値が出力されることにな
る。つまり、２度に１度は必ず局部量子化器１が＋５、
あるいは、−５という値を出力することができることを
意味する。 このように構成することにより、従来の0dB以上の入力
が与えられても、メインループの発生する量子化誤差Vq
1は単調増加にならず、より大きな入力に対しても正常
に動作することができ、しかも量子化器全体の出力値は
−５〜＋５の11値に抑えられた状態で、従来例と比較し
て階調が増加することもない。 第２図は本発明による量子化器の具体的な他の実施例を
示すブロック図である。なお、この図において第１図、
第４図と同一機能を有するものについては同一の記号を
付し詳細な説明を省略する。この図において、加算器
３、局部量子化器５、減算器２、遅延器４によって単積
分型ノイズシェーピング量子化器となるメインループ20
が構成され、加算器７、局部量子化器６、減算器８、帰
還回路９によって二重積分型ノイズシェーピング量子化
器となるサブループ21が構成されている。また、微分器
10はレジスタからなる遅延器14と減算器13によって構成
されており、本実施例では局部量子化器５が遅延器14の
出力によって制御されるようになっている。局部量子化
器５は第３図に示されるように局部量子化器31とその出
力を制限するリミッタ32からなる構成になっており、局
部量子化器31は第３表に示すとおりの量子化を行う。ま
た、リミッタ32は遅延器14の出力によって制御され、そ
の出力に応じて以下に示すとおりの出力値の制限を行
う。 遅延器14出力＝＋１ならば出力上限値＝５、 出力下限値＝−33 遅延器14出力＝０ならば出力上限値＝４、 出力下限値＝−４ 遅延器14出力＝−１ならば出力上限値＝３、 出力下限値＝−５ ここで、入力Ｘとして0dBを超えた値、たとえば直流値
で35000が入力された場合について考えると、
【遅延器１４出力＝−１の場合】 局部量子化器５は本来であれば４を出力するところであ
るが、リミッタ32により３を出力する。よってVq1は徐
々に小さな値となる。−Vq1がサブループに入力される
ため、帰還回路９の出力βとの和は徐々に大きくなり、
局部量子化器６の出力は０となる。よって、遅延器14出
力＝０となり、局部量子化器５出力の上限値＝４が得ら
れ、メインループは発振することなく正常に動作する。
るが、リミッタ32により３を出力する。よってVq1は徐
々に小さな値となる。−Vq1がサブループに入力される
ため、帰還回路９の出力βとの和は徐々に大きくなり、
局部量子化器６の出力は０となる。よって、遅延器14出
力＝０となり、局部量子化器５出力の上限値＝４が得ら
れ、メインループは発振することなく正常に動作する。
【遅延器１４出力＝０または１の場合】 局部量子化器５は本来出力すべき＋４を出力し、次い
で、＋３を幾度か出力する。局部量子化器５の出力に対
して何等制限が加わらないため、まったく正常に動作す
ることは明らかである。 なお、＋４と＋３を出力する出力回数の比率は、入力軸
35000を11264で規格化した値3.107が示すとおり、0.10
7:（１−0.107）＝1:8.35となる。つまり、約９回に１
回、＋４を出力すればよいことになり、換言すれば、遅
延器14の値が９回に１回、０以上になれば良いことにな
る。 このように構成することにより、量子化器全体としての
出力階調を増やすことなく入力される信号の振幅の最大
値を拡大することが可能となる。この実施例の場合、従
来例と比較して入力信号レベルを約＋2dBまで拡大する
ことが可能となる。 なお、以上の実施例において、局部量子化器１としては
−５〜＋５の11値を出力するものを用いたが、無論これ
に限ったものではなく、−４〜＋４の９値、あるいは、
11値以上のものであって良いことは言うまでもない。ま
た、メインループについても単積分型のノイズシェーピ
ング回路である必要はなく、要は、このループ内にある
局部量子化器がサブループに接続される微分器の状態に
よって出力の上限値、下限値が制御されるものであれば
良いものである。 発明の効果 以上のように本発明によれば、入力信号の量子化を行う
第１の局部量子化器を有し、与えられた入力のノイズシ
ェーピングを行う第１のノイズシェーピング型量子化器
と、前記第１の局部量子化器が発生する量子化誤差を入
力とし、この量子化誤差のノイズシェーピングを行う第
２のノイズシェーピング型量子化器と、前記第２のノイ
ズシェーピング型量子化器出力を第１のノイズシェーピ
ング型量子化器のシェーピング次数に応じて微分する微
分器と、前記第１の局部量子化器の出力に対し、前記微
分器出力を、前記第１の局部量子化器が発生する量子化
誤差が打ち消されるように加算する手段とを備え、この
加算結果を出力として取り出すようにした量子化器にお
いて、前記微分器の状態に基き、前記第１の局部量子化
器出力の上限値、下限値を制御するようにしたことによ
り、0dBを超えるような信号が入力されても、量子化器
が出力する値の階調を増やすことなく、回路の発振を防
止し、常に安定に動作する量子化器を提供することがで
きるという優れた効果を有するものである。
で、＋３を幾度か出力する。局部量子化器５の出力に対
して何等制限が加わらないため、まったく正常に動作す
ることは明らかである。 なお、＋４と＋３を出力する出力回数の比率は、入力軸
35000を11264で規格化した値3.107が示すとおり、0.10
7:（１−0.107）＝1:8.35となる。つまり、約９回に１
回、＋４を出力すればよいことになり、換言すれば、遅
延器14の値が９回に１回、０以上になれば良いことにな
る。 このように構成することにより、量子化器全体としての
出力階調を増やすことなく入力される信号の振幅の最大
値を拡大することが可能となる。この実施例の場合、従
来例と比較して入力信号レベルを約＋2dBまで拡大する
ことが可能となる。 なお、以上の実施例において、局部量子化器１としては
−５〜＋５の11値を出力するものを用いたが、無論これ
に限ったものではなく、−４〜＋４の９値、あるいは、
11値以上のものであって良いことは言うまでもない。ま
た、メインループについても単積分型のノイズシェーピ
ング回路である必要はなく、要は、このループ内にある
局部量子化器がサブループに接続される微分器の状態に
よって出力の上限値、下限値が制御されるものであれば
良いものである。 発明の効果 以上のように本発明によれば、入力信号の量子化を行う
第１の局部量子化器を有し、与えられた入力のノイズシ
ェーピングを行う第１のノイズシェーピング型量子化器
と、前記第１の局部量子化器が発生する量子化誤差を入
力とし、この量子化誤差のノイズシェーピングを行う第
２のノイズシェーピング型量子化器と、前記第２のノイ
ズシェーピング型量子化器出力を第１のノイズシェーピ
ング型量子化器のシェーピング次数に応じて微分する微
分器と、前記第１の局部量子化器の出力に対し、前記微
分器出力を、前記第１の局部量子化器が発生する量子化
誤差が打ち消されるように加算する手段とを備え、この
加算結果を出力として取り出すようにした量子化器にお
いて、前記微分器の状態に基き、前記第１の局部量子化
器出力の上限値、下限値を制御するようにしたことによ
り、0dBを超えるような信号が入力されても、量子化器
が出力する値の階調を増やすことなく、回路の発振を防
止し、常に安定に動作する量子化器を提供することがで
きるという優れた効果を有するものである。
第１図は本発明による量子化器の概念を示すブロック
図、第２図は本発明による量子化器の具体的な他の実施
例を示すブロック図、第３図は同量子化器における局部
量子化器の具体的な一実施例を示すブロック図、第４図
は従来の量子化器を示すブロック図、第５図は同量子化
器における帰還回路の具体例を示すブロック図である。 1,5,6……局部量子化器、４……遅延器、９……帰還回
路、10……微分器、13……減算器、14……遅延器、20…
…メインループ（第１のノイズシェーピング型量子化
器）、21……サブループ（第２のノイズシェーピング型
量子化器）。
図、第２図は本発明による量子化器の具体的な他の実施
例を示すブロック図、第３図は同量子化器における局部
量子化器の具体的な一実施例を示すブロック図、第４図
は従来の量子化器を示すブロック図、第５図は同量子化
器における帰還回路の具体例を示すブロック図である。 1,5,6……局部量子化器、４……遅延器、９……帰還回
路、10……微分器、13……減算器、14……遅延器、20…
…メインループ（第１のノイズシェーピング型量子化
器）、21……サブループ（第２のノイズシェーピング型
量子化器）。
フロントページの続き (56)参考文献 特開 昭62−265810（ＪＰ，Ａ) 特開 平３−289809（ＪＰ，Ａ) 特開 昭61−84914（ＪＰ，Ａ) 特開 平１−274510（ＪＰ，Ａ) 特開 平３−289808（ＪＰ，Ａ) 特開 平４−30618（ＪＰ，Ａ) 特開 平４−30619（ＪＰ，Ａ) 特開 平４−56407（ＪＰ，Ａ) 特開 平３−289810（ＪＰ，Ａ) 特開 平３−289709（ＪＰ，Ａ)
Claims (2)
- 【請求項１】入力信号の量子化を行う第１の局部量子化
器を有し、与えられた入力のノイズシェーピングを行う
第１のノイズシェーピング型量子化器と、前記第１の局
部量子化器が発生する量子化誤差を入力とし、この量子
化誤差のノイズシェーピングを行う第２のノイズシェー
ピング型量子化器と、前記第２のノイズシェーピング型
量子化器出力を第１のノイズシェーピング型量子化器の
シェーピング次数に応じて微分する微分器と、前記第１
の局部量子化器の出力に対し、前記微分器出力を、前記
第１の局部量子化器が発生する量子化誤差が打ち消され
るように加算する手段とを備え、この加算結果を出力と
して取り出すようにした量子化器であって、前記微分器
の状態に基き、前記第１の局部量子化器出力の上限値、
下限値を制御するように構成した量子化器。 - 【請求項２】微分器が遅延器と遅延器入力から遅延器出
力を減算する減算器によって構成され、前記遅延器の値
に基づいて前記第１の局部量子化器の出力値の上限値、
下限値を変化させるように構成した請求項１記載の量子
化器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13440590A JPH0779258B2 (ja) | 1990-05-24 | 1990-05-24 | 量子化器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13440590A JPH0779258B2 (ja) | 1990-05-24 | 1990-05-24 | 量子化器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0430620A JPH0430620A (ja) | 1992-02-03 |
| JPH0779258B2 true JPH0779258B2 (ja) | 1995-08-23 |
Family
ID=15127619
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13440590A Expired - Fee Related JPH0779258B2 (ja) | 1990-05-24 | 1990-05-24 | 量子化器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0779258B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4788353B2 (ja) * | 2006-01-20 | 2011-10-05 | パナソニック株式会社 | 多段型ノイズシェーピング型量子化器 |
| JP4788422B2 (ja) * | 2006-03-20 | 2011-10-05 | パナソニック株式会社 | ノイズシェーピング型量子化器 |
-
1990
- 1990-05-24 JP JP13440590A patent/JPH0779258B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0430620A (ja) | 1992-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3142946B2 (ja) | 高次シグマ−デルタ変調器の安定化構成 | |
| JP2704060B2 (ja) | 過サンプリング変換器 | |
| US5084702A (en) | Plural-order sigma-delta analog-to-digital converter using both single-bit and multiple-bit quantizers | |
| JP2543095B2 (ja) | オ―バ―サンプリング型ｄ／ａ変換器 | |
| JPH04320111A (ja) | シグマ・デルタ変調器 | |
| Candy et al. | Double interpolation for digital-to-analog conversion | |
| EP0450984A2 (en) | Digital signal requantizing circuit using multi-stage noise shaping | |
| JP3830924B2 (ja) | 縦続型デルタシグマ変調器 | |
| US5144306A (en) | Noise shaping circuit | |
| JP3290314B2 (ja) | ３つのシグマ−デルタ変調器をカスケード接続する方法、およびシグマ−デルタ変調器システム | |
| JPH0779258B2 (ja) | 量子化器 | |
| JP2006521712A (ja) | ビット・バイナリ・レート・マルチプライヤで構成されるバイカッド型フィルタ回路 | |
| JP3048007B2 (ja) | Ａ／ｄ変換回路 | |
| JPH082024B2 (ja) | 量子化器 | |
| JP2624290B2 (ja) | オーバーサンプリング型ビット圧縮装置 | |
| CN111480299A (zh) | Δς调制器系统和方法 | |
| JPH0756958B2 (ja) | 二重積分型ノイズシェーパ | |
| JPH04320112A (ja) | ノイズシェーピング型量子化器 | |
| JPH0793585B2 (ja) | 量子化器 | |
| JP3949560B2 (ja) | 高速オーバーサンプリング変調回路 | |
| JPH0779254B2 (ja) | 量子化器 | |
| JPH0779259B2 (ja) | 量子化器 | |
| JPH0779255B2 (ja) | 量子化器 | |
| JPH09307447A (ja) | 高次δς変調器とδς変調型コンバータ | |
| JPH0779256B2 (ja) | 量子化器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070823 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 13 Free format text: PAYMENT UNTIL: 20080823 |
|
| LAPS | Cancellation because of no payment of annual fees |