JPH0779258B2 - Quantizer - Google Patents
QuantizerInfo
- Publication number
- JPH0779258B2 JPH0779258B2 JP13440590A JP13440590A JPH0779258B2 JP H0779258 B2 JPH0779258 B2 JP H0779258B2 JP 13440590 A JP13440590 A JP 13440590A JP 13440590 A JP13440590 A JP 13440590A JP H0779258 B2 JPH0779258 B2 JP H0779258B2
- Authority
- JP
- Japan
- Prior art keywords
- quantizer
- output
- local
- differentiator
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
産業上の利用分野 本発明は、語長の長いデジタル信号を高速サンプリング
された語長の短いデジタル信号に変換する量子化器に関
する。 従来の技術 近年デジタル信号処理技術の向上により従来アナログ処
理されていた信号がデジタル処理化されてきている。こ
れにともない、デジタルアナログ変換器の高性能化、ロ
ーコスト化がさらに重要となってきている。これら目的
のために、量子化器がよく用いられる。第4図にそのブ
ロック図を示し、その説明を行う(たとえば、特願昭62
−230114号公報)。 加算器3、局部量子化器101、減算器2、遅延器4によ
り1次のシェーピング次数を有する単積分型ノイズシェ
ーピング量子化器となるメインループ100が構成されて
いる。また、加算器7、局部量子化器6、減算器8、帰
還回路9により2次のシェーピング次数を有する二重積
分型ノイズシェーピング量子化器となるサブループ106
が構成されている。二重積分型ノイズシェーピング量子
化器には、減算器2により局部量子化器101の入出力差
と帰還回路9により遅延出力が与えられている。また、
帰還回路9には、減算器8により局部量子化器6の入出
力差が与えられる。なお、ここでは、入力Xは16ビット
のディジタル信号であり、局部量子化器101,6は第1表
および第2表に示すとおりの量子化を行なっている。な
お、出力は11264で規格化している。この表を見てわか
るとおり、33792が0dBに相当する。 また、帰還回路9は(1)式で表わされる伝達関数を有
しており、具体的には第5図に示すとおりの構成となっ
ている。ここで、41,42は遅延器、43は減算器、44は乗
算器であり、入力値を2倍するものである。 H(z)=−2z-1+z-2 …(1) ここで、局部量子化器101により発生される量子化誤差
をVq1、局部量子化器6により発生される量子化誤差をV
q2とすると、メインループ100の入力X、出力Q1の関
係、およびサブループ106の入力X′、出力Q2の関係は
(2)式、(3)式のとおり表わされる。 Q1=X+(1−z-1)・Vq1 …(2) Q2=X′+(1−z-1)2・Vq2 …(3) ここで、加算器2の出力は局部量子化器1の入出力差で
あるので、 X′=−Vq1 …(4) よって、サブループ106の出力Q2を微分器10によりメイ
ンループ100の局部量子化器101のシェーピング次数に応
じて微分した後、加算器12によりメインループ100の出
力Q1と加算すると、(2)式に示すVq1の項が打ち消さ
れ、全体としての入出力X,Yの関係は(5)式に示すと
おりとなる。 Y=X+(1−z-1)3・Vq2 …(5) ここで、Q1の取り得る値、すなわち階調は−3、−2、
…、+3の7とおり(7値)であり、Q2の取り得る値は
−1、0、+1の3値であるので、Yの取り得る値は−
5、−4、…、+5の11値となる。すなわち、入力信号
が11値(3.46ビット)に圧縮されたことになる。また、
(5)式は低域の量子化誤差が高域に追いやられること
を示しており、よって第4図のように構成することによ
り、入力されるディジタル信号のダイナミックレンジを
損なうことなく出力するディジタル信号のビット数を圧
縮することができ、32倍オーバーサンプリングでこの回
路を動作させると約103dBのダイナミックレンジが得ら
れるものである。 発明が解決しようとする課題 しかしながら上記のような構成では、直流入力としてた
とえば、33792を超える値が入力されると、メインルー
プ100における量子化誤差Vq1が単調増加し、メインルー
プ100が発振してしまう。また、直流入力でない場合で
あっても、たとえば、一時的に33792を超える信号を入
力するサブループ106が発振する場合がある。また、メ
インループ100における局部量子化器101の出力の階調を
増やせば発振を防止できるが、このようにすると量子化
器全体としての階調が増えてしまうという問題があっ
た。 本発明は上記の問題を解決するもので、0dBを超える信
号が入力されても発振することのない量子化器を提供す
ることを目的とするものである。 課題を解決するための手段 上記問題を解決するために本発明による量子化器は、入
力信号の量子化を行う第1の局部量子化器を有し、与え
られた入力のノイズシェーピングを行う第1のノイズシ
ェーピング型量子化器と、前記第1の局部量子化器が発
生する量子化誤差を入力とし、この量子化誤差のノイズ
シェーピングを行う第2のノイズシェーピング型量子化
器と、前記第2のノイズシェーピング型量子化器出力を
第1のノイズシェーピング型量子化器のシェーピング次
数に応じて微分する微分器と、前記第1の局部量子化器
の出力に対し、前記微分器出力を、前記第1の局部量子
化器が発生する量子化誤差が打ち消されるように加算す
る手段とを備え、この加算結果を出力として取り出すよ
うにした量子化器において、前記微分器の状態に基き、
前記第1の局部量子化器出力の上限値、下限値を制御す
るようにしたものである。 作用 上記構成により、第1のノイズシェーピング型量子化器
の第1の局部量子化器が発生する量子化誤差を入力と
し、この量子化誤差のノイズシェーピングを行う第2の
ノイズシェーピング型量子化器の出力を、微分器により
第1のノイズシェーピング型量子化器のシェーピング次
数に応じて微分し、この微分器の出力を、第1の局部量
子化器が発生する量子化誤差が打ち消されるように第1
のノイズシェーピング型量子化器の出力に加算し、この
加算結果を出力として取り出すときに、第1のシェーピ
ング型量子化器の第1の局部量子化器の出力の上限値、
あるいは下限値を微分器の状態に応じて拡大あるいは縮
小するように制御するので、量子化器全体としての出力
の階調の増加がなく、メインループの発生する量子化誤
差の符号がランダム化され、メインループの発振を防止
することができる。またサブループにおいても同様に発
振を防止することができる。 実施例 以下本発明の一実施例を図面に基づいて説明する。 第1図は本発明による量子化器の概念を示すブロック図
である。第1図において、20はメインループであり、た
とえば第4図に示したメインループ100と同様、単積分
型ノイズシェーピングを行うもので、局部量子化器1の
みが異なっている。21はサブループであり、たとえば第
4図に示したサブループ106と同様の二重積分型ノイズ
シェーピングを行うものである。10は微分器である。局
部量子化器1は入力される信号に対して、たとえば、第
3表に示されるとおりの量子化を行う。ただし、0dBは
従来例の場合と同様33792である。 サブループ21の出力はここでは第2表と同様に±1.0の
いずれであるので、微分器10の出力は−2〜+2であ
る。局部量子化器1は微分器10の状態、ここで微分器10
の出力値に応じて出力の上限値、下限値を変化させ、た
とえば、第4表に示すとおり、微分器10による制御入力
が+2の場合は出力の上限値が+3となり、微分器10の
出力が−2の場合には出力の下限値が−3となるように
なっている。ここで微分器10出力について考えると、微
分器10に入力される値は−1、0、+1の3とおりのみ
であるので、今、微分器10出力が+2であったとする
と、次の出力値は必ず0以下となる。何故ならば、微分
器10出力が2であるということはその入力が+2増加し
たことを意味する。入力が−1、0、+1の3とおりで
あるので、+2を出力するためには、−1、+1の順で
入力されていなければならず、この次にどのような値が
入力されるようとも0以下の値が出力されることにな
る。つまり、2度に1度は必ず局部量子化器1が+5、
あるいは、−5という値を出力することができることを
意味する。 このように構成することにより、従来の0dB以上の入力
が与えられても、メインループの発生する量子化誤差Vq
1は単調増加にならず、より大きな入力に対しても正常
に動作することができ、しかも量子化器全体の出力値は
−5〜+5の11値に抑えられた状態で、従来例と比較し
て階調が増加することもない。 第2図は本発明による量子化器の具体的な他の実施例を
示すブロック図である。なお、この図において第1図、
第4図と同一機能を有するものについては同一の記号を
付し詳細な説明を省略する。この図において、加算器
3、局部量子化器5、減算器2、遅延器4によって単積
分型ノイズシェーピング量子化器となるメインループ20
が構成され、加算器7、局部量子化器6、減算器8、帰
還回路9によって二重積分型ノイズシェーピング量子化
器となるサブループ21が構成されている。また、微分器
10はレジスタからなる遅延器14と減算器13によって構成
されており、本実施例では局部量子化器5が遅延器14の
出力によって制御されるようになっている。局部量子化
器5は第3図に示されるように局部量子化器31とその出
力を制限するリミッタ32からなる構成になっており、局
部量子化器31は第3表に示すとおりの量子化を行う。ま
た、リミッタ32は遅延器14の出力によって制御され、そ
の出力に応じて以下に示すとおりの出力値の制限を行
う。 遅延器14出力=+1ならば出力上限値=5、 出力下限値=−33 遅延器14出力=0ならば出力上限値=4、 出力下限値=−4 遅延器14出力=−1ならば出力上限値=3、 出力下限値=−5 ここで、入力Xとして0dBを超えた値、たとえば直流値
で35000が入力された場合について考えると、BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a quantizer for converting a digital signal having a long word length into a digital signal having a short word length which is sampled at high speed. 2. Description of the Related Art In recent years, due to improvements in digital signal processing technology, signals that have been analog processed conventionally have been digitalized. Along with this, higher performance and lower cost of digital-to-analog converters have become more important. Quantizers are often used for these purposes. The block diagram is shown in FIG. 4 and is described (for example, Japanese Patent Application No.
-230114 publication). The adder 3, the local quantizer 101, the subtractor 2, and the delay unit 4 constitute a main loop 100 which is a single integral type noise shaping quantizer having a primary shaping order. Further, the adder 7, the local quantizer 6, the subtractor 8, and the feedback circuit 9 serve as a sub-loop 106 which serves as a double integral type noise shaping quantizer having a quadratic shaping order.
Is configured. The subtractor 2 gives the input / output difference of the local quantizer 101 and the feedback circuit 9 a delayed output to the double integral type noise shaping quantizer. Also,
The subtractor 8 supplies the feedback circuit 9 with the input / output difference of the local quantizer 6. Here, the input X is a 16-bit digital signal, and the local quantizers 101 and 6 perform the quantization as shown in Tables 1 and 2. The output is standardized by 11264. As you can see from this table, 33792 corresponds to 0 dB. Further, the feedback circuit 9 has a transfer function represented by the equation (1), and is specifically configured as shown in FIG. Here, 41 and 42 are delay devices, 43 is a subtracter, and 44 is a multiplier, which doubles the input value. H (z) = − 2z −1 + z −2 (1) Here, the quantization error generated by the local quantizer 101 is Vq1, and the quantization error generated by the local quantizer 6 is Vq1.
Assuming that q2, the relationship between the input X and the output Q1 of the main loop 100 and the relationship between the input X'and the output Q2 of the sub-loop 106 are represented by the expressions (2) and (3). Q1 = X + (1-z -1) · Vq1 ... (2) Q2 = X '+ (1-z -1) 2 · Vq2 ... (3) where the output of the adder 2 is the local quantizer 1 Since it is a difference between input and output, X '=-Vq1 (4) Therefore, after the output Q2 of the subloop 106 is differentiated by the differentiator 10 according to the shaping order of the local quantizer 101 of the main loop 100, the adder 12 Thus, when added to the output Q1 of the main loop 100, the term of Vq1 shown in the equation (2) is canceled out, and the relation between the input and output X and Y as a whole is as shown in the equation (5). Y = X + (1-z -1 ) 3 · Vq2 (5) Here, the value that Q1 can take, that is, the gradation is -3, -2,
..., there are seven values of +3 (seven values), and the possible values of Q2 are three values of -1, 0, and +1, so the possible values of Y are-.
11 values of 5, -4, ..., +5. That is, the input signal is compressed into 11 values (3.46 bits). Also,
Equation (5) shows that the quantization error in the low frequency band is driven to the high frequency band. Therefore, by configuring as shown in FIG. 4, the digital output that does not impair the dynamic range of the input digital signal is output. The bit number of the signal can be compressed, and a dynamic range of about 103 dB can be obtained by operating this circuit with 32 times oversampling. DISCLOSURE OF THE INVENTION Problems to be Solved by the Invention However, in the above-described configuration, when a value exceeding 33792 is input as the DC input, the quantization error Vq1 in the main loop 100 monotonically increases, and the main loop 100 oscillates. I will end up. Further, even if it is not a direct current input, for example, the sub-loop 106 that temporarily inputs a signal exceeding 33792 may oscillate. Further, oscillation can be prevented by increasing the gradation of the output of the local quantizer 101 in the main loop 100, but this causes a problem that the gradation of the quantizer as a whole increases. The present invention solves the above problem, and an object of the present invention is to provide a quantizer that does not oscillate even when a signal exceeding 0 dB is input. In order to solve the above problems, a quantizer according to the present invention includes a first local quantizer for quantizing an input signal, and a first local quantizer for noise shaping of a given input. No. 1 noise shaping type quantizer, a second noise shaping type quantizer which inputs the quantization error generated by the first local quantizer, and performs noise shaping of this quantization error, and 2 differentiating the noise shaping type quantizer output according to the shaping order of the first noise shaping type quantizer, and the differentiator output with respect to the output of the first local quantizer, Means for adding so that the quantization error generated by the first local quantizer is canceled, and the result of this addition is taken out as an output, wherein the state of the differentiator is Based on
The upper limit value and the lower limit value of the output of the first local quantizer are controlled. Operation With the above configuration, the second noise shaping quantizer which receives the quantization error generated by the first local quantizer of the first noise shaping quantizer as an input and performs the noise shaping of this quantization error The output of is differentiated by the differentiator according to the shaping order of the first noise shaping quantizer, and the output of this differentiator is canceled so as to cancel the quantization error generated by the first local quantizer. First
When the output of the noise shaping type quantizer is added and the addition result is taken out as an output, the upper limit value of the output of the first local quantizer of the first shaping type quantizer,
Alternatively, since the lower limit value is controlled to expand or contract according to the state of the differentiator, there is no increase in the gradation of the output of the quantizer as a whole, and the sign of the quantization error generated by the main loop is randomized. It is possible to prevent oscillation of the main loop. Similarly, oscillation can be prevented in the sub loop. Embodiment An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram showing the concept of a quantizer according to the present invention. In FIG. 1, reference numeral 20 denotes a main loop, which, like the main loop 100 shown in FIG. 4, performs single integral type noise shaping, and only the local quantizer 1 is different. Reference numeral 21 denotes a sub-loop, which performs the same double integral type noise shaping as the sub-loop 106 shown in FIG. 4, for example. 10 is a differentiator. The local quantizer 1 quantizes the input signal, for example, as shown in Table 3. However, 0 dB is 33792 as in the case of the conventional example. Since the output of the sub-loop 21 is any of ± 1.0 as in Table 2, the output of the differentiator 10 is -2 to +2. The local quantizer 1 is in the state of the differentiator 10, where the differentiator 10
The upper and lower limit values of the output are changed according to the output value of, for example, as shown in Table 4, when the control input by the differentiator 10 is +2, the upper limit value of the output is +3, and the output of the differentiator 10 When is -2, the lower limit value of the output is -3. Considering the output of the differentiator 10 here, there are only three values that can be input to the differentiator 10, namely -1, 0, and +1. Therefore, assuming that the output of the differentiator 10 is +2, the next output value is Is always 0 or less. Because, the output of the differentiator 10 is 2 means that its input has increased by +2. Since there are three kinds of inputs, -1, 0, +1, in order to output +2, it has to be input in the order of -1, +1. What value will be input next? In both cases, a value of 0 or less will be output. In other words, the local quantizer 1 is always +5 every two degrees,
Alternatively, it means that a value of -5 can be output. With this configuration, the quantization error Vq generated by the main loop can be increased even if an input of 0 dB or more is applied.
1 does not increase monotonically, can operate normally even with a larger input, and the output value of the entire quantizer is suppressed to 11 values from -5 to +5. Therefore, the gradation does not increase. FIG. 2 is a block diagram showing another concrete embodiment of the quantizer according to the present invention. In addition, in FIG.
Components having the same functions as those in FIG. 4 are designated by the same reference numerals, and detailed description thereof will be omitted. In the figure, a main loop 20 which is a single integral type noise shaping quantizer by an adder 3, a local quantizer 5, a subtractor 2 and a delay device 4
And the adder 7, the local quantizer 6, the subtractor 8 and the feedback circuit 9 constitute a sub-loop 21 which is a double integral type noise shaping quantizer. Also differentiator
Reference numeral 10 is composed of a delay unit 14 composed of a register and a subtracter 13, and in this embodiment, the local quantizer 5 is controlled by the output of the delay unit 14. As shown in FIG. 3, the local quantizer 5 is composed of a local quantizer 31 and a limiter 32 that limits the output of the local quantizer 31, and the local quantizer 31 quantizes as shown in Table 3. I do. Further, the limiter 32 is controlled by the output of the delay device 14, and limits the output value as shown below according to the output thereof. If delay 14 output = +1, output upper limit = 5, output lower limit = -33 If delay 14 output = 0, output upper limit = 4, output lower limit = -4 If delay 14 output = -1, output Upper limit value = 3, output lower limit value = −5 Here, consider a case where a value exceeding 0 dB as the input X, for example, 35000 is input as the DC value.
【遅延器14出力=−1の場合】 局部量子化器5は本来であれば4を出力するところであ
るが、リミッタ32により3を出力する。よってVq1は徐
々に小さな値となる。−Vq1がサブループに入力される
ため、帰還回路9の出力βとの和は徐々に大きくなり、
局部量子化器6の出力は0となる。よって、遅延器14出
力=0となり、局部量子化器5出力の上限値=4が得ら
れ、メインループは発振することなく正常に動作する。[When delayer 14 output = −1] The local quantizer 5 is supposed to output 4 originally, but outputs 3 by the limiter 32. Therefore, Vq1 gradually decreases. Since −Vq1 is input to the sub loop, the sum of the output β of the feedback circuit 9 and the output β gradually increases,
The output of the local quantizer 6 becomes zero. Therefore, the output of the delay unit 14 = 0, the upper limit value of the output of the local quantizer 5 = 4 is obtained, and the main loop operates normally without oscillating.
【遅延器14出力=0または1の場合】 局部量子化器5は本来出力すべき+4を出力し、次い
で、+3を幾度か出力する。局部量子化器5の出力に対
して何等制限が加わらないため、まったく正常に動作す
ることは明らかである。 なお、+4と+3を出力する出力回数の比率は、入力軸
35000を11264で規格化した値3.107が示すとおり、0.10
7:(1−0.107)=1:8.35となる。つまり、約9回に1
回、+4を出力すればよいことになり、換言すれば、遅
延器14の値が9回に1回、0以上になれば良いことにな
る。 このように構成することにより、量子化器全体としての
出力階調を増やすことなく入力される信号の振幅の最大
値を拡大することが可能となる。この実施例の場合、従
来例と比較して入力信号レベルを約+2dBまで拡大する
ことが可能となる。 なお、以上の実施例において、局部量子化器1としては
−5〜+5の11値を出力するものを用いたが、無論これ
に限ったものではなく、−4〜+4の9値、あるいは、
11値以上のものであって良いことは言うまでもない。ま
た、メインループについても単積分型のノイズシェーピ
ング回路である必要はなく、要は、このループ内にある
局部量子化器がサブループに接続される微分器の状態に
よって出力の上限値、下限値が制御されるものであれば
良いものである。 発明の効果 以上のように本発明によれば、入力信号の量子化を行う
第1の局部量子化器を有し、与えられた入力のノイズシ
ェーピングを行う第1のノイズシェーピング型量子化器
と、前記第1の局部量子化器が発生する量子化誤差を入
力とし、この量子化誤差のノイズシェーピングを行う第
2のノイズシェーピング型量子化器と、前記第2のノイ
ズシェーピング型量子化器出力を第1のノイズシェーピ
ング型量子化器のシェーピング次数に応じて微分する微
分器と、前記第1の局部量子化器の出力に対し、前記微
分器出力を、前記第1の局部量子化器が発生する量子化
誤差が打ち消されるように加算する手段とを備え、この
加算結果を出力として取り出すようにした量子化器にお
いて、前記微分器の状態に基き、前記第1の局部量子化
器出力の上限値、下限値を制御するようにしたことによ
り、0dBを超えるような信号が入力されても、量子化器
が出力する値の階調を増やすことなく、回路の発振を防
止し、常に安定に動作する量子化器を提供することがで
きるという優れた効果を有するものである。[When Delayer 14 Output = 0 or 1] The local quantizer 5 outputs +4 which should be output originally, and then outputs +3 several times. It is obvious that the output of the local quantizer 5 does not have any limitation and thus operates normally. In addition, the ratio of the number of outputs that outputs +4 and +3 is
As shown in the value 3.107, which is a standardized value of 35000 with 11264, 0.10
7: (1-0.107) = 1: 8.35. That is, about 1 in 9
This means that +4 should be output once, in other words, the value of the delay device 14 should be 0 or more once every 9 times. With this configuration, the maximum value of the amplitude of the input signal can be expanded without increasing the output gradation of the quantizer as a whole. In the case of this embodiment, the input signal level can be increased to approximately +2 dB as compared with the conventional example. In the above embodiment, the local quantizer 1 that outputs 11 values from -5 to +5 is used, but the present invention is not limited to this, and 9 values from -4 to +4, or
It goes without saying that the value may be 11 or more. Also, the main loop does not have to be a single-integration type noise shaping circuit, and the point is that the upper and lower limits of the output depend on the state of the differentiator in which the local quantizer in this loop is connected to the subloop. Anything that is controlled is good. EFFECTS OF THE INVENTION As described above, according to the present invention, there is provided a first local quantizer for quantizing an input signal, and a first noise shaping quantizer for performing noise shaping on a given input. A second noise shaping type quantizer for inputting the quantization error generated by the first local quantizer and noise shaping the quantization error, and an output of the second noise shaping type quantizer A differentiator that differentiates according to the shaping order of a first noise shaping quantizer, and the first local quantizer outputs the differentiator output with respect to the output of the first local quantizer. A quantizer configured to add so as to cancel the generated quantization error, and to take out the addition result as an output, based on the state of the differentiator, the first local quantizer output By controlling the upper and lower limit values of, even if a signal that exceeds 0 dB is input, circuit oscillation is prevented without increasing the gradation of the value output by the quantizer, and It has an excellent effect that a quantizer which operates stably can be provided.
第1図は本発明による量子化器の概念を示すブロック
図、第2図は本発明による量子化器の具体的な他の実施
例を示すブロック図、第3図は同量子化器における局部
量子化器の具体的な一実施例を示すブロック図、第4図
は従来の量子化器を示すブロック図、第5図は同量子化
器における帰還回路の具体例を示すブロック図である。 1,5,6……局部量子化器、4……遅延器、9……帰還回
路、10……微分器、13……減算器、14……遅延器、20…
…メインループ(第1のノイズシェーピング型量子化
器)、21……サブループ(第2のノイズシェーピング型
量子化器)。FIG. 1 is a block diagram showing the concept of the quantizer according to the present invention, FIG. 2 is a block diagram showing another concrete embodiment of the quantizer according to the present invention, and FIG. 3 is a local portion of the quantizer. FIG. 4 is a block diagram showing a concrete example of the quantizer, FIG. 4 is a block diagram showing a conventional quantizer, and FIG. 5 is a block diagram showing a concrete example of a feedback circuit in the quantizer. 1,5,6 …… Local quantizer, 4 …… Delayer, 9 …… Feedback circuit, 10 …… Differentiator, 13 …… Subtractor, 14 …… Delayer, 20…
... Main loop (first noise shaping quantizer), 21 ... Sub loop (second noise shaping quantizer).
フロントページの続き (56)参考文献 特開 昭62−265810(JP,A) 特開 平3−289809(JP,A) 特開 昭61−84914(JP,A) 特開 平1−274510(JP,A) 特開 平3−289808(JP,A) 特開 平4−30618(JP,A) 特開 平4−30619(JP,A) 特開 平4−56407(JP,A) 特開 平3−289810(JP,A) 特開 平3−289709(JP,A)Continuation of the front page (56) Reference JP 62-265810 (JP, A) JP 3-289809 (JP, A) JP 61-84914 (JP, A) JP 1-274510 (JP , A) JP 3-289808 (JP, A) JP 4-30618 (JP, A) JP 4-30619 (JP, A) JP 4-56407 (JP, A) JP 3-289810 (JP, A) JP-A-3-289709 (JP, A)
Claims (2)
器を有し、与えられた入力のノイズシェーピングを行う
第1のノイズシェーピング型量子化器と、前記第1の局
部量子化器が発生する量子化誤差を入力とし、この量子
化誤差のノイズシェーピングを行う第2のノイズシェー
ピング型量子化器と、前記第2のノイズシェーピング型
量子化器出力を第1のノイズシェーピング型量子化器の
シェーピング次数に応じて微分する微分器と、前記第1
の局部量子化器の出力に対し、前記微分器出力を、前記
第1の局部量子化器が発生する量子化誤差が打ち消され
るように加算する手段とを備え、この加算結果を出力と
して取り出すようにした量子化器であって、前記微分器
の状態に基き、前記第1の局部量子化器出力の上限値、
下限値を制御するように構成した量子化器。1. A first noise-shaping quantizer having a first local quantizer for quantizing an input signal, for noise-shaping a given input, and the first local quantizer. Noise shaping type quantizer for inputting the quantization error generated by the quantizer, and the second noise shaping type quantizer output for the first noise shaping type quantizer. A differentiator that differentiates according to the shaping order of the atomizer;
Means for adding the differentiator output to the output of the local quantizer so that the quantization error generated by the first local quantizer is canceled, and the addition result is taken out as an output. Based on the state of the differentiator, the upper limit value of the output of the first local quantizer,
A quantizer configured to control a lower bound.
力を減算する減算器によって構成され、前記遅延器の値
に基づいて前記第1の局部量子化器の出力値の上限値、
下限値を変化させるように構成した請求項1記載の量子
化器。2. A differentiator is composed of a delayer and a subtractor for subtracting a delayer output from a delayer input, and an upper limit value of an output value of the first local quantizer based on a value of the delayer,
The quantizer according to claim 1, wherein the quantizer is configured to change the lower limit value.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13440590A JPH0779258B2 (en) | 1990-05-24 | 1990-05-24 | Quantizer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13440590A JPH0779258B2 (en) | 1990-05-24 | 1990-05-24 | Quantizer |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0430620A JPH0430620A (en) | 1992-02-03 |
JPH0779258B2 true JPH0779258B2 (en) | 1995-08-23 |
Family
ID=15127619
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13440590A Expired - Fee Related JPH0779258B2 (en) | 1990-05-24 | 1990-05-24 | Quantizer |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0779258B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4788353B2 (en) * | 2006-01-20 | 2011-10-05 | パナソニック株式会社 | Multistage noise shaping quantizer |
JP4788422B2 (en) * | 2006-03-20 | 2011-10-05 | パナソニック株式会社 | Noise shaping type quantizer |
-
1990
- 1990-05-24 JP JP13440590A patent/JPH0779258B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0430620A (en) | 1992-02-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3142946B2 (en) | Stabilization configuration of high-order sigma-delta modulator | |
JP2704060B2 (en) | Oversampling converter | |
US5084702A (en) | Plural-order sigma-delta analog-to-digital converter using both single-bit and multiple-bit quantizers | |
JP2543095B2 (en) | Oversampling type D / A converter | |
JPH04320111A (en) | Sigma delta modulator | |
Candy et al. | Double interpolation for digital-to-analog conversion | |
EP0450984A2 (en) | Digital signal requantizing circuit using multi-stage noise shaping | |
JP3830924B2 (en) | Cascaded delta-sigma modulator | |
US5144306A (en) | Noise shaping circuit | |
JP3290314B2 (en) | Method for cascading three sigma-delta modulators and sigma-delta modulator system | |
JPH0779258B2 (en) | Quantizer | |
JP2006521712A (en) | Biquad filter circuit composed of bit binary rate multiplier | |
JP3048007B2 (en) | A / D conversion circuit | |
JPH082024B2 (en) | Quantizer | |
JP2624290B2 (en) | Oversampling type bit compressor | |
CN111480299A (en) | Delta-sigma modulator system and method | |
JPH0756958B2 (en) | Double integral type noise shaper | |
JPH04320112A (en) | Noise shaping type quantizer | |
JPH0793585B2 (en) | Quantizer | |
JP3949560B2 (en) | High-speed oversampling modulation circuit | |
JPH0779254B2 (en) | Quantizer | |
JPH0779259B2 (en) | Quantizer | |
JPH0779255B2 (en) | Quantizer | |
JPH09307447A (en) | High degree delta sigma modulator and delta sigma modulation converter | |
JPH0779256B2 (en) | Quantizer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070823 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 13 Free format text: PAYMENT UNTIL: 20080823 |
|
LAPS | Cancellation because of no payment of annual fees |