JPH0778961A

JPH0778961A - 量子演算素子

Info

Publication number: JPH0778961A
Application number: JP17261893A
Authority: JP
Inventors: Kazumasa Nomoto; 和正野本
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1993-06-18
Filing date: 1993-06-18
Publication date: 1995-03-20

Abstract

(57)【要約】【目的】消費電力が極めて低く、ＸＯＲ演算またはＸ
ＮＯＲ演算を高速で行うことができ、しかも簡単な製造
プロセスにより製造することができる量子演算素子を実
現する。【構成】互いに電子がトンネリング可能な間隔で二段
の量子ドットＱＤ₁および量子ドットＱＤ₂を配置す
る。光励起により量子ドットＱＤ₂内に電子を入力し、
この電子をトンネリングにより量子ドットＱＤ₁内に入
れる。この量子ドットＱＤ₂への電子の入力の有無を入
力ビット情報とする。出力は、量子ドットＱＤ₁のサブ
バンド間のエネルギー差に共鳴する波長の光を照射し、
その吸収の有無を測定することにより行い、この光吸収
の有無を出力ビット情報とする。これによって、ＸＯＲ
演算またはＸＮＯＲ演算を行う。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、量子演算素子に関
し、特に、いわゆる量子箱（量子ドットとも呼ばれる）
を用いた量子演算素子に関する。

【０００２】

【従来の技術】近年の高集積の半導体メモリにおいて
は、メモリセルのキャパシターに蓄積された１０⁴個程
度の電子により１ビットを表している。このような半導
体メモリにおいてビット間の演算を行う際には、あるメ
モリセルのキャパシターに蓄積された１０⁴個程度の電
子を別のメモリセルのキャパシターに移す必要がある。

【０００３】

【発明が解決しようとする課題】しかしながら、上述の
ようにあるメモリセルのキャパシターから別のメモリセ
ルのキャパシターに１０⁴個程度の電子を移すために
は、１電子当たり数ｅＶのエネルギーが必要であること
により、１ビットの演算を行うだけでも少なくとも１０
⁴ｅＶ以上のエネルギーが消費されてしまう。すなわ
ち、従来の半導体メモリは、消費電力が高くならざるを
得なかった。

【０００４】特に、パターン処理などを行う場合には、
極めて多数のビット間の演算を行わなければならないの
で、消費電力は極めて高くなる。また、従来のパターン
間の演算は、半導体メモリ上にある一つ一つのメモリセ
ルに逐次アクセスして行わなければならないので、非常
に多数のトランジスタを配線で接続した複雑な回路が必
要となり、これが処理速度の遅延の原因となっている。
さらに、このような複雑な回路を実現するためには、非
常に複雑な製造プロセスが必要である。

【０００５】従って、この発明の目的は、消費電力が極
めて低い量子演算素子を提供することにある。

【０００６】この発明の他の目的は、構造が簡単である
ために簡単な製造プロセスにより製造することができる
量子演算素子を提供することにある。

【０００７】この発明の他の目的は、演算を極めて高速
で行うことができる量子演算素子を提供することにあ
る。

【０００８】

【課題を解決するための手段】上記目的を達成するため
に、この発明の第１の発明は、互いに電子または正孔の
トンネリングが可能な間隔で配置された二段の量子箱
（ＱＤ₁、ＱＤ₂）を有し、量子箱（ＱＤ₁、ＱＤ₂）
への電子または正孔の入力の有無を入力ビット情報とす
ることを特徴とする量子演算素子である。

【０００９】この発明の第２の発明は、互いに電子また
は正孔のトンネリングが可能な間隔で配置された二段の
量子箱（ＱＤ₁、ＱＤ₂）が二次元アレー状に複数配列
された構造を有し、量子箱（ＱＤ₁、ＱＤ₂）への電子
または正孔の入力の有無を入力ビット情報とすることを
特徴とする量子演算素子である。

【００１０】この発明の第３の発明は、第１の発明また
は第２の発明による量子演算素子において、上段の量子
箱（ＱＤ₂）側が下段の量子箱（ＱＤ₁）側よりも低い
電位になるようにバイアス電圧を印加した状態で、上段
の量子箱（ＱＤ₂）の電子−正孔対生成エネルギーに共
鳴する波長の光を上段の量子箱（ＱＤ₂）に照射して電
子−正孔対を生成することにより上段の量子箱（Ｑ
Ｄ₂）への電子の入力を行い、出力時には、下段の量子
箱（ＱＤ₁）のサブバンド間のエネルギー差に共鳴する
波長の光を下段の量子箱（ＱＤ₁）に照射して光吸収を
測定するようにしたことを特徴とする量子演算素子であ
る。

【００１１】この発明の第４の発明は、第３の発明によ
る量子演算素子において、バイアス電圧を実質的に除去
するかまたはバイアス電圧と逆極性のバイアス電圧を印
加して下段の量子箱（ＱＤ₁）内の電子を正孔と再結合
させることにより消去を行うようにしたことを特徴とす
る量子演算素子である。

【００１２】この発明の第５の発明は、第１の発明、第
２の発明、第３の発明または第４の発明による量子演算
素子において、量子箱（ＱＤ₁、ＱＤ₂）はタイプＩＩ
のヘテロ接合超格子により形成されていることを特徴と
する量子演算素子である。

【００１３】

【作用】上述のように構成された第１の発明による量子
演算素子および第２の発明による量子演算素子によれ
ば、二段の量子箱（ＱＤ₁、ＱＤ₂）の配列方向に適当
なバイアス電圧を印加した状態で光の照射などにより上
段の量子箱（ＱＤ₂）内に電子または正孔を入力する
と、これと同時にこの上段の量子箱（ＱＤ₂）内の電子
または正孔はトンネリングにより下段の量子箱（Ｑ
Ｄ₁）内に入る。このような量子箱（ＱＤ₁、ＱＤ₂）
への電子または正孔の入力の有無を入力ビット情報とす
る。また、出力は、下段の量子箱（ＱＤ₁）のサブバン
ド間のエネルギー差に共鳴する波長の光をこの下段の量
子箱（ＱＤ₁）に照射して光吸収を測定することにより
行い、その光吸収の有無を出力ビット情報とする。これ
によって、ＸＯＲ演算あるいはＸＮＯＲ演算を行うこと
ができる。この場合、１ビットの演算を行う際に消費す
るエネルギーは極めて小さいため、この量子演算素子は
極めて低消費電力である。また、この量子演算素子は構
造が簡単であるため、簡単な製造プロセスにより製造す
ることができる。

【００１４】さらに、第２の発明による量子演算素子に
よれば、二段の量子箱（ＱＤ₁、ＱＤ₂）が２次元アレ
ー状に複数配列された構造を有することにより、全ビッ
ト間の演算を並列的に行うことができる。このため、演
算を極めて高速で行うことができ、例えばパターン処理
を極めて高速で行うことができる。

【００１５】第３の発明による量子演算素子によれば、
光照射により入力を行い、光吸収により出力を行う量子
演算素子を実現することができる。

【００１６】第４の発明による量子演算素子によれば、
バイアス電圧を実質的に除去するかまたは逆極性のバイ
アス電圧を印加することにより、簡単に情報の消去を行
うことができる。

【００１７】第５の発明による量子演算素子によれば、
ヘテロエピタキシャル成長により容易に形成可能なＡｌ
Ｓｂ／ＩｎＡｓヘテロ接合などのタイプＩＩのヘテロ接
合超格子により量子箱（ＱＤ₁、ＱＤ₂）が形成される
ことから、量子演算素子の製造を容易に行うことができ
る。

【００１８】

【実施例】以下、この発明の実施例について図面を参照
しながら説明する。なお、実施例の全図において、同一
または対応する部分には同一の符号を付す。また、以下
の実施例においては、量子箱のことを量子ドットと呼
ぶ。

【００１９】まず、この発明の第１実施例による量子演
算素子について説明する。

【００２０】図１はこの第１実施例による量子演算素子
の斜視図を示し、図２は図１の線ＩＩ−ＩＩに沿う方向
の断面図を示す。なお、図１の線ＩＩＩ−ＩＩＩに沿う
方向の断面図も図２と同様である。

【００２１】図１および図２において、符号Ｗ₁、Ｗ₂
はそれぞれ第１の物質および第２の物質により形成され
た箱状の井戸層を示し、Ｂは第３の物質により形成され
た障壁層を示す。この場合、ｚ方向に関して、井戸層Ｗ
₁と井戸層Ｗ₂とは同軸上にある。第１の物質および第
２の物質としては例えばＩｎＡｓが用いられ、第３の物
質としては例えばＡｌＳｂが用いられる。ただし、第１
の物質および第２の物質として互いに異なるものを用い
てもよい。

【００２２】この場合、井戸層Ｗ₁が障壁層Ｂで囲まれ
た構造により図２中下段、すなわち一段目の量子ドット
ＱＤ₁が形成され、井戸層Ｗ₂が障壁層Ｂで囲まれた構
造により図１中上段、すなわち二段目の量子ドットＱＤ
₂が形成されている。上述のように第１の物質および第
２の物質としてＩｎＡｓを用い、第３の物質としてＡｌ
Ｓｂを用いた場合、これらの量子ドットＱＤ₁および量
子ドットＱＤ₂を構成するＡｌＳｂ／ＩｎＡｓヘテロ接
合は、いわゆるタイプＩＩのヘテロ接合超格子である。

【００２３】障壁層Ｂの上面および下面には金属から成
る上部電極ＥＬ_Uおよび下部電極ＥＬ_Lがそれぞれ形成
されている。これらの上部電極ＥＬ_Uおよび下部電極Ｅ
Ｌ_Lは、量子ドットＱＤ₁および量子ドットＱＤ₂に対
応する部分に、それぞれ開口Ｏ₁、Ｏ₂を有する。後述
のように、これらの開口Ｏ₁、Ｏ₂は光入出力を行うた
めに用いられる。

【００２４】図２の線α−αに沿う方向のエネルギーバ
ンド図を図３に示す。図３中、Ｅ_c1およびＥ_v1はそれぞ
れ第１の物質の伝導帯の下端のエネルギーおよび価電子
帯の上端のエネルギー、Ｅ_c2およびＥ_v2はそれぞれ第２
の物質の伝導帯の下端のエネルギーおよび価電子帯の上
端のエネルギー、Ｅ_c3およびＥ_v3はそれぞれ第３の物質
の伝導帯の下端のエネルギーおよび価電子帯の上端のエ
ネルギー、Ｅ_Fはフェルミエネルギーを示す。また、φ
₁、φ₂、φ₃はそれぞれ第１の物質、第２の物質およ
び第３の物質の電子親和力を示し、これらは次式を満足
している。

【００２５】 φ₁、φ₂＞φ₃ （１）

【００２６】上述のように第１の物質および第２の物質
としてＩｎＡｓを用い、第３の物質としてＡｌＳｂを用
いた場合には、（１）式は満足されている。この場合に
は、φ₁＝φ₂となる。

【００２７】また、Ｅ₁₀、Ｅ₁₁はそれぞれ、第１の物質
により井戸層Ｗ₁が形成された量子ドットＱＤ₁内にお
ける１電子状態に対する基底エネルギー準位および第１
励起エネルギー準位である。同様に、Ｅ₂₀、Ｅ₂₁はそれ
ぞれ、第２の物質により井戸層Ｗ₂が形成された量子ド
ットＱＤ₂内における１電子状態に対する基底エネルギ
ー準位および第１励起エネルギー準位である。また、Ｅ
₁₀＋Ｕ₁およびＥ₁₁＋Ｕ₁＋δＥ₁₁は、量子ドットＱＤ
₁内に電子が２個入ったときに生じるこの量子ドットＱ
Ｄ₁内での電子間クーロン相互作用によるエネルギー上
昇分を考慮した１電子状態のエネルギー準位である。同
様に、Ｅ₂₀＋Ｕ₂は、量子ドットＱＤ₂内に電子が２個
入ったときに生じるこの量子ドットＱＤ₂内での電子間
クーロン相互作用によるエネルギー上昇分を考慮した１
電子状態のエネルギー準位である。

【００２８】後述のように、光励起により量子ドットＱ
Ｄ₂に選択的に電子の入力を行うためには、Ｅ₁₀−Ｅ_v1≠Ｅ₂₀−Ｅ_v2 （２）でなければならない。

【００２９】この第１実施例による量子演算素子を温度
Ｔにおいて動作させるときには、量子ドットＱＤ₁およ
び量子ドットＱＤ₂の基底状態にある電子がフォノンな
どによって励起状態に励起されないようにするために、
これらの量子ドットＱＤ₁および量子ドットＱＤ₂の大
きさは、Ｅ₁₀、Ｅ₁₁、Ｅ₂₀、Ｅ₂₁、Ｕ₁、Ｕ₂が次の三
つの条件をすべて満足するように選ばれる。

【００３０】ｍｉｎ［Ｅ₁₁−Ｅ₁₀、Ｕ₁］＞ｋ_BＴ（３）ｍｉｎ［Ｅ₂₁−Ｅ₂₀、Ｕ₂］＞ｋ_BＴ（４）Ｅ₂₀−Ｅ₁₀−Ｕ₁＞ｋ_BＴ（５）ただし、ｋ_Bはボルツマン定数（１．３８０６６×１０
^-23［Ｊ／Ｋ］）である。

【００３１】例えば、量子ドットＱＤ₁および量子ドッ
トＱＤ₂の形状をそれぞれ一辺の長さがｄ₁、ｄ₂の立
方体とすると、例えば、Ｔ＝７７［Ｋ］（液体窒素温
度）においては、ｄ₁＝１０［ｎｍ］、ｄ₂＝２０［ｎ
ｍ］ならば、上記の（３）式、（４）式および（５）式
の条件は満足される。

【００３２】一方、量子ドットＱＤ₁および量子ドット
ＱＤ₂の間隔ａは、これらの量子ドットＱＤ₁および量
子ドットＱＤ₂の間を電子がトンネリング可能なように
選ばれ、具体的には例えば数ｎｍに選ばれる。

【００３３】次に、上述のように構成されたこの第１実
施例による量子演算素子の動作原理について説明する。

【００３４】この第１実施例による量子演算素子への入
力は次のようにして行う。なお、ここでは、下部電極Ｅ
Ｌ_Lを接地し、上部電極ＥＬ_Uにバイアス電圧Ｖ_gを印
加するものとする。

【００３５】まず、Ｅ₁₀＋Ｕ₁＜Ｅ₂₀ （６）の条件が成立するように負のバイアス電圧Ｖ_gを上部電
極ＥＬ_Uに印加する。この状態における図２の線α−α
に沿う方向のエネルギーバンド図を図４に示す。この状
態で、 ν_in＝（Ｅ₂₀−Ｅ_v2）／ｈ（７）を満足する振動数ν_inを有する単色光を例えば上部電極
ＥＬ_Uの開口Ｏ₁の部分に照射する。すると、この単色
光の照射によって、量子ドットＱＤ₂内のみに選択的に
電子−正孔対が生成される。この電子−正孔対のうちの
正孔は上部電極ＥＬ_Uに吸い取られる（図４参照）。こ
の結果、量子ドットＱＤ₂内には電子だけが残される。
これによって、量子ドットＱＤ₂内への電子の入力を行
うことができる。

【００３６】これと同時に、この量子ドットＱＤ₂内の
電子は、図５に示すように、この量子ドットＱＤ₂と量
子ドットＱＤ₁との間の障壁層Ｂをトンネリングにより
透過し、フォノンや光子を放出して、よりエネルギーの
低い量子ドットＱＤ₁の基底エネルギー準位Ｅ₁₀に入
る。これによって、量子ドットＱＤ₁内に電子が入力さ
れる。

【００３７】次に、この状態で、振動数ν_inを有する単
色光を上部電極ＥＬ_Uの開口Ｏ₁の部分に再び照射す
る。すると、上述と同様にして量子ドットＱＤ₂内の基
底エネルギー準位Ｅ₂₀に電子が入力される。これと同時
に、この量子ドットＱＤ₂内に入力された電子は、上述
と同様にしてトンネリングにより量子ドットＱＤ₁内に
入るが、このときにはこの量子ドットＱＤ₁内に２個の
電子が入ることになるので、図６に示すように、これら
の２個の電子はいずれもＥ₁₀＋Ｕ₁のエネルギー準位に
入る。

【００３８】次に、この第１実施例による量子演算素子
の演算および出力は次のようにして行う。

【００３９】この場合、入力のビット情報を１（２）回目に電子を入力するＡ₁₍₂₎＝１１（２）回目に電子を入力しないＡ₁₍₂₎＝０とする。

【００４０】出力時には、入力時と同様に、（６）式が
成立するように上部電極ＥＬ_Uにバイアス電圧Ｖ_gを印
加したままの状態にしておき、この状態で振動数ν＝
（Ｅ₁₁−Ｅ₁₀）／ｈを有する単色光を量子ドットＱＤ₁
に照射し、光子ｈνの吸収を測定する。すなわち、量子
ドットＱＤ₁内の基底エネルギー準位Ｅ₁₀に電子がある
ときは、量子ドットＱＤ₁内のサブバンド間のエネルギ
ー差に共鳴して光子ｈνが吸収され、電子は励起エネル
ギー準位Ｅ₁₁に励起される。量子ドットＱＤ₁内の基底
エネルギー準位Ｅ₁₀に電子がないときは、光子ｈνの吸
収は起こらない。この場合、この光子ｈνの吸収の有無
を出力ビット情報とし、光子ｈνが吸収されるＢ＝１光子ｈνが吸収されないＢ＝０とする。このときのＡ_i（ｉ＝１、２）およびＢに関す
る真理値表は表１に示すようになる。

【００４１】

【００４２】ここで、Ａ₁＝Ａ₂＝１に対してＢ＝０、
すなわち１回目の電子の入力および２回目の電子の入力
を行ったときに光子ｈνの吸収が起こらないのは、量子
ドットＱＤ₁内に電子が２個入っていることによりサブ
バンドの間隔がＥ₁₁−Ｅ₁₀＋δＥ₁₁に変化しており、こ
れが光子ｈνのエネルギーＥ₁₁−Ｅ₁₀よりも大きいから
である。

【００４３】表１から、明らかにＢ＝Ａ₁ＸＯＲＡ₂ の演算が行われていることがわかる。すなわち、この第
１実施例による量子演算素子によれば、ＸＯＲ演算を行
うことができる。

【００４４】また、Ａ_i（ｉ＝１、２）またはＢにおい
て（０、１）の定義を交換したときには、Ｂ＝Ａ₁ＸＮＯＲＡ₂ の演算が行われることになる。すなわち、この場合に
は、ＸＮＯＲ演算を行うことができる。

【００４５】上述のように、振動数ν＝（Ｅ₁₁−Ｅ₁₀）
／ｈの単色光の吸収を測定することにより、ＸＯＲ演算
またはＸＮＯＲ演算の結果を読み出すことができる。

【００４６】次に、この第１実施例による量子演算素子
の消去（クリア）は次のようにして行われる。

【００４７】すなわち、量子ドットＱＤ₁内のビット情
報の消去を行うためには、例えば上部電極ＥＬ_Uに印加
するバイアス電圧Ｖ_g＝０とすればよい。このときの図
２の線α−αに沿う方向のエネルギーバンド図を図７に
示す。このようにバイアス電圧Ｖ_g＝０としたときに
は、上部電極ＥＬ_Uから障壁層Ｂ内に正孔が注入され、
この正孔が量子ドットＱＤ₁内の電子と再結合して光子
ｈν´が放出される。これによって、量子ドットＱＤ₁
内の電子を消去することができる。

【００４８】このときの光子ｈν´の放出（＝１）、非
放出（＝０）をビット情報Ｃとすると、Ａ_i（ｉ＝１、
２）およびＣに関する真理値表は表２に示すようにな
る。

【００４９】

【００５０】この表２から、バイアス電圧Ｖ_g＝０とす
る操作は、量子ドットＱＤ₁内の電子を消去すると同時
に、Ｃ＝Ａ₁ＯＲＡ₂ の演算を行っていることがわかる。この演算結果Ｃは、
電子−正孔再結合により放出された光子ｈν´を光検出
器（図示せず）で測定することにより得ることができ
る。

【００５１】次に、この第１実施例による量子演算素子
の製造方法について図８を参照しながら説明する。ここ
では、井戸層Ｗ₁、Ｗ₂を形成する物質としてＩｎＡｓ
を用い、障壁層Ｂを形成する物質としてＡｌＳｂを用い
るものとする。

【００５２】すなわち、まず、図８Ａに示すように、例
えばＧａＳｂ基板Ｓ上に、例えば分子線エピタキシー
（ＭＢＥ）法、有機金属化学気相成長（ＭＯＣＶＤ）
法、有機金属分子線エピタキシー（ＭＯＭＢＥ）法など
により、ＡｌＳｂ層から成る障壁層Ｂａ、厚さｄ₁のＩ
ｎＡｓ層から成る井戸層Ｗ₁、厚さａのＡｌＳｂ層から
成る障壁層Ｂｂ、厚さｄ₂のＩｎＡｓ層から成る井戸層
Ｗ₂、ＡｌＳｂ層から成る障壁層Ｂｃを順次エピタキシ
ャル成長させる。ここで、ＡｌＳｂ層から成る障壁層Ｂ
ａの厚さは例えば数十ｎｍ以上とし、ＡｌＳｂ層から成
る障壁層Ｂｃの厚さは例えば数ｎｍ以上とする。

【００５３】次に、図８Ｂに示すように、例えば電子線
リソグラフィー法や走査型トンネル顕微鏡（ＳＴＭ）に
よるリソグラフィー法などを用いて、耐ドライエッチン
グ性を有するマスクＭを障壁層Ｂｃ上に形成する。具体
的には、このマスクＭは、例えばＳｉＯ₂やＳｉ₃Ｎ₄
などにより形成される。

【００５４】次に、マスクＭを用いて、異方性の強いド
ライエッチング法、例えばエッチングガスとしてＣＨ₄
＋ＨｅやＳｉＣｌ₄＋Ｈｅなどを用いた反応性イオンエ
ッチング（ＲＩＥ）法や電子サイクロトロン共鳴（ＥＣ
Ｒ）を用いた反応性イオンビームエッチング（ＥＣＲ−
ＲＩＢＥ）法などにより、障壁層Ｂｃ、井戸層Ｗ₂、障
壁層Ｂｂ、井戸層Ｗ₁および障壁層Ｂａを基板表面に対
して垂直方向に順次エッチングする。このエッチング
は、ＧａＳｂ基板Ｓが露出する直前まで行う。これによ
って、図８Ｃに示すように、障壁層Ｂｃ、井戸層Ｗ₂、
障壁層Ｂｂおよび井戸層Ｗ₁がロッド状の形状にエッチ
ングされる。

【００５５】次に、図８Ｄに示すように、上述のエッチ
ングにより除去された部分にＡｌＳｂ層から成る障壁層
Ｂｄをエピタキシャル成長させて埋め込みを行う。な
お、障壁層Ｂａ、Ｂｂ、Ｂｃ、Ｂｄと、同じく障壁層と
なるＧａＳｂ基板Ｓとの全体が図１および図２の障壁層
Ｂに対応する。

【００５６】次に、マスクＭを除去した後、上部電極Ｅ
Ｌ_Uに対応する形状のレジストパターン（図示せず）を
障壁層Ｂｃ、Ｂｄ上に形成する。次に、例えば真空蒸着
法により例えばＡｌ膜やＡｕ膜のような金属膜（図示せ
ず）を全面に形成した後、このレジストパターンを、そ
の上に形成された金属膜とともに除去する（リフトオ
フ）。これによって、図１および図２に示すように、上
部電極ＥＬ_Uが形成される。なお、この上部電極ＥＬ_U
は、障壁層Ｂｃ、Ｂｄ上に金属膜を形成した後、この金
属膜をエッチングによりパターニングすることによって
も形成することができる。

【００５７】この後、上部電極ＥＬ_Uと同様にしてＧａ
Ｓｂ基板Ｓの裏面に下部電極ＥＬ_Lを形成して、目的と
する量子演算素子を完成させる。

【００５８】以上のように、この第１実施例による量子
演算素子によれば、互いに電子のトンネリングが可能な
間隔で配置された二段構造の量子ドットＱＤ₁および量
子ドットＱＤ₂への電子の入力の有無により１ビットの
入力情報を表し、光子ｈνの吸収の有無により１ビット
の出力情報を表すようにしていることにより、ＸＯＲ演
算あるいはＸＮＯＲ演算を行うことができる。この場
合、これらの演算は１個の電子のトンネリングを利用し
て行っていることから、この第１実施例による量子演算
素子は極めて低消費電力である。具体的には、この第１
実施例による量子演算素子によれば、１ビットの演算当
たりの消費エネルギーはｋ_BＴ（約２４ｍｅＶ）程度で
あり、すでに述べた従来の半導体メモリに比べて１／１
０⁴程度である。

【００５９】次に、この発明の第２実施例による量子演
算素子について説明する。

【００６０】図９はこの第２実施例による量子演算素子
の断面図であり、図２に対応するものである。

【００６１】図９に示すように、この第２実施例による
量子演算素子は、第１実施例による二段の量子ドットＱ
Ｄ₁および量子ドットＱＤ₂を有する量子演算素子が二
次元アレイ状に複数配列された構造を有する。

【００６２】この第２実施例による量子演算素子の入
力、演算、出力および消去は、第１実施例による量子演
算素子と同様にして行うことができる。この場合、出力
時に必要な光子の測定は、例えばＣＣＤ（電荷結合素
子）のような二次元光センサーを用いることにより行う
ことができる。

【００６３】この第２実施例による量子演算素子によれ
ば、第１実施例による量子演算素子と同様に極めて低消
費電力であることに加えて、演算を並列的に行うことが
できることにより高速演算が可能である。

【００６４】ところで、従来のディジタルパターン処理
の最大の欠点は、処理に時間がかかることである。すな
わち、従来のディジタルパターン処理においては、膨大
な情報量があるパターンの各画素を１画素ずつ直列的に
処理するため、処理に膨大な時間がかかる。この問題
は、この第２実施例による量子演算素子を用いてパター
ン処理を行うことにより解決することができる。すなわ
ち、この第２実施例による量子演算素子によれば、ＸＯ
Ｒという演算は、表１からわかるように、二つの入力の
差を結果として与える演算であるので、これを利用して
パターンの違いを求めることができる。より具体的に
は、パターンの照合や移動物体の検出を行うことができ
る。また、同一のパターンをわずかにずらせて二度入力
すれば、そのパターンの輪郭抽出を行うこともできる。
以下において、この第２実施例による量子演算素子によ
りパターン処理を行う方法を具体的に説明する。

【００６５】いま、第１実施例による量子演算素子への
入力時と同じ条件下で、この第２実施例による量子演算
素子に、図１０Ａに示すように、まずパターン｛Ａ₁｝
を入力する。すなわち、パターン｛Ａ₁｝の形状に光を
照射する（光照射部に斜線を施す）。これによって、二
次元アレー状に配列された複数の一段目の量子ドットＱ
Ｄ₁のうちのパターン｛Ａ₁｝に対応する部分に含まれ
るものだけに電子が入力される。

【００６６】次に、図１０Ｂに示すように、上述と同様
にして、別のパターン｛Ａ₂｝を入力する。この２回目
の光照射により、二次元アレー状に配列された複数の一
段目の量子ドットＱＤ₁のうちのパターン｛Ａ₂｝とパ
ターン｛Ａ₁｝との「差」に対応する部分に含まれるも
のだけに電子が入力された状態が実現される。これによ
って、二次元アレー状に配列された複数の一段目の量子
ドットＱＤ₁に｛Ｂ｝＝｛Ａ₁｝ＸＯＲ｛Ａ₂｝のパタ
ーンが入力されたことになる。

【００６７】出力時には、二次元アレー状に配列された
複数の一段目の量子ドットＱＤ₁内のビット情報を読み
出すことにより、図１１に示すような出力パターン
｛Ｂ｝＝｛Ａ₁｝ＸＯＲ｛Ａ₂｝が得られる（光吸収が
起きる部分に斜線を施す）。

【００６８】これらのパターンの入力、演算、出力など
は高速かつ低消費電力で行うことができる。

【００６９】以上のようにして実現されるパターン間の
「差」は、パターン処理における基本演算であり、ＣＡ
Ｄやコンピュータ・グラフィックスなどにおいて不可欠
なものである。従って、この第２実施例による量子演算
素子は、このようなＣＡＤやコンピュータ・グラフィッ
クスにおける高速プロセッサに適用することができるも
のである。

【００７０】次に、この第２実施例による量子演算素子
によりパターンの照合を行う方法について具体的に説明
する。いま、この第２実施例による量子演算素子に、図
１２Ａに示すように、まずパターン｛Ａ₁｝（ここでは
文字「Ａ」）を入力した後、図１２Ｂに示すように、こ
のパターン｛Ａ₁｝と同一のパターン｛Ａ₂｝を入力す
る。この場合の出力パターン｛Ｂ｝＝｛Ａ₁｝ＸＯＲ
｛Ａ₂｝は図１３に示すようになり、出力パターンは
無、あるいは「空」のパターンである。これは、パター
ン｛Ａ₁｝とパターン｛Ａ₂｝とが同一であることを意
味する。すなわち、パターン｛Ａ₁｝とパターン
｛Ａ₂｝との照合が行われ、その結果、それらが同一で
あることが出力パターンから判明する。

【００７１】次に、この第２実施例による量子演算素子
に、図１４Ａに示すようなパターン｛Ａ₁｝（ここでは
文字「Ａ」）を入力した後、図１４Ｂに示すように、こ
のパターン｛Ａ₁｝と異なるパターン｛Ａ₂｝（ここで
は文字「Ｂ」）を入力する。この場合の出力パターン
｛Ｂ｝＝｛Ａ₁｝ＸＯＲ｛Ａ₂｝は図１５に示すように
なり、パターン｛Ａ₁｝とパターン｛Ａ₂｝との「和」
から重なり部を除去した出力パターンが得られる。この
ような出力パターンが得られることは、パターン
｛Ａ₁｝とパターン｛Ａ₂｝とが互いに異なることを意
味する。すなわち、パターン｛Ａ₁｝とパターン
｛Ａ₂｝との照合が行われ、その結果、それらが互いに
異なることが出力パターンから判明する。

【００７２】以上のように、出力パターンの有無を見る
ことにより、パターンの照合を高速かつ低消費電力で行
うことができる。

【００７３】次に、この第２実施例による量子演算素子
により移動体の検出を行う方法について説明する。い
ま、この第２実施例による量子演算素子に、図１６Ａに
示すように、まず、ある時刻における例えば移動体（例
えば、飛行機）を含む風景のパターン｛Ａ₁｝を入力し
た後、図１６Ｂに示すように、それからある時間経過し
た後の同様な風景のパターン｛Ａ₂｝を入力する。図１
６ＡにおけるＦ₁が移動体を示し、図１６ＢにおけるＦ
₂がある時間経過した後のこの移動体を示す。この場合
の出力パターン｛Ｂ｝＝｛Ａ₁｝ＸＯＲ｛Ａ₂｝は図１
７に示すようになる。この図１７に示す出力パターンは
移動体Ｆ₁、Ｆ₂のパターンである。すなわち、ある時
刻の移動体Ｆ₁とそれからある時間経過した後の移動体
Ｆ₂とを検出することができ、しかも高速かつ低消費電
力で行うことができる。

【００７４】次に、この第２実施例による量子演算素子
によりパターンの輪郭抽出を行う方法について説明す
る。いま、この第２実施例による量子演算素子に、図１
８Ａに示すように、あるパターン｛Ａ₁｝を入力した
後、図１８Ｂに示すように、このパターン｛Ａ₁｝をわ
ずかに平行移動したパターン｛Ａ₂｝を入力する。この
場合の出力パターン｛Ｂ｝＝｛Ａ₁｝ＸＯＲ｛Ａ₂｝は
図１９に示すようになる。この図１９に示す出力パター
ンは、パターン｛Ａ₁｝の輪郭を抽出したものである。
すなわち、パターン｛Ａ₁｝の輪郭抽出を高速かつ低消
費電力で行うことができることがわかる。

【００７５】以上、この発明の実施例について具体的に
説明したが、この発明は、上述の実施例に限定されるも
のではなく、この発明の技術的思想に基づく各種の変形
が可能である。

【００７６】例えば、上述の第１実施例および第２実施
例においては、上部電極ＥＬ_Uおよび下部電極ＥＬ_Lを
金属により形成しているが、これらの上部電極ＥＬ_Uお
よび下部電極ＥＬ_Lは例えばＩＴＯ（Indium-Tin Oxid
e）のような透明電極材料により形成してもよい。この
ようにすれば、これらの上部電極ＥＬ_Uおよび下部電極
ＥＬ_Lを通しての光入出力が可能となるので、上述の第
１実施例および第２実施例のようにこれらの上部電極Ｅ
Ｌ_Uおよび下部電極ＥＬ_Lに開口Ｏ₁、Ｏ₂を形成する
必要がなくなる。

【００７７】また、上述の第１実施例において説明した
量子演算素子の製造方法は一例に過ぎず、他の製造方法
を用いてもよいことは言うまでもない。

【００７８】また、上述の第１実施例および第２実施例
においては、量子ドットをタイプＩＩのヘテロ接合超格
子により形成しているが、例えばＡｌＧａＡｓ／ＧａＡ
ｓ接合のようないわゆるタイプＩのヘテロ接合超格子に
よりこれらの量子ドットを形成することも可能である。

【００７９】さらに、上述の第１実施例および第２実施
例においては、量子ドットに電子を入力し、この電子を
トンネリングさせているが、量子ドットに電子の代わり
に正孔を入力し、この正孔をトンネリングさせるように
してもよい。

【００８０】

【発明の効果】以上説明したように、この発明によれ
ば、消費電力が極めて低く、しかも簡単な製造プロセス
により製造することができる量子演算素子を実現するこ
とができる。また、この発明によれば、演算を極めて高
速で行うことができ、消費電力が極めて低く、しかも簡
単な製造プロセスにより製造することができる量子演算
素子を実現することができる。

【図面の簡単な説明】

【図１】この発明の第１実施例による量子演算素子を示
す斜視図である。

【図２】図１の線ＩＩ−ＩＩに沿う方向の断面図であ
る。

【図３】図２の線α−αに沿う方向のエネルギーバンド
図である。

【図４】この発明の第１実施例による量子演算素子の入
力方法を説明するためのエネルギーバンド図である。

【図５】この発明の第１実施例による量子演算素子の入
力方法を説明するためのエネルギーバンド図である。

【図６】この発明の第１実施例による量子演算素子の入
力方法を説明するためのエネルギーバンド図である。

【図７】この発明の第１実施例による量子演算素子の消
去方法を説明するためのエネルギーバンド図である。

【図８】この発明の第１実施例による量子演算素子の製
造方法を説明するための断面図である。

【図９】この発明の第２実施例による量子演算素子を示
す断面図である。

【図１０】この発明の第２実施例による量子演算素子を
パターン処理に適用した第１の例を説明するための略線
図である。

【図１１】この発明の第２実施例による量子演算素子を
パターン処理に適用した第１の例を説明するための略線
図である。

【図１２】この発明の第２実施例による量子演算素子を
パターン処理に適用した第２の例を説明するための略線
図である。

【図１３】この発明の第２実施例による量子演算素子を
パターン処理に適用した第２の例を説明するための略線
図である。

【図１４】この発明の第２実施例による量子演算素子を
パターン処理に適用した第３の例を説明するための略線
図である。

【図１５】この発明の第２実施例による量子演算素子を
パターン処理に適用した第３の例を説明するための略線
図である。

【図１６】この発明の第２実施例による量子演算素子を
パターン処理に適用した第４の例を説明するための略線
図である。

【図１７】この発明の第２実施例による量子演算素子を
パターン処理に適用した第４の例を説明するための略線
図である。

【図１８】この発明の第２実施例による量子演算素子を
パターン処理に適用した第５の例を説明するための略線
図である。

【図１９】この発明の第２実施例による量子演算素子を
パターン処理に適用した第５の例を説明するための略線
図である。

【符号の説明】

Ｗ₁、Ｗ₂ 井戸層Ｂ障壁層ＱＤ₁、ＱＤ₂ 量子ドットＥＬ_U 上部電極ＥＬ_L 下部電極

Claims

【特許請求の範囲】

【請求項１】互いに電子または正孔のトンネリングが
可能な間隔で配置された二段の量子箱を有し、上記量子箱への上記電子または正孔の入力の有無を入力
ビット情報とすることを特徴とする量子演算素子。
【請求項２】互いに電子または正孔のトンネリングが
可能な間隔で配置された二段の量子箱が二次元アレー状
に複数配列された構造を有し、上記量子箱への上記電子または正孔の入力の有無を入力
ビット情報とすることを特徴とする量子演算素子。
【請求項３】上段の上記量子箱側が下段の上記量子箱
側よりも低い電位になるようにバイアス電圧を印加した
状態で、上記上段の上記量子箱の電子−正孔対生成エネ
ルギーに共鳴する波長の光を上記上段の上記量子箱に照
射して電子−正孔対を生成することにより上記上段の上
記量子箱への電子の入力を行い、出力時には、上記下段の上記量子箱のサブバンド間のエ
ネルギー差に共鳴する波長の光を上記下段の上記量子箱
に照射して光吸収を測定するようにしたことを特徴とす
る請求項１または２記載の量子演算素子。
【請求項４】上記バイアス電圧を実質的に除去するか
または上記バイアス電圧と逆極性のバイアス電圧を印加
して上記下段の上記量子箱内の電子を正孔と再結合させ
ることにより消去を行うようにしたことを特徴とする請
求項３記載の量子演算素子。
【請求項５】上記量子箱はタイプＩＩのヘテロ接合超
格子により形成されていることを特徴とする請求項１、
２、３または４記載の量子演算素子。