Nothing Special   »   [go: up one dir, main page]

JPH0767113A - フレーム間帯域圧縮信号切り替え回路 - Google Patents

フレーム間帯域圧縮信号切り替え回路

Info

Publication number
JPH0767113A
JPH0767113A JP5209722A JP20972293A JPH0767113A JP H0767113 A JPH0767113 A JP H0767113A JP 5209722 A JP5209722 A JP 5209722A JP 20972293 A JP20972293 A JP 20972293A JP H0767113 A JPH0767113 A JP H0767113A
Authority
JP
Japan
Prior art keywords
signal
frame
circuit
switching
inter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5209722A
Other languages
English (en)
Inventor
Kazuharu Niimura
一治 新村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP5209722A priority Critical patent/JPH0767113A/ja
Publication of JPH0767113A publication Critical patent/JPH0767113A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Television Signal Processing For Recording (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

(57)【要約】 【目的】この発明は、信号切り替え時や編集時に良好な
再生画像を容易に得ることができるフレーム間帯域圧縮
信号切り替え回路を提供することを目的としている。 【構成】フレーム毎に発生符号量が変化するフレーム間
帯域圧縮信号に、フレーム毎の符号の境界とは独立に挿
入した周期的な同期信号を有する2つの帯域圧縮信号を
切り替える回路において、2つの帯域圧縮信号の周期的
な同期信号の位相を合わせて切り替え出力を発生するよ
うに構成している。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、映像信号等をデジタ
ル信号に変換し、フレーム内(ピクチャ内を含む)符号
化処理と、フレーム間(ピクチャ間を含む)符号化処理
とを組み合わせた帯域圧縮を行う装置に係り、複数の帯
域圧縮装置の出力信号を合成する装置に関する。帯域圧
縮信号合成装置としては、スイッチャまたは記録再生装
置の編集装置などが上げられる。また、この発明は、高
品位TV(テレビジョン)などの広帯域な信号を、画質
劣化なく切り替えたり編集を施すことができる装置を提
供するものである。
【0002】
【従来の技術】周知のように映像信号をデジタル伝送す
るにあたっては、可変長符号化方式を利用した伝送方法
や、フレーム内符号化処理とフレーム間符号化処理とを
組み合わせて帯域圧縮を行ない伝送する方法等が検討さ
れている。このうち、フレーム内符号化処理とフレーム
間符号化処理とを組み合わせて帯域圧縮を行ない伝送す
る技術は、例えば文献IEEE Trans.on Broadcasting Vo
l.36 No.4 DEC 1990 に記載された Woo Paik:“Digital
compatible HD-TV Broadcast system ”に示されてい
るように帯域圧縮技術であり、以下にその特徴的な部分
を説明する。
【0003】図41において、入力端子11に入力され
た映像信号は、減算回路12と動き評価回路13とにそ
れぞれ供給される。この減算回路12では、後述する減
算処理が行なわれ、その出力は、DCT(離散コサイン
変換)回路14に入力される。DCT回路14は、水平
方向8画素、垂直方向8画像を単位ブロック(8×8画
素=64画像)として取り込み、画素配列を時間軸領域
から周波数領域へ変換した係数を出力する。そして、各
係数は、量子化回路15で量子化される。この場合、量
子化回路15は、32種類の量子化テーブルを持ってお
り、選択された量子化テーフルに基づいて個々の係数が
量子化される。なお、量子化回路15において、量子化
テーブルを備えているのは、情報の発生量と送出量とが
一定の範囲以内に収まるようにするためである。
【0004】そして、量子化回路15から出力された係
数データは、単位ブロック毎に低域より高域へジグザグ
・スキャンされて取り出された後、可変長符号化回路1
6に入力されて、零係数の続く数(ラン・レングス)と
非零係数とを1組にして可変長符号化される。なお、符
号器は、ハフマン符号等の発生頻度により符号長の異な
る可変長符号器である。そして、可変長符号化されたデ
ータは、FIFO(ファースト・イン・ファースト・ア
ウト)回路17に入力されて規定の速度で読み出された
後、出力端子18を介して図示しない次段のマルチプレ
クサー[制御信号、音声データ、同期データ(SYN
C)、後述するNMP等を多重する]に供給され、伝送
路へ送出される。FIFO回路17は、可変長符号化回
路16の出力が可変レートであり、伝送路のレートが固
定レートであるため、この発生符号量と送出符号量の違
いを吸収するバッファの役目をしている。
【0005】また、量子化回路15の出力は、逆量子化
回路19に入力されて逆量子化される。さらに、この逆
量子化回路19の出力は、逆DCT回路20に入力され
て元の信号に戻される。この信号は、加算回路21を介
してフレーム遅延回路22に入力される。フレーム遅延
回路22の出力は、動き補償回路23と前記動き評価回
路13とにそれぞれ供給されている。動き評価回路13
は、入力端子11からの入力信号とフレーム遅延回路2
2の出力信号とを比較し、画像の全体的な動きを検出し
て、動き補償回路23から出力される信号の位相位置を
制御する。静止画の場合は、原画像と1フレーム前の画
像とが一致するように補償される。動き補償回路23の
出力は、スイッチ24を介して減算回路12に供給され
るとともに、スイッチ25を介して加算回路21からフ
レーム遅延回路22に帰還することもできる。
【0006】次に、上記したシステムの基本的な動作を
説明する。このシステムの基本動作としては、フレーム
内符号化処理とフレーム間符号化処理とがある。フレー
ム内符号化処理は以下のように行なわれる。この処理が
行なわれるときは、スイッチ24,25は共にオフであ
る。入力端子11の映像信号は、DCT回路14で時間
軸領域から周波数領域に変換され、量子化回路15にお
いて量子化される。この量子化された信号は、可変長符
号化処理を受けた後、FIFO回路17を介して伝送路
へ出力される。量子化された信号は、逆量子化回路19
および逆DCT回路20で元の信号に戻され、フレーム
遅延回路22で遅延される。したがって、フレーム内符
号化処理のときは、入力映像信号の情報がそのまま可変
長符号化されているのと等価である。このフレーム内処
理は、入力映像信号のシーン・チェンジおよび所定のブ
ロック単位で適宜な周期で行われる。周期的フレーム内
処理に関して後述する。
【0007】次に、フレーム間符号化処理について説明
する。フレーム間符号化処理が実行されるときは、スイ
ッチ24,25が共にオンされる。このため、入力映像
信号と、その1フレーム前の映像信号との差分に相当す
る信号が減算回路12から得られる。この差分信号が、
DCT回路14に入力され、時間軸領域から周波数軸領
域に変換され、次に量子化回路15で量子化されること
になる。またフレーム遅延回路22には、差分信号と映
像信号とが加算回路21で加算されて入力されるから、
差分信号を作成する元となった入力映像信号を予測した
予測映像信号が作成されて入力されることになる。
【0008】図42には、高品位テレビジョン信号のビ
デオ信号が、上記のようにフレーム内処理とフレーム間
処理とを施され、伝送路上に送出された状態のライン信
号を示している。この信号は、伝送路の信号であり、コ
ントロール信号、音声信号、同期信号(SYNC)、シ
ステム制御信号、NMP等が多重された状態で示してい
る。図42(a)は、第1ラインの信号を示し、同図
(b)は、第2ライン以降の信号を示している。この映
像信号がフレーム内処理されているものであれば、逆変
換すれば正常な映像信号が得られる。しかし、フレーム
間符号化処理を施されている映像信号の場合は、この信
号を逆変換しても差分信号が再現されるだけである。し
たがって、この差分信号に、1フレーム前に再現してい
る映像信号(または予測映像信号)を加算することによ
って、正常な映像信号が再現できることになる。
【0009】上記のシステムによると、フレーム内処理
された信号は、全情報を可変長符号化しており、次のフ
レーム以降でフレーム間処理された信号は、差分情報を
伝送することになり、帯域圧縮を実現していることにな
る。
【0010】次に、上記の帯域圧縮システム処理する画
素の集合の定義を説明する。すなわち、 ブロック:水平方向8画素、垂直方向8画素から構成さ
れる64画素の領域のことである。
【0011】スーパーブロック:輝度信号の水平方向4
ブロック、垂直方向2ブロックからなる領域のことであ
る。この領域に、色信号U、Vとしての1ブロックづつ
が含まれる。また、動き評価回路13から得られる画像
動きベクトルは、スーパーブロック単位で含まれる。
【0012】マクロブロック:水平方向の11のスーパ
ーブロックのことである。また、符号が伝送される際に
は、ブロックのDCT係数は、零係数の連続数と、非零
係数の振幅により決められた符号とに変換され、それら
が組になって伝送され、ブロックの最後にはエンド・オ
ブ・ブロック信号が付加されている。そして、スーパー
ブロック単位で行なわれた動き補正の動きベクトルは、
マクロブロック単位で付加されて伝送される。
【0013】図42に示した伝送信号について、以後、
特に関連する事項について、さらに説明を加える。第1
ラインの同期(SYNC)信号は、デコーダにおいてフ
レームの同期信号を示しており、1フレームにつき1つ
の同期信号を用いてデコーダの全てのタイミング信号が
作りだされる。第1ラインのNMP信号は、この信号の
終りから次のフレームのマクロブロックの初めまでのビ
デオデータ数を示している。これは、フレーム内符号化
処理とフレーム間符号化処理とを適応的に切り換えて符
号を構成しているために、1フレームの符号量がフレー
ム毎に異なることになり、符号の位置が異なってくるた
めである。そこで、1フレームに相当する符号の位置を
NMP信号で示している。
【0014】また、使用者がチャンネルを変えた場合の
対策として、周期的フレーム内処理が行なわれる。すな
わち、この帯域圧縮システムでは、前述したように、水
平方向の11のスーパーブロックをマクロブロックと称
しており、1画面の水平方向には、44スーパーブロッ
クが存在している。つまり、1フレームには、水平方向
に4マクロブロック、垂直方向に60マクロブロックの
合計240マクロブロックが存在することになる。そし
て、この帯域圧縮システムでは、図43(a)〜(h)
および図44(a)〜(c)に示すように、4つのマク
ロブロック単位でそれぞれスーパーブロックの縦の一列
毎にリフレッシュが行なわれ、11フレーム周期で全て
のスーパーブロックがリフレッシュされる。すなわち、
リフレッシュされたスーパーブロックを、図44(d)
に示すように、11フレーム分蓄積することにより全て
の領域においてフレーム内処理が行なわれることにな
る。このため、例えばVTR(ビデオ・テープレコー
ダ)等の通常再生時には、上記したフレーム内処理が1
1フレーム周期で行なわれるため、問題なく再生画像を
見ることができる。
【0015】なお、上記マクロブロックの先頭には、ヘ
ッドデータが挿入されている。このヘッドデータには、
各スーパーブロックの動きベクトル、フィールド・フレ
ーム判定、PCM/DPCM判定および量子化レベル等
がまとめて挿入されている。ところで、上記した帯域圧
縮システムは、テレビジョン信号の帯域圧縮のためのエ
ンコーダとして用いられ、受信側ではそのデコーダが用
いられる。
【0016】ここで、上記の伝送信号をVTRに記録す
ることを考える。一般的なVTRは、1フィールドの映
像信号を固定長符号に変換し、一定量の情報量を発生さ
せ、X本(Xは正の整数)のトラックに記録する方式で
ある。
【0017】一方、上記帯域圧縮システムで得られた伝
送信号をそのまま用いてVTRに記録再生しようとする
と、フレーム内処理およびフレーム間処理した符号にそ
のまま可変長符号を用いることになるため、周期的にフ
レーム内処理した符号が記録される位置が固定されず、
編集、記録信号や再生信号の切り替え高速再生などにお
いて、リフレッシュされないブロックが発生することに
なる。
【0018】具体的に言えば、図45は、上記のように
可変長符号化された信号を磁気テープ26にヘリカル記
録した場合の、トラックパターンを示している。トラッ
クパターンT1 〜T11において、太線で示す部分がフレ
ームF1 〜F11の切り替わり位置を示している。フレー
ムF1 〜F11の切り替わり位置が揃っていないのは、可
変長符号により記録データが作成されているからであ
る。そして、この磁気テープ26は、VTRで通常再生
した場合には、全てのトラックパターンT1 〜T11が磁
気ヘッドにより順次スキャンされるため、その再生出力
をデコーダに通すことにより、何ら問題なく正常な映像
信号を再生することができる。すなわち、通常再生時に
は、磁気テープ26に記録された、フレーム内処理した
符号とフレーム間処理した符号とを全て再生することが
できるため、全ての符号を用いて画像を構成できるから
である。
【0019】しかしながら、VTRでは、編集等のよう
に、限られたトラックから再生する場合がある。この場
合、フレーム内符号化処理された信号のトラックから次
々と再生されれば問題ないが、フレーム間符号化処理さ
れたトラックから再生されると、差分信号による画像し
か得られないことになる。
【0020】
【発明が解決しようとする課題】以上のように、従来の
帯域圧縮システムを備えたスイッチャや記録再生装置の
編集では、差分信号による画像しか得られないという問
題点を有している。
【0021】そこで、この発明は上記事情を考慮してな
されたもので、信号切り替え時や編集時に良好な再生画
像を容易に得ることができる極めて良好なフレーム間帯
域圧縮信号切り替え回路を提供することを目的とする。
また、高品位TVなどの広帯域な信号を高画質のままで
切り替えや編集可能な装置を提供することを目的とす
る。
【0022】
【課題を解決するための手段】この発明に係るフレーム
間帯域圧縮信号切り替え回路は、フレーム毎に発生符号
量が変化するフレーム間帯域圧縮信号に、フレーム毎の
符号の境界とは独立に挿入した周期的な同期信号を有す
る2つの帯域圧縮信号を切り替える回路において、2つ
の帯域圧縮信号の周期的な同期信号の位相を合わせて切
り替え出力を発生するように構成している。
【0023】また、この発明に係るフレーム間帯域圧縮
信号切り替え回路は、周期的にフレーム内処理を施すリ
フレッシュ処理を有する2つのフレーム間帯域圧縮信号
A,Bを、信号Aから信号Bに切り替える回路におい
て、リフレッシュ処理期間の最大発生符号量を記憶する
メモリを有し、切り替え要求信号が発生した際に信号B
のリフレッシュ信号を開始点として信号Bを読み出すよ
うに構成している。
【0024】さらに、この発明に係るフレーム間帯域圧
縮信号切り替え回路は、周期的にフレーム内処理を施す
リフレッシュ処理を有する2つのフレーム間帯域圧縮信
号A,Bを、信号Aから信号Bに切り替える回路におい
て、リフレッシュ処理期間の最大発生符号量を記憶する
メモリを有し、切り替え要求信号が発生した際に信号B
のリフレッシュ信号から信号Bを読み出す回路と、切り
替え時に信号切り替え用オーバーヘッドデータを発生さ
せる回路とを備えるようにしている。
【0025】また、この発明に係るフレーム間帯域圧縮
信号切り替え回路は、周期的に1画面の全ての領域にフ
レーム内処理を施すリフレッシュ処理を有する2つのフ
レーム間帯域圧縮信号A,Bを、信号Aから信号Bに切
り替える回路において、リフレッシュ処理期間の最大発
生符号量を記憶するメモリを有し、切り替え要求信号が
発生した際に信号Bのリフレッシュ信号から信号Bを読
み出す回路と、該リフレッシュ時の信号Bのレートバッ
ファ占有度RBn(nは信号Bにリフレッシュが施され
ているフレーム番号)と信号Bにリフレッシュが施され
たフレームに対する信号Aのバッファ占有度RAnとに
おいてΔR=RAn−RBnを規定し、ΔR>0のとき
に信号Aから信号Bに切り替える際に最大ΔRのダミー
信号を発生させるように構成している。
【0026】さらに、この発明に係るフレーム間帯域圧
縮信号切り替え回路は、周期的に1画面の全ての領域に
フレーム内処理を施すリフレッシュ処理を有する2つの
フレーム間帯域圧縮信号A,Bを、信号Aから信号Bに
切り替える回路において、リフレッシュ処理期間の最大
発生符号量を記憶するメモリを有し、切り替え要求信号
が発生した際に信号Bのリフレッシュ信号から信号Bを
読み出す回路と、該リフレッシュ時の信号Bのレートバ
ッファ占有度RBn(nは信号Bにリフレッシュが施さ
れているフレーム番号)と信号Bにリフレッシュが施さ
れたフレームに対する信号Aのバッファ占有度RAnと
においてΔR=RAn−RBnを規定し、RAn<RB
nすなわちΔR<0のときにRA(n−i)≧RBn−
r・i(rはフレーム当たりの出力レート,RA(n−
i)のn−iは信号Aのフレーム番号で実数)となるn
−iを検出し、切り替え回路の出力信号として信号Aを
フレーム番号n−i、信号Bはフレーム番号nから、フ
レーム番号n−iからnまでの期間はスキップ信号を出
力するように構成している。
【0027】
【作用】上記のような構成によれば、まず、2つのフレ
ーム間帯域圧縮信号を切り替える際に、周期的な同期信
号の同期合わせが容易に行なえるので、切り替え時の画
像乱れが発生しない。また、2つのフレーム間帯域圧縮
信号を切り替える際に、フレーム内処理した画像から開
始することで正しい画像のみ出力することが可能とな
る。さらに、2つのフレーム間帯域圧縮信号を切り替え
てビットストリームを出力することが可能になり、この
ビットストリームを帯域圧縮デコーダに入力することに
よって、正しい切り替え画像を得ることができる。ま
た、2つのフレーム間帯域圧縮信号のビットストリーム
を定まった伝送レートの伝送路に出力することが可能に
なり、このビットストリームを帯域圧縮デコーダに入力
することによって、正しい切り替え画像を得ることがで
きる。
【0028】
【実施例】以下、この発明の実施例について、図面を参
照して詳細に説明する(なお、新規な構成は、ブロック
図において2重枠で示すものとする)。
【0029】1.帯域圧縮装置基本構成 図1はこの発明における基本構成を示す図である。映像
入力端子27,28,29には、高品位TVなどの輝度
信号Y、色信号U,Vを入力する。これらの信号には必
要な前処理を施した後に、ブロック化回路30で2章で
後述する画素構成のブロックを構成し、入力端子11に
入力する。入力端子11に入力された映像信号は、減算
回路12と動き評価回路13とにそれぞれ供給される。
この減算回路12では、後述する減算処理が行なわれ、
その出力は、DCT(離散コサイン変換)回路14に入
力される。
【0030】DCT回路14は、水平方向8画素、垂直
方向8画素を単位ブロック(8×8画素=64画素)と
して取り込み、画素配列を時間軸領域から周波数領域へ
変換した係数を出力する。そして、各係数は、量子化回
路15で量子化される。この場合、量子化回路15は、
10種類あるいは32種類の量子化テーブルを持ってお
り、選択された量子化テーブルに基づいて個々の係数が
量子化される。なお、量子化回路15において、量子化
テーブルを備えているのは、情報の発生量と送出量とが
一定の範囲以内に収まるようにするためである。
【0031】そして、量子化回路15から出力された係
数データは、単位ブロック毎に低域より高域へジグザグ
・スキャンされて取り出された後、可変長符号化回路1
6に入力されて、零係数の続く数(ラン・レングス)と
非零係数とを1組にして可変長符号化される。なお、符
号器は、ハフマン符号等の発生頻度により符号長の異な
る可変長符号器である。
【0032】そして、可変長符号化されたデータは、レ
ートバッファ(FIFO:ファースト・イン・ファース
ト・アウト)17に入力されて規定の速度で読み出され
た後、出力端子18を介して次段のマルチプレクサ10
[制御信号、音声データ、同期データ(SYNC)、後
述するNMP等を多重する]に供給され、出力端子8よ
り伝送路へ送出される。レートバッファ(FIFO)1
7は、可変長符号化回路16の出力が可変レートであ
り、伝送路のレートが固定であるため、この発生符号量
と送出符号量の違いを吸収するバッファの役目をしてい
る。
【0033】また、量子化回路15の出力は、逆量子化
回路19に入力されて逆量子化される。さらに、この逆
量子化回路19の出力は、逆DCT回路20に入力され
て元の信号に戻される。この信号は、加算回路21を介
してフレーム遅延回路22に入力される。フレーム遅延
回路22の出力は、動き補償回路23と前記動き評価回
路13とにそれぞれ供給されている。動き評価回路13
は、入力端子11からの入力信号とフレーム遅延回路2
2の出力信号とを比較し、画像の全体的な動きを検出し
て、動き補償回路23から出力される信号の位相位置を
制御する。静止画の場合は、原画像と1フレーム前の画
像とが一致するように補償される。動き補償回路23の
出力は、スイッチ24を介して減算回路12に供給され
るとともに、スイッチ25を介して加算回路21からフ
レーム遅延回路22に帰還することもできる。
【0034】次に、上記したシステムの基本的な動作を
説明する。
【0035】2.画素構成 入力端子11に入力する信号は、1画面内の有効画素を
複数個集めて、ブロック、スーパーブロック、マクロブ
ロックを構成している。なお、この構成は、DigiCipher
(商標)の例を基本にしているが、MPEGやDSC-HDTV:Ze
nith+ATT の方式などで用いているブロック構成を用い
ても良いことは言うまでもない。
【0036】図2を用いて、ブロック構成の定義を説明
する。
【0037】ブロック:水平方向8画素、垂直方向8画
素から構成される64画素の領域のことである(図2
(d)参照)。
【0038】スーパーブロック:輝度信号の水平方向4
ブロック、垂直方向2ブロックからなる領域のことであ
る。この領域に、色信号U,Vとしての1ブロックづつ
が含まれる。また、動き評価回路13から得られる画像
動きベクトルは、スーパーブロック単位で設定できる
(図2(c)参照)。
【0039】マクロブロック:水平方向の11のスーパ
ーブロックのことである。また、符号が伝送される際に
は、ブロックのDCT係数は、零係数の連続数と、非零
係数の振幅により決められた符号とに変換され、それら
が組になって伝送され、ブロックの最後にはエンド・オ
ブ・ブロック信号が付加されている。そして、スーパー
ブロック単位で行なわれた動き補正の動きベクトルは、
マクロブロック単位でオーバーヘッドデータとして付加
されて伝送される(図2(b)参照)。
【0040】すなわち、この帯域圧縮システムでは、前
述したように、水平方向11のスーパーブロックをマク
ロブロックと称しており、1画面の水平方向には、44
スーパーブロックが存在している。つまり、1フレーム
には、水平方向に4マクロブロック、垂直方向に60マ
クロブロックの合計240マクロブロックが存在するこ
とになる。
【0041】そして、この帯域圧縮システムでは、図3
(a)〜(h)および図4(a)〜(c)に示すよう
に、4つのマクロブロック単位でそれぞれスーパーブロ
ックの縦の一列毎にリフレッシュが行なわれ、11フレ
ーム周期で全てのスーパーブロックがリフレッシュされ
る。すなわち、リフレッシュされたスーパーブロック
を、図4(d)に示すように、11フレーム分蓄積する
ことにより全ての領域においてフレーム内処理が行なわ
れることになる。
【0042】1画面:1050本の走査線からなり、イ
ンターレースになっている。有効画素は、水平方向14
08画素、垂直方向960画素からなっている。1画面
の映像信号を4つのプロセッサで処理している(図2
(a)参照)。
【0043】図5に1画面と、スーパーブロックアドレ
ス(以下S.B.A.=Super Block Address と略す)との関
係を示す。水平方向に44スーパーブロック、垂直方向
に60スーパーブロックが存在する。そこで、1画面内
には2640個のスーパーブロックが存在する。このそ
れぞれのスーパーブロックにアドレスS.B.Aを割り
当てる。水平方向のスーパーブロックアドレスをx、垂
直方向のそれをyとすると、S.B.A=60・x+y
の関係がある。
【0044】3.フレーム内/フレーム間符号化 このシステムの基本動作として第1に、フレーム内符号
化処理とフレーム間符号化処理とがある。フレーム内符
号化処理は以下のように行なわれる。この処理が行なわ
れるときは、スイッチ24,25は共にオフである。入
力端子11の映像信号は、DCT回路14で時間軸領域
から周波数領域に変換され、量子化回路15において量
子化される。この量子化された信号は、可変長符号化処
理を受けた後、レートバッファ(FIFO)17を介し
て伝送路へ出力される。量子化された信号は、逆量子化
回路19および逆DCT回路20で元の信号に戻され、
フレーム遅延回路22で遅延される。したがって、フレ
ーム内符号化処理のときは、入力映像信号の情報がその
まま可変長符号化されているのと等価である。このフレ
ーム内処理は、入力映像信号のシーン・チェンジおよび
所定のブロック単位で適宜な周期で行なわれる。周期的
フレーム内処理に関しては後述する。
【0045】次に、フレーム間符号化処理について説明
する。フレーム間符号化処理が実行されるときは、スイ
ッチ24,25が共にオンされる。このため、入力映像
信号と、その1フレーム前の映像信号との差分に相当す
る信号が減算回路12から得られる。この差分信号が、
DCT回路14に入力され、時間軸領域から周波数軸領
域に変換され、次に量子化回路15で量子化されること
になる。またフレーム遅延回路22には、差分信号と映
像信号とが加算回路21で加算されて入力されるから、
差分信号を作成する元となった入力映像信号を予測した
予測映像信号が作成されて入力されることになる。一般
的にフレーム内処理した画像の発生符号量は、フレーム
間処理した画像の発生符号量より多くなっている。
【0046】4.フレーム内/フレーム間切り換え処理 4.1 画像適応フレーム内処理 このフレーム内符号化処理とフレーム間符号化処理の切
り換えは、図6に示すフレーム内/間決定回路31によ
り制御する。この制御方法は2種類ある。まず第1の手
法は、入力映像信号の内容に応じ、フレーム間の相関が
ある信号は、フレーム間処理を施し、フレーム間の相関
のない信号に対しては、フレーム内処理を施す手法であ
る。シーン・チェンジなどが生じた場合はフレーム内処
理が施される。フレーム内/間決定回路31では、入力
端子11からの現フレームの信号と動き補償回路23の
出力の予測信号との予測誤差エネルギーと、現信号のエ
ネルギーとを比較する。
【0047】図6において、入力端子11には現信号を
入力する。この現信号をエネルギー比較回路36に入力
するとともに、減算回路37に入力する。入力端子33
には動き補償回路23の出力の予測信号を入力し、減算
回路37で現信号と予測信号の差である予測誤差を求め
る。現信号は現信号エネルギー算出回路36aで求め、
予測誤差は予測誤差エネルギー算出回路36bで求めエ
ネルギーを比較する。現信号および予測誤差のエネルギ
ー算出式の例は次のとおりである。
【0048】
【数1】 図7はエネルギー比較回路36におけるフレーム内/間
判別方法の例を示している。同図において横軸は、現信
号のエネルギー、縦軸は予測誤差のエネルギーを示して
いる。また、原点0からななめに引いた実線は、予測誤
差のエネルギーと、現信号のエネルギーが等しい場合を
示している。この実線より下の領域は、予測誤差のエネ
ルギーの方が小さいため、フレーム間処理を施す。ま
た、実線より上は現信号のエネルギーの方が小さいため
フレーム内処理を施す。エネルギー比較回路36の出力
は、入力信号に適応したフレーム内/間判別信号を出力
し、加算回路38で合成し、出力端子34より出力す
る。
【0049】4.2 強制フレーム内処理(リフレッシ
ュ) 第2の手法は、映像信号の相関とはかかわりなく強制的
にフレーム内処理を行なう手法である。この場合、周期
的に画面の所定領域にフレーム内処理を施す。この強制
的フレーム内処理を行なう目的は2つある。使用者がチ
ャネルを変更した場合に、一定時間以内に画像を認識で
きるようにするために必要である。VTRやディスクな
どの記録メディアにおいて、特殊再生が実現できるよう
にするためである。この強制的にフレーム内処理を施す
ことをリフレッシュと呼ぶ。
【0050】また、所定の領域がリフレッシュされるの
に必要な時間をリフレッシュタイムと名づける。このリ
フレッシュタイミング発生回路39は、図6に示すよう
に、入力端子32より同期信号を入力し、この同期信号
と同期して所定の周期でフレーム内選択信号を発生させ
る。この信号とエネルギー比較回路36のフレーム内/
間判別信号を加算回路38で加算し、フレーム内/間切
り換え信号を出力端子34から出力する。
【0051】5.リフレッシュ 次の各方式のリフレッシュに関して詳しく説明する。
【0052】5.1 DigiCipherリフレッシュ DigiCipherでは、前述したように、水平方向の11のス
ーパーブロックをマクロブロックと称しており、1画面
の水平方向には、44スーパーブロックが存在してい
る。つまり、1フレームには、水平方向に4マクロブロ
ック、垂直方向に60マクロブロックの合計240マク
ロブロックが存在することになる。そして、本発明で説
明する帯域圧縮システムでは、図3(a)〜(h)およ
び図4(a)〜(c)に示すように、4つのマクロブロ
ック単位でそれぞれスーパーブロックの縦の一列毎にリ
フレッシュが行なわれ、11フレーム周期で全てのスー
パーブロックがリフレッシュされる。すなわち、リフレ
ッシュされたスーパーブロックを、図4(d)に示すよ
うに、11フレーム分蓄積することにより全ての領域に
おいてフレーム内処理が行なわれることになる。このリ
フレッシュのメリットは、各フレーム当りに均等にリフ
レッシュが行なわれるため、レートバッファの容量が小
さくて良いという利点がある。
【0053】このDigiCipherのリフレッシュを図5に示
したスーパーブロックアドレスを用いて表わすと図8の
ようになる。同図において縦軸はスーパーブロックアド
レス、横軸はフレーム番号を示し、rを四角で囲んだ部
分がフレーム内処理した部分を示している。同図では、
リフレッシュブロックのみを示した。同図においてはフ
レーム番号F0 〜F10の11フレームで一画面の全ての
スーパーブロックでリフレッシュが施される。4つのプ
ロセッサで同一の処理をしているため、図8の1つのプ
ロセッサ当りのリフレッシュ動作を用いて、DigiCipher
のリフレッシュに関して、図9を用いて説明する。
【0054】すなわち、S.B.アドレス=0〜659
の部分に関して説明する。図9(a)においては、リフ
レッシュおよび画像適応フレーム内処理を施した部分を
rを四角で囲んで示した。例えば、F0 ではシーン・チ
ェンジが発生したことを想定して、S.B.アドレス0
〜659の全ての領域にフレーム内処理が施されてい
る。また、F14では、S.B.アドレス0〜59の領域
でフレーム内処理が施されている。
【0055】図9(b)にDigiCipherのリフレッシュ時
間を示す。1フレーム当り一部の領域をリフレッシュし
ていき、11フレーム期間でリフレッシュが完結するた
め11フレームがリフレッシュ時間となる。また、この
リフレッシュはどの11フレーム期間をとっても1画面
のリフレッシュが完結する。すなわち、F0 〜F10の1
1フレーム期間でもF1 〜F11の11フレーム期間でも
リフレッシュが完結する。
【0056】図9(c)に示したように、最小アクイジ
ションタイムは、1フレーム期間であり、シーン・チェ
ンジが発生した時にイニシャライズが始まった時に得ら
れる。また、図9(d)の最大アクイジションタイム
は、画像適応フレーム内処理が全く発生しない場合であ
り、11フレーム期間となる。リフレッシュブロックを
開始点として信号切り替えおよび記録再生装置の編集を
実現する場合には、各リフレッシュブロックアドレスに
おいて、図9(e)に示したように、時間的にずれた1
1フレーム期間がリフレッシュインターバルとなる。
【0057】5.2 MPEGのリフレッシュ まず、MPEGで用いられているリフレッシュに関し
て、図10を用いて説明する。MPEGでは、フレーム
単位でリフレッシュが行なわれる。このリフレッシュを
行なったフレームはIピクチャと呼ばれる。このIピク
チャの周期すなわち、リフレッシュ周期は、フレーム単
位に設定され、12,15,……フレームなどが選ばれ
る。この様子を図10を用いて説明する。なお、説明を
簡単にするため走査線が1050の場合についてのみ説
明するが、他のブロック構成でも良いことは言うまでも
ない。
【0058】図10(a)において、縦軸は、スーパー
ブロックアドレスを示している。このスーパーブロック
アドレスは、図2で定義したスーパーブロックアドレス
に対応している。また、横軸はフレーム番号を示してい
る。また、黒くぬりつぶした部分は、フレーム内処理を
施した部分を示している。ここでフレーム番号0,1
2,24,36,…は周期的に挿入したフレーム内処理
画像を示し、フレーム番号13,15,17,19,2
1,23に示した黒ぬりの部分は画像適応フレーム内処
理を施した部分を示す。
【0059】この例では、リフレッシュ時間は、図10
(b)に示したように12フレームである。使用者がチ
ャンネルを変えたイニシャライズの際に、1画面の画像
を得るためには、フレーム内処理が1画面全ての領域に
施されなければならない。そこでこの時間を次の様に定
義する。
【0060】アクイジションタイム:1画面全ての領域
にフレーム内処理が施されるまでに関する時間。
【0061】このアクイジションタイムは使用者がチャ
ンネルを変えるタイミングにも依存する。図10(c)
に最小アクイジションタイムを示す。最小アクイジショ
ンタイムはイニシャライズのスタートとリフレッシュま
たはシーン・チェンジが同時に起きた時であり、1フレ
ーム期間で1画面の画像が得られる。図10(d)に最
大アクイジションタイムを示す。最大アクイジションタ
イムは、リフレッシュを終了した直後に、イニシャライ
ズがスタートした場合である。この場合、12フレーム
期間で1画面の画像が得られる。
【0062】周期的なフレーム内処理であるリフレッシ
ュブロックを開始点として、信号切り替えおよび記録再
生装置の編集を実現しようとした場合を考える。12フ
レーム周期のリフレッシュを基本としているため、リフ
レッシュインターバルは図10(e)に示すように12
フレームとなる。
【0063】7.DCT 2次元DCT回路(図1の14)に関して説明する。ま
ず、画像を水平・垂直方向ともN画素からなる小ブロッ
ク(N×N)に分割し、おのおののブロックに2次元D
CTを施す。このときのNの大きさは変換効率から8〜
16に設定される。本実施例では、N=8を用いる。2
次元DCTの変換係数は式1で、その逆変換式は式2で
与えられる。
【0064】
【数2】 ここで、F(0,0)は直流成分の係数を表し、F
(u,v)はuが大きくなるほど高周波の水平周波数成
分を含み、vが大きくなるほど高周波の垂直周波数成分
を含む。まずF(0,0)の直流成分の係数の性質を述
べる。F(0,0)は画像ブロック内の平均輝度値を表
わす直流成分に対応し、その平均電力は通常他の成分に
比べてかなり大きくなる。さらに直流成分を粗く量子化
した場合には、視覚的な大きな画質劣化に感じられる直
交変換特有の雑音(ブロック歪)が生じる。そこで、F
(0,0)には多くのビット数(通常8ビット以上)を
割り当てて均等量子化する。
【0065】次に直流成分を除く変換係数F(u,v)
の性質を述べる。F(u,v)の平均値は、式1より、
直流成分F(0,0)のそれを除いて“0”となる。効
率が良い符号化を行うために、画像の小ブロックに一定
のビット数を割り当てて符号化する場合、低周波成分の
変換係数には多くの符号化ビット数を配分し、逆に高周
波成分の変換係数には少ない符号化ビット数を配分して
符号化することにより、画質劣化を少なくし、かつ高圧
縮率の符号化ができる。
【0066】画像を水平方向、垂直方向とも8画素から
なる8×8=64画素の小ブロックに変換し、2次元C
DTを施すと、変換された各周波数成分に対する係数は
図11に示すように8×8=64個の2次元の係数とな
る。図11では、左上がDC係数(直流成分)である。
それ以外の63個はAC係数(交流成分)であり、右下
にいくほど空間周波数が高くなる。AC成分は2次元的
な広がりをもつために符号化、伝送に際して0〜63の
順番で示すジグザグスキャンにより一次元に変換する。
【0067】ここで、64個のDCTの係数をDCTi
[i=0〜63]で表わすこととする。各画素を量子化
する際の量子化ビット数は、画像信号の場合、8ビット
で量子化することが多い。この8ビットの画素をDCT
変換した出力のDCTの係数は12ビットで表わされる
場合がある。
【0068】8.量子化 次に量子化回路(図1の15)に関して説明する。前述
した64個のDCT係数は、各係数ごとの量子化ステッ
プサイズを定めた量子化テーブルを用いて、係数位置ご
とに異なるステップサイズで線形量子化される。量子化
ステップの設定方法は2種類あるが、基本的には同一手
法である。
【0069】第1の手法は、64個のDCT係数ごとに
量子化ステップを定めた量子化テーブルを用い、量子化
テーブルを示すコードを伝送する手法である。図12に
量子化テーブルの例を示す。同図において、q=0〜q
=9は、量子化テーブルを表す量子化テーブルコードで
あり、このコードを伝送することにより、復号器は逆量
子化を行なうことができる。また、正方形に並んだ64
個の数字は量子化ビット数を示しており、図11に示し
た64個の2次元の係数と対応関係がある。例えば、q
=0の量子化テーブルの左上の7は、DC成分を7ビッ
トで量子化することを示している。以下、各係数に関し
て同様に、量子化テーブルに示されたビット数で量子化
する。
【0070】第2の手法は、まず、64個のDCT係数
に重み付け(Weighting )マトリックスで、各係数に重
み付けをする。この後に量子化幅データQS(Quantize
-Scale)を用い、各係数を一律に割り算した後、量子化
する手法である。伝送する際には、量子化幅データに対
応するコードを送る。また、重み付けマトリックスはデ
ィフォルト値が決められている。さらに、特定種類の重
み付けマトリックスを伝送することもできる。
【0071】なお、例としてMPEG.Iでは、量子化
幅データQSのコードに5ビットが割り当てられてお
り、32種類指定できる。そこでこの値をQSj [j=
0〜31]で表わす。
【0072】ここで、量子化幅データQSj に関して定
義しておく。
【0073】DCTの係数値を最大の量子化ビット数
で、量子化する場合をj=0で表し、QS0 =1とす
る。
【0074】また、DCTの係数値を伝送しない場合を
j=31で表わし、このときは後述する量子化ビット数
をQL31=0とする。
【0075】ここでjを量子化レベルと名づける。
【0076】図13に、MPEG.Iで用いられた、輝
度信号の重み付け(Weighting )マトリクスのディフォ
ルト値を示す。同図において、8×8の64個の数字
は、図11に示した64個の2次元の係数と対応関係が
あり、各DCT係数に対する重み付け値を示している。
符号器においては、DCTの各係数を対応する重み付け
値および量子化幅データQSで割り算する。
【0077】64個のDCTの係数をDCTi =[i=
0〜63]で表わし、重み付けマトリックスの各値をW
EIGHTi [i−0〜63]、量子化後の各値をQi
[i=0〜63]で表わすと、
【数3】 で表わされる。
【0078】また、この時の量子化ビット数は、
【数4】 で表わされる。
【0079】例を次に示す。MPEG.Iの輝度信号の
垂直方向の第1番目のAC成分は、前述した図11のD
CT1 で表わされる。また、重み付けマトリックスのD
CT1 に対応する値は、WEIGHT1 =16である。
これは、図13において○印をつけた部分に対応する。
また、量子化幅データQS0 =1の場合は、
【数5】 DCTi の係数は12ビットで表わされるため log2
CTi の最大値は12である。この時の量子化ビット数
は、
【数6】 となる。
【0080】図14は、QS0 =1の場合の重み付けマ
トリックスを通した後に、必要な最大の量子化ビット数
を表わしている。この図は8×8=64個の量子化ビッ
ト数を表わすマトリックスとなっており、それぞれの数
字は、図11に示したDCT係数のそれぞれの位置に対
応する量子化ビット数を示している。
【0081】図15および図16は、32種類の量子化
幅データQSj を設定した際の量子化テーブルのうち代
表的な9種類の量子化テーブルを定量的に示したもので
ある。
【0082】量子化テーブルに関する前述した第2の手
法を用いた場合について説明するため、このテーブルは
量子化幅データQSに基づいている。
【0083】ここで、j=31はデータを全く発生させ
ない例であり、全ての係数を0ビットで量子化すること
に相当する。また、j=0は量子化幅データQS0 =1
であるため、重み付けテーブルで量子化することに相当
する。すなわち、この場合は、図14に示した重み付け
テーブルによるビット配分になる。
【0084】図15および図16において、横軸はDC
Tの64個の各係数を示しており、図11に示したジグ
ザグスキャンした際の順番と対応している。また、縦軸
はDCTの各係数において、伝送するビット数を示して
いる。
【0085】なお、DCTの係数を量子化する際に、M
SB(Most Significant Bit)からLSB(Least Sign
ificant Bit )が存在している。伝送するビット数を制
限する場合、当然のことながらMSBが優先して伝送さ
れる。
【0086】なお前述したように、DC成分に関しては
量子化ビット数を削減すると、ブロック歪みなどが目立
つためDC成分に関しては別に扱かい、一定の量子化ビ
ット数を割り当てる例がある。ここでは、仮に、8ビッ
トを割り当てるものとする。
【0087】MPEG.Iの輝度信号の例の場合は、前
述したようにAC成分の最大値は8ビットとなってい
る。
【0088】図15および図16に関して、量子化ビッ
ト数と量子化幅データに関して定量的に説明する。発生
符号量が最大となるのはj=0の場合であり、jが増加
するに従い発生符号量は減少し、j=31で0となり符
号は発生しなくなる。この量子化幅データをコントロー
ルすることにより発生する符号量のコントロールが可能
である。
【0089】10.符号量制御 符号量のコントロール手法としては2種類ある。第1の
手法は、前述した様に量子化レベルをコントロールする
手法である。この場合は、リフレッシュブロックの発生
符号量をおさえることになるため、リフレッシュブロッ
ク自体の画質は劣化することになる。しかし、次のフレ
ームではリフレッシュブロックのフレーム内処理信号
と、次フレームの映像信号の差分が送られるため、画質
は一瞬落ちるだけである。この手法について後で詳しく
説明する。
【0090】第2の手法は、一度量子化した符号を2つ
に分割し、MSBまたは低周波数成分の符号量をVTR
などの記録メディアで高速再生した際に、読み出すこと
が可能な符号量におさえる方法である。これに関しては
11.章で詳しく述べる。
【0091】第1の手法を用いた場合の符号化情報量の
制御に関して次に述べる。
【0092】10.1 マクロブロック符号量制御 本実施例の様に、映像信号を可変長符号化を用いて高能
率符号化すると、一般に、その発生情報量は一定になら
ない。これは、映像信号の有する情報量が時間的に変動
しているためである。
【0093】一方、固定レートの伝送系を用いる場合に
は、符号化情報量を一定に抑えるための符号化制御が必
要となる。
【0094】固定レート化の一般的手法は、符号化器の
出力にバッファメモリを用意し、このバッファメモリに
可変レートで入力し、出力は固定レートで行なって符号
化情報量を平滑化するものである。バッファメモリ内の
データ量は、入力情報量に応じて変動するため、オーバ
ーフローあるいはアンダーフローを生じる可能性があ
る。これを防ぐためには、オーバーフローあるいはアン
ダーフローとなりそうなときには、それぞれ符号化情報
量を減少あるいは増加させるように、符号化パラメータ
を変化させる。例えば、量子化特性をより粗く、または
細かくしてやれば良い。
【0095】上記バッファメモリの容量は大きいほど平
滑化の効果も高いが、符号化遅延やコスト上の制限があ
る。
【0096】また、比較的小さなバッファメモリの方
が、画像の局所的性質に応じて細かく符号化制御が行な
えるということもあり、1フレーム程度のバッファメモ
リが用いられる場合がある。
【0097】マクロブロック符号量の制御に関して、具
体的に説明する。マクロブロックの符号量制御にはレー
トバッファの容量が用いられる。レートバッファを用い
る手法では、図17に示す様に、エンコーダおよびデコ
ーダに等容量のレートバッファ(Rate Buffer )を設け
る。
【0098】これらのバッファの入出力の符号量および
バッファの占有率に関して、図17を用いて説明する。
図17中符号aはエンコーダのレートバッファbの入力
信号を示している。この信号は、エンコーダの可変長符
号化回路16の出力信号となっている。この信号の特徴
としては、各ブロックは一定の周期で入力されるが、各
ブロックの発生符号は可変長符号となっているため可変
長レートになっている。また、エンコーダのレートバッ
ファの出力信号cは、伝送データになっており固定レー
トで符号が出力される。さらに、デコーダのレートバッ
ファeの入力信号dは、固定レートの符号入力になって
おり、出力信号fは可変レートの符号出力となってい
る。
【0099】エンコーダ側およびデコーダ側の特性に関
して、それぞれ図18および図19を用いて詳しく説明
する。図18(a)〜(c)および図19(a)〜
(c)の横軸はフレーム番号を示している。ここで、図
18(a)〜(c)および図19(a),(b)は、入
力のフレーム番号と同一になっているが、図19(c)
のフレーム番号は8フレーム分だけずれている。これは
可変長符号を用いることによるエンコーダおよびデコー
ダの伝送符号の遅延時間の変動を吸収するために必要で
ある。
【0100】図18(a)〜(c)および図19(a)
〜(c)の縦軸は符号量を示している。この例では、レ
ートバッファの容量を4Mビット、1フレーム当りの伝
送符号量を0.5Mビット/フレームである場合の例を
示した。なお図18(a)〜(c)はエンコーダ側、図
19(a)〜(c)はデコーダ側の特性を示している。
【0101】図18(a)は、1フレーム当りの発生符
号量を示している。図中破線は、レートバッファの容量
を参考に示した。可変長符号を用いているため、各フレ
ームの発生符号量はフレームにより異なる。フレーム番
号をFn で表わしたF1 〜F9 には、バッファがオーバ
ーフローとアンダーフローが生じる場合の符号の発生例
を示した。F1 では、4.5Mビットの符号が発生し、
2 〜F9 まで発生符号が0とした。
【0102】各フレームの発生符号量の最大値は、バッ
ファ容量と送出符号量の和で決まり、本例の場合はバッ
ファ容量4Mビットであり、1フレーム当りの送出符号
量0.5[Mビット/フレーム]であるため、1フレー
ム当り最大発生可能符号量は4.5Mビットとなる。F
20〜F30までは、バッファの占有度により各フレームの
発生符号量をコントロールした場合の例を示した。
【0103】図18(b)は、エンコーダのバッファの
占有度を示している。この例ではバッファの容量は4M
ビットとしており、バッファの容量を破線で示した。F
1 のフレームで大きな発生符号量が生じているため、F
1 の時点でバッファのオーバーフローが生じている。F
2 〜F9 まで全く符号を発生させない状態が続いている
ため、F9 の時点でバッファのアンダーフローが生じて
いる。
【0104】図18(c)は、エンコーダからの伝送符
号量を示している。同図内に斜めに引いた実直線Aは累
積送出符号量を示している。この傾きはフレーム当りの
送出符号量を示している。この例では1フレーム時間当
り0.5Mビット送出している。フレームレートが30
[Hz]の場合には30×0.5[M/Frame]=
15[Mbps]の送出符号量となる。また、破線はバ
ッファの最大容量で決まる最大値を示している。
【0105】また、図18(c)内に示した折れ線は、
累積発生符号量を示している。すなわち、図18(a)
の1フレーム当りの発生符号量の積分値になっている。
この累積発生符号量が破線と接した時は、バッファはオ
ーバーフローになっており、実線と接した時はバッファ
はアンダーフローになっている。また、累積発生符号量
と累積送出符号量との間に水平に引いた点線は、発生し
た符号を送出する際のエンコーダバッファでの遅延時間
を示しており、長いものは送出までの時間が長くかかる
ことを示している。
【0106】図19(a)において、実直線Bは累積受
信符号量を示している。この質直線Bは、図18(c)
の実直線Aと同一である。折れ線は画像を出力した際の
各フレームの映出符号量を示している。これは図19
(c)の1フレーム当りの映出符号量を積分した値に相
当する。また、水平に引いた点線は、受信した符号を映
出する際の遅延時間を表わしており、エンコーダにおけ
る遅延時間とデコーダにおける遅延時間の和は全て等し
く、図19(b)に示したバッファ遅延時間(Buffer D
elay)と等しくなる。
【0107】図19(b)は、デコーダのバッファの占
有率を示している。ここで、図18(b)と図19
(b)とを比較する。バッファの遅延時間分だけ、図1
8(b)をシフトすると図18(b)と図19(b)と
は上下方向に反転した関係になっている。すなわち、エ
ンコーダのオーバーフローはデコーダのアンダーフロー
になり、エンコーダのアンダーフローはデコーダのオー
バーフローになる。
【0108】図19(c)は、映出する符号の1フレー
ム当りの映出符号量を示している。図18(a)と図1
9(c)とは、エンコーダおよびデコーダのバッファ遅
延時間分だけ遅延する。
【0109】加入者がチャンネルを変えた場合には、デ
コーダのバッファに必要な符号量だけ符号を蓄積した後
に、映像を出力することが可能である。この蓄積量は、
図19(a)の点線で示した時間だけ受信符号量を蓄積
する値と等しい。この値は、従来例のNMP信号と対応
関係がある。すなわち、デコーダではNMP信号で決定
する時間だけバッファに符号を蓄積した後に、映像を出
力すれば良い。
【0110】図18(a)のF1 に示した様に、最初の
フレームに最大の符号量が発生した場合には、デコーダ
のバッファにおいて最大のバッファ遅延時間が生じる。
この場合には、図19(b)にバッファ遅延と記入した
時間だけ受信符号をバッファに蓄積した後、正常な映像
信号を出力することができる。この場合は、デコーダの
バッファを受信符号で満たした後に正常に映像信号を出
力することになる。
【0111】すなわち、F0 〜F8 まで受信符号を蓄積
し、バッファメモリを満たす初期化状態が終了した後に
正常な映像信号を出力することになる。図19(c)の
1で映出符号を出力した際には、デコーダのバッファ
はアンダーフローになっている。また、さらに図19
(c)のF1 〜F9 まで映出符号を出力しない状態が続
いた時、F9 でデコーダのバッファはオーバーフローに
なっている。これはエンコーダのバッファ状態を8フレ
ーム分遅延し、オーバーフロー、アンダーフローを反転
した状態と一致している。
【0112】なお、加入者がチャンネルを変更した場合
に、正常な映像信号を出力するためにはデコーダのバッ
ファをNMP信号に従って時間だけ符号を蓄積する必要
があるが、初期化時にも図19(c)に点線で示したた
ように不完全な画像を出すことは可能である。
【0113】図20にバッファの占有率と、マクロブロ
ック単位に設定した量子化レベルの増減の関係の例を示
す。バッファの占有率が所定の値にある間は量子化レベ
ルを変更せずに、所定の値を越えた時に量子化レベルの
増減を行なう。図20においては、バッファの占有率が
45〜55%である時は量子化レベルを変化させずに、
この値を越えた時に量子化レベルを変える。これによ
り、バッファのレートコントロールが可能となる。
【0114】量子化レベルはjの値が大きい時に粗く量
子化し発生符号量が少なくなるので、バッファの占有率
が小さい時に量子化レベルを下げる方向に、バッファの
占有率が大きい時に量子化レベルを上げる方向に動作さ
せる。
【0115】以上の動作を実現する構成を図21に示
す。マクロブロック量子化レベルを決定するために、量
子化レベル設定回路53およびスーパーブロック符号量
算出回路54を用いた。
【0116】まず、スーパーブロックの符号量の算出方
法に関して図21を用いて詳しく説明する。量子化回路
15の出力を可変長符号化回路16に入力する。この可
変長符号化回路16の内部では、ジグザグスキャン回路
16aで図11に示したスキャン方法で8×8のDCT
の係数を読み込み、0係数の連続数と非零係数の振幅を
組みにし、ハフマン符号回路16bに入力する。
【0117】また、この0係数の連続数と非零係数の振
幅をスーパーブロック符号量算出回路54に入力する。
このスーパーブロック符号量算出回路54は、図22に
示したテーブルを記憶するROM(リードオンリーメモ
リ)を用いて、発生した符号量を算出する。
【0118】図22は従来例でも用いられたものである
が、横軸に非零係数の振幅、縦軸に0係数の連続数を示
している。また、枠内の数字は符号のビット数を示して
いる。この符号のビット数を加算することにより、スー
パーブロック単位で発生符号量を算出する。
【0119】さらに、マクロブロックの量子化レベルを
決定するために、マクロブロック符号量算出回路55
で、11個のスーパーブロックの符号量を加算し、マク
ロブロックの符号量を算出する。
【0120】また、この値から伝送符号量ROM56に
記憶される伝送符号量を差し引きレートバッファ符号量
算出回路57でレートバッファの占有率を計算する。
【0121】このレートバッファ占有率と、図20のグ
ラフに基づきマクロブロック量子化レベル設定回路58
で、マクロブロック単位の量子化レベルを設定する。
【0122】10.2 スーパーブロック符号量制御 スーパーブロック当りの符号量制御は、マクロブロック
により決定された量子化レベルより粗くする方向にのみ
制御することができる。
【0123】これは、例えばフレーム内処理したスーパ
ーブロックが存在したとすると、フレーム内処理した符
号量は、フレーム間処理した符号量よりも大きいため、
このフレーム内処理したスーパーブロックで符号量が大
幅に大きくなる場合があるためである。
【0124】一方、人間の視覚特性は映像の内容が変っ
た時、例えばシーンチェンジが生じた場合や動いている
物体の背後にかくれていた部分が現れた場合(これをカ
バードバックと呼ぶ)は、目が精細度に迅速に反応でき
ず、一定の時間が必要となる。
【0125】そこで、映像の内容が変化したことにより
生じたフレーム内処理部分は、量子化レベルを粗くして
も画質の劣化が判別しにくい。すなわち、画像適応フレ
ーム内処理が生じた部分は符号量を削減することが可能
である。
【0126】この動作を実現する構成を図21を用いて
説明する。スーパーブロック量子化レベル設定回路60
には、フレーム内/間決定回路31内のエネルギー比較
回路36の出力である画像適応フレーム内/間判定信号
を入力端子61より入力する。また、DCT回路14の
出力信号を入力端子62から入力し、DCT係数エネル
ギー算出回路63に入力し、DCT係数のエネルギーを
算出し、このエネルギーにより量子化レベルの補正レベ
ルを決定する。この値をマクロブロック量子化レベルと
加算する加算回路64を通して、量子化回路15に入力
する。このエネルギーと補正レベルの関係は図23
(a)に示した関係がある。
【0127】さらに、フレーム間処理が施されているス
ーパーブロックにおいても、極端にエネルギーが大きい
場合は、高周波成分が多いことを意味しており、この場
合も画質の劣化が判別しにくいため、量子化レベルを粗
くしてもよい。この場合は、図23(b)に示したよう
に補正レベルを設定する。
【0128】13.ビットストリーム構造 以下に各ブロックのビットストリーム構造を示す。
【0129】図1において、可変長符号化回路16の出
力に、オーバーヘッドデータ発生回路67の出力のオー
バーヘッドデータを加え、出力端子68に出力する。
【0130】帯域圧縮装置の出力のビットストリーム
は、図26、図27に示したマクロブロックのビットス
トリームを用いて送出する。
【0131】14.ブロック層ビットストリーム構造 ブロックは輝度または、色差の隣りあった8×8画素の
画素をDCT変換した64個のDCT係数からなる。6
4個のDCT係数は、図11に示した順序でジグザグス
キャンを施し、零係数のラン長と非零係数の振幅を組に
した2次元ハフマン符号化を行ない、ビットストリーム
を形成する。DCTの1ブロックの符号の終了点には、
EOBのハフマン符号を付加する。
【0132】15.スーパーブロック層ビットストリー
ム構造 スーパーブロックは、水平方向4、垂直方向2の隣あっ
た8つの輝度ブロックと、画像上では同じ位置にあたる
U、Vそれぞれの色差ブロックの全部で10個のブロッ
クで構成される。送出の順序は、Y0 ,Y1 ,Y2 ,T
3 ,T4 ,Y5,Y6 ,Y7 ,U,Vである。また、輝
度信号のDC成分は、隣接したブロック間で差分を算出
した値を送る。
【0133】16.マクロブロックアドレス まず、マクロブロックの画面上の位置とアドレスの関係
を定義しておく。図25にアドレス設定方法の例を示
す。
【0134】図24に示すように、マクロブロックは1
1個のスーパーブロックからなり、1個のリフレッシュ
ブロックと10個の非リフレッシュブロックから構成さ
れる。また、一画面上のスーパーブロックのアドレスは
図5のように設定する。
【0135】16.1 マクロブロックアドレス マクロブロックのアドレスは図25に示すように、マク
ロブロックの先頭のスーパーブロックのアドレス値と同
一のアドレス値を割り当てるものとする。
【0136】16.4 アドレス値 このアドレス値は図5に示した様に、水平方向のスーパ
ーブロック位置をx、垂直方向のスーパーブロック位置
をYとした時に S.B.Address=60x+y で表される。
【0137】ここで、DigiCipherは、水平方向に4つの
プロセッサを用いているため、このプロセッサを示すI
DをPIDとし、垂直方向の位置を示すIDをVIDと
すると、アドレス値は M.B.A (Macro Block Address) =(60・11)・PID +60・x0 +VID R.B.A (Refresh Block Address) =(60・11)・PID +60・x0 +VID N.R.B.A(Non Refresh Block Address)=(60・11)・PID +60・x0 +VID で表わされる。
【0138】ここにx0 は、PID=0、VID=0の
時のマクロ・(非−)リフレッシュブロックの水平方向
の位置である。
【0139】なお、図25はx0 =0の場合を示した
が、当然x0 =0〜43までが用いられる。またこのx
0 は従来例ではframe count に相当する。
【0140】17.マクロ(非−)リフレッシュブロッ
クビットストリーム構造 17.1 マクロブロックビットストリーム構造 図26にマクロブロックビットストリーム構造を示す。
【0141】図26のビットストリームに関して、従来
から用いられていた項目に関して、まず説明する。この
内容は、以下の2つの文献に基づいており、出展文献番
号をそれぞれ示す。
【0142】(a)“DigiCipher Description” Aug.
22 1991 (b)“Channel compatible DigiCipher HDTV System
” April 3. 1992 ビットストリームの各項目に関して詳しく述べる。
【0143】図26では、マクロブロック内のビットス
トリーム構造は、オーバーヘッドデータと可変長符号か
らなる。
【0144】プロセッサID:DigiCipherでは4プロセ
ッサ用いているため、このプロセッサの番号を2ビット
で示す(文献b)。
【0145】マクロブロック量子化レベル(MQL):
量子化レベルQLは5ビットで表わされ、値が大きくな
るほど粗く量子化し、マクロブロック量子化レベルMQ
L=31は、全く符号が発生しない状態を示している。
【0146】2ビット補正量子化レベル:マクロブロッ
ク量子化レベルMQLより粗く量子化する方向に補正量
子化レベルを設定する(文献a)。また、この補正量子
化レベルは、スーパーブロック当り2ビットになってい
る(文献b)。また、11個のスーパーブロックに対し
て設定する(文献a)。10章10.2節で述べた補正
量子化レベルに対応する。
【0147】フィールド/フレーム判別:DCTの8×
8画素の画素構成が、フィールドの画素を用いるかフレ
ームの画素を用いるかの指定であり、各スーパーブロッ
ク単位に設定する(文献a)。
【0148】PCM/DPCM判別:スーパーブロック
がフレーム内処理(PCM)かフレーム間処理(DPC
M)かの区別(文献a)。
【0149】動きベクトル:各スーパーブロックの動き
ベクトルを示す(文献a)。
【0150】次に、新規なビットストリーム構成に関し
て説明する。
【0151】パスID(PSID):PSID=0のと
きには、マクロブロック量子化レベルが存在する経路を
通る。
【0152】PSID=3のときには、特殊モード(T
RK)が存在する経路を通る。
【0153】PSID=2のときには、ブロックID、
ブロックアドレスが存在する経路を通る。
【0154】PSID=1のときには、Fill Bits 符号
長、Fill Bits 符号が存在する経路を通る。
【0155】トリック量子化レベルTQL:1つのマク
ロブロック内に複数の帯域圧縮装置のスーパーブロック
が混在することもあり得る。この場合は、次の2点が必
要となる。
【0156】まず、第1に、1マクロブロック内に帯域
圧縮装置が異なる複数のスーパーブロックが存在するこ
とになった場合、それぞれのスーパーブロックに5ビッ
トの量子化レベルが必要となる。
【0157】また、第2に、マクロブロック内のデータ
を無視するスーパーブロックの位置を指定しなくてはな
らない。
【0158】この位置を指定するためには、スーパーブ
ロック単位のスキップが必要となる。そこで、帯域圧縮
信号切り替え時には、トリック量子化レベルTQLの経
路を通るように設定する。
【0159】トリック量子化レベルTQLは、スーパー
ブロック単位に5ビットの絶対量子化レベルを有してい
る。そこで、11スーパーブロックで55ビットの量子
化レベルが入っている。
【0160】また、TQL=31に設定することによ
り、スーパーブロック単位の可変長符号のスキップが可
能となる。
【0161】これにより、マクロブロック内の任意の位
置で複数の帯域圧縮装置のスーパーブロックの可変長符
号を配置することが可能となる。
【0162】図26に示したように、このトリック量子
化レベルTQLと各スーパーブロックの可変長符号とは
対応関係があり TQL0 はスーパーブロック0 TQL1 はスーパーブロック1 : TQL10はスーパーブロック10 のそれぞれのトリック量子化レベルTQLを示す。
【0163】信号切り替え時にはスーパーブロック0〜
10のうち、複数の帯域圧縮装置のスーパーブロックの
可変長符号をマクロブロック内の対応するスーパーブロ
ック位置に配置し、それ以外のスーパーブロック部分
は、トリックブロック量子化レベルTQL=31を設定
し、スーパーブロック単位のスキップを行なう。
【0164】スキップを表わす別のビットストリーム構
造の例として、該当するスーパーブロックの可変長符号
の位置にEOB(エント オブ ブロック)を挿入する
方法もある。
【0165】特殊モード(TRK):放送波のビットス
トリームを送るときや、通常再生時のビットストリーム
を送るときは、TRK=0に設定し、2ビット補正量子
化レベル(PQL=0)の経路を通る。
【0166】信号切り替えモードにおいては、TRK=
1に設定し、前述したトリック量子化レベルを示す経路
を通る。
【0167】ブロックID:マクロブロックリフレッシ
ュブロックの区別を示すID。
【0168】ブロックアドレス:マクロの画面上絶対位
置であるアドレスを示す。このブロックアドレスは、V
TRの再生時や高速再生時にエラーが発生した場合にお
いても、デコーダへ映出位置情報を送り、映像の再復帰
が瞬時に行なえるようにする。
【0169】また、PSID=1、PID=2ときに
は、Fill Bits 符号長およびFill Bits 符号のパスを通
る。ここで、Fill Bits の説明をする。伝送する符号量
は一定であるため、伝送符号量に比べ帯域圧縮した符号
量が少ない場合には、伝送符号量まで所定の符号を強制
的に挿入する。この符号をFill Bits 符号と呼び、この
符号長をFill Bits 符号長と呼ぶ。
【0170】Fill Bits 符号:可変長符号の発生符号量
が少いときに、強制的に所定の符号を挿入する。この強
制的に挿入する符号をFill Bits と呼ぶ。特に、帯域圧
縮信号を切り替えた時は、発生符号量が減る場合が発生
することがある。伝送符号量は一定であるため、強制的
に挿入するFill Bits が必要となる。
【0171】Fill Bits 符号量:前述したFill Bits の
符号長をFill Bits の前にいれることにより、Fill Bit
s の符号の終了点を明確にできる。これにより、マクロ
ブロックとの境界を明確にできる。
【0172】マクロブロック符号長:図26のマクロブ
ロック内のマクロブロックオーバーヘッドデータおよび
マクロブロック可変長符号のそれぞれの符号長の和であ
る。以上のビットストリームを放送波のビットストリー
ムとして用いることにより、放送波を受信するデコーダ
で、帯域圧縮信号の切り替えを行なった信号を受信する
ことが可能となる。
【0173】垂直ID(VIDM ):ビットストリーム
中には存在しないが、VIDM は次のように定義する。
1画面内の垂直方向の位置を示すID、垂直方向には6
0個のマクロブロックが存在するため、VIDM =0〜
59となる。
【0174】25.デコーダ基本構成 デコーダの基本構成を図28を用いて詳しく説明する。
【0175】図29にはオーバーヘッドデータを用いる
回路を示す。横軸に回路名、縦軸にデータ名を示し、○
印をつけた所が用いる回路である。
【0176】信号を切り替えない、通常時のビットスト
リームと放送波のビットストリームとは、同一のマクロ
ブロック構成を有している。
【0177】放送波のビットストリームの場合は、オー
バーヘッドデータ検出回路111を用いオーバーヘッド
データを検出し、デコードを行なう。通常時の動作は、
放送波をデコードする動作と同じであるため、まず、こ
の動作を説明する。
【0178】まず、入力端子127の図26に示したマ
クロブロックのビットストリームの可変長符号を可変長
符号復号回路114に入力する。この可変長符号を抽出
する際には、エンドオブブロック(EOB)の検出を行
なうことにより、ビットストリームから各ブロックの可
変長符号を抽出する。可変長符号復号回路114では、
可変長符号の先頭位置からハフマンテーブルと符号を比
較することにより、順次ハフマン符号を検出していく。
この検出したハフマン符号を用いて、量子化後のDCT
係数の零係数の続く数(ラン・レングス)と非零係数
(振幅)を得る。この係数はジグザグスキャンを行なっ
た順序で配列されているため、逆DCT回路115の必
要に応じて、係数の順序を並びかえる。
【0179】可変長符号を復号した信号は、逆量子化回
路116に入力する。逆量子化回路116では、マクロ
ブロック量子化レベルに、スーパーブロック補正量子化
レベルで補正を行い、スーパーブロック単位で量子化レ
ベルを求める。
【0180】次に、1ブロック当り64個の各係数にま
ず、重み付けテーブルに従った重み付け値をかける。
【0181】次にスーパーブロック単位の量子化レベル
に従った量子化スケール値を64個の各係数にかけるこ
とにより、逆量子化を行ない、DCT係数を得る。(な
お、ここでは、8章で説明した第2の量子化手法の場合
を説明した。)この64個のDCT係数を逆DCT回路
115を通し、周波数領域であった係数を時間軸領域に
変換し、水平方向8画素、垂直方向8画素の64画素の
信号を得る。
【0182】この逆DCT回路115の出力を加算回路
117に入力する。
【0183】また、加算回路117にはスイッチ118
の信号を入力し、逆DCT回路115の出力信号と加算
する。スイッチ118は、フレーム内/間切り換え回路
119で制御する。加算回路117の出力信号は非ブロ
ック化回路120に入力するとともにフレーム遅延回路
121に入力してある。
【0184】フレーム遅延回路121はフレームメモリ
で構成しており、このフレームメモリの出力信号は動き
補償回路122および非ブロック化回路120に入力し
てある。
【0185】動き補償回路122の出力信号は、スイッ
チ118に入力する。
【0186】非ブロック化回路120は、加算回路11
7とフレーム遅延回路121の信号を用いて、帯域圧縮
信号処理とTVの走査線の映出順序を合わす処理をし、
輝度信号と色差信号U、Vを出力端子123〜125か
ら出力する。
【0187】デコーダの動作にはフレーム内処理とフレ
ーム間処理がある。スイッチ118において、スイッチ
118がオフの時がフレーム内処理で、スイッチ118
がオンの時がフレーム間処理である。このスイッチ11
8のオン,オフの制御をフレーム内/間切り換え回路1
19が行なう。
【0188】オーバーヘッドデータ内のPCM/DPC
M判別信号を接続端子126を通し、フレーム内/間切
り換え回路119に入力する。ここでPCMとはフレー
ム内、DPCMとはフレーム間処理を示している。PC
Mでスイッチ118をオフ、DPCMでスイッチ118
をオンにする。なお、3章で述べたように、フレーム内
/フレーム間処理は画像適応フレーム内処理と、リフレ
ッシュ(強制フレーム内処理)がある。
【0189】まず、フレーム内処理の動作説明を行な
う。フレーム内処理時は、逆DCT回路115の出力信
号をフレーム遅延回路121および非ブロック化回路1
20に入力し、輝度信号Yと色差信号U、Vを出力す
る。
【0190】次に、フレーム間処理の動作を説明する。
この場合は、フレーム遅延回路121に記憶している1
フレーム前の予測信号を読み出し、動き補償回路122
に入力する。
【0191】また、接続端子126よりオーバーヘッド
データの動きベクトルを動き補償回路122に入力し、
予測信号の画面上の位置をずらす。逆DCT回路115
の出力信号の画面上の位置と一致する位置に相当する予
測信号を、動き補償回路122から出力し、スイッチ1
18を通し、加算回路117に入力する。加算回路11
7では、逆DCT回路115の出力と予測信号を加算
し、フレーム遅延回路121および非ブロック化回路1
20に入力する。そして、輝度信号Yと色差信号U、V
を分離し、出力端子123〜125から出力する。
【0192】以上述べた放送波および通常時における可
変長符号復号回路114、逆量子化回路116、逆DC
T回路115、フレーム遅延回路121への書き込み処
理は、常にマクロブロックを基本として処理していく。
【0193】すなわち、1プロセッサ当りのこれらの回
路の処理は、マクロブロック内の11スーパーブロック
を順次処理することを基本とし、マクロブロックを画面
上、上から下へ順次処理していく。
【0194】28.フレーム遅延回路 フレーム遅延回路121は、図30に示すように、メモ
リ書き込みアドレス発生回路121aを持つ。
【0195】ここでは、DigiCipherの場合を例にフレー
ム遅延回路の動作説明をする。ただし、他の方式(MP
EGなど)においても基本事項は同様である。
【0196】DigiCipherの場合には、4プロセッサで処
理をしており、水平方向に4マクロブロック存在してい
るため、1プロセッサ当り、水平方向に1マクロブロッ
クを処理していく。
【0197】そこで、1プロセッサ当りでは、マクロブ
ロック内の11スーパーブロックを単位に、上から下に
マクロブロックを処理していく。
【0198】この4プロセッサでの処理を行なう回路
は、可変長符号復号回路114、逆量子化回路116、
逆DCT回路115、加算回路117、動き補償回路1
22、フレーム内/間切り換え回路119およびスイッ
チ118、さらに、フレーム遅延回路121内の書き込
みアドレス発生回路121aである。
【0199】この4つのプロセッサへの符号の振り分け
は、マクロブロックオーバーヘッドデータ内に含まれる
プロセッサID(PID)を用いて行なう。
【0200】この4プロセッサの動作は同じ動作である
ため、1プロセッサの動作を説明する。なお、他の方式
でプロセッサ数が少い場合も1つ当りのプロセッサの動
作は同様である。
【0201】通常時のビットストリームは、図26、図
27に示したマクロブロックのビットストリームになっ
ているため、マクロピクチャ層、すなわち、マクロスラ
イス層の先頭にあるマクロブロックアドレスを用いて、
映出先頭位置を定め、その後プロセッサIDを用いて、
順次通常再生時のアドレスを発生させる。
【0202】図31は通常再生時の書き込みアドレス発
生回路121aの動作を示す図である。まず、マクロス
ライス層の先頭にあるマクロブロックアドレスをオーバ
ーヘッドデータ検出回路111で検出し、接続端子12
6より書き込みアドレス発生回路121aに入力する。
【0203】図31にプロセッサ1の場合の例を示す。
まず、ビットストリーム中のM.B.A=0を読み出
す。このM.B.A=0はプロセッサ0のマクロブロッ
クの先頭のスーパーブロックの映出位置を示している。
【0204】プロセッサPIDのマクロブロックの先頭
のスーパーブロックの映出位置は、下式で表わされるた
め、プロセッサPID=1の場合、マクロブロックの先
頭スーパーブロックアドレスは、下式に示す様に660
となる。
【0205】 S.B.A=M.B.A+660×PID = 0 +660×1 =660 通常再生時は、図31に矢印で示した様に、まず、横方
向に1マクロブロック分、すなわち、S.B.A=66
0,720,…,1260まで、11スーパーブロック
を処理し、縦方向に1マクロブロックずつ処理される。
すなわち、S.B.A=1260の後は、S.B.A=
661,721,…,1261を処理する。
【0206】次に読み出しアドレス発生回路121g
は、輝度信号Y、および色信号U、VをTVの走査線順
序に従がい読み出す。
【0207】このフレーム遅延回路121、メモリ書き
込み読み出しアドレス発生回路121a、121gは非
ブロック化回路120の動作も兼ねている。
【0208】29章 スキップ 符号化スーパーブロックが、まったく予測スーパーブロ
ックと同じときには、この符号化スーパーブロック層の
データをなにも送らず、これをスキップすると言う。こ
の際のビットストリーム構造は17章17.1節、図2
6のマクロブロックビットストリーム構造で説明したよ
うに、トリック量子化レベルTQLn =31(nはスー
パーブロック番号)に設定し、該当する可変長符号を読
みとばして次のスーパーブロックに行く。すなわち、該
当するスーパーブロックに有効データを発生させない。
ここでTQL=31をスキップコードと呼ぶことにす
る。なお、スキップを表現する別のビットストリーム構
成法として該当するスーパーブロックの可変長符号の位
置にEOB(エンド オブ ブロック)を挿入しても良
い。
【0209】29.1 スキップ時の回路動作 スキップ時の回路動作を図28、図30を用いて説明す
る。ビットストリーム構造(図26)内のスキップコー
ドをオーバヘッドデータ検出回路111で検出し、スキ
ップ信号を接続端子126よりスキップ制御回路135
に入力する。スキップ制御回路135では、フレーム遅
延回路(メモリ)121、非ブロック化回路120、ス
イッチ136、スイッチ141に必要なスキップ制御信
号を発生させる。
【0210】図28のスイッチ136およびスイッチ1
41はスキップ時の動作概念を示すものである。スキッ
プ時には、ビットストリーム中には有効なデータは何も
存在しないため、加算回路117の出力信号は用いな
い。すなわちスイッチ136はオープン状態であり、フ
レーム遅延回路(メモリ)121への書き込みは行なわ
ない。また、スキップ時には予測スーパーブロックの画
像データと同一となるため、フレーム遅延回路(メモ
リ)121内に記憶してある画像データを読み出すこと
により、映像信号を出力端子123〜125に出力す
る。すなわちスイッチ141はオン状態である。
【0211】非スキップ時は、25章デコーダ基本構
成、28章フレーム遅延回路で説明した動作と同様にフ
レーム遅延回路121への書き込み動作を行なう。
【0212】29.2 スキップ時の動作例 スキップ時のフレーム遅延回路(メモリ)121の動作
の具体例を図30、図32を用いて説明する。ビットス
トリーム(図26)において、スーパーブロック0にリ
フレッシュブロックの可変長符号が存在し、スーパーブ
ロック1〜スーパーブロック10には可変長符号は存在
しない場合の例で説明する。トリック量子化レベルTQ
0 は、リフレッシュブロックの可変長符号を表わして
おり、トリック量子化レベルTQL1 〜TQL10はスキ
ップを表わす31になっている。図32を用いて、スキ
ップ時の書き込みアドレス発生回路121aの動作を示
す。デコーダのフレーム遅延回路121内の書き込みア
ドレス発生回路121aは、まず、図26のマクロブロ
ックビットストリーム内でトリック量子化レベルTQL
1 〜TQL10が全てスキップ状態であることを確認す
る。これにより、図32に示したように、マクロブロッ
ク内のスーパーブロック1〜スーパーブロック10は、
スキップであることを認識する。スキップとは、フレー
ムメモリ121d、121e、121fへの書き込みを
行なわないことであるため、スキップ部分はアドレスは
発生させない。すなわち、結果的には、リフレッシュブ
ロックが存在する部分のみアドレスを発生させることに
なるため、縦方向にアドレスを発生させる。図32にDi
giCipherの場合を示す。
【0213】DigiCipherの場合には、図3(a)に示し
たように1プロセッサ当りは必らず、縦方向にリフレッ
シュブロックを配置しているため、書き込みアドレス発
生回路121aは、結果的に縦方向にスーパーブロック
アドレスを発生させていく。すなわち、S.B.A:6
00,301,……,658,659の順で、スーパー
ブロックアドレスを発生させる。
【0214】次に読み出しアドレス発生回路121g
は、輝度信号Y、および色信号U、VをTVの走査線順
序に従がい読み出す。なお、このフレーム遅延回路12
1、メモリ書き込み読み出しアドレス発生回路121
a、121gは非ブロック化回路120の動作も兼ねて
いる。以上のフレームメモリ書き込み読み出しを行なう
際には、読み出しアドレスの設定は走査線順に水平方向
に読み出し、書き込み時は縦方向に書き込んでいく。
【0215】30章 フレーム間帯域圧縮信号切り替え
回路 前述したフレーム間帯域圧縮信号を放送やCATV(ケ
ーブルテレビジョン)の伝送路に伝送したり、VTRに
記録する際に、複数のフレーム間帯域圧縮信号を切り替
える用途が考えられる。この際には、複数のフレーム間
帯域圧縮信号を切り替え1つのフレーム間帯域圧縮信号
を出力する切り替え回路が必要となる。このフレーム間
帯域圧縮信号切り替え回路は、用途に応じて3種類に分
けることができる。
【0216】図33は、この3種類の切り替え回路を示
した図であり、以下にこの3種類の概要を説明する。
【0217】ケースI 図33(a)は、切り替え回路の2種類の入力および出
力が同一レートの場合を示している。
【0218】ケースII 図33(b)は、切り替え回路の2種類の入力は同一レ
ートで切り替え回路の出力は、入力とは異なったレート
になっている。
【0219】ケースIII 図33(c)は、切り替え回路の2種類の入力の入力レ
ートは異なっている場合を示している。
【0220】次に図33の帯域圧縮エンコーダを詳細に
説明する。なお図33(a)〜(c)において、同一回
路同一端子には同一番号を付してある。図33におい
て、入力端子201,204にはそれぞれ異なる内容の
映像信号が入力されている。入力端子201から入力し
た映像信号をフレーム間帯域圧縮エンコーダA202を
通し、圧縮信号Aを接続端子203に得る。また、入力
端子204から入力した映像信号をフレーム間帯域圧縮
エンコーダB205を通し、圧縮信号Bを接続端子20
6から得る。
【0221】ここで、入力端子201,204の映像信
号は図1の映像入力端子27〜29の信号に相当し、フ
レーム間帯域圧縮エンコーダ202、205は図1の回
路に相当し、接続端子203、206の圧縮信号A,B
は図1の出力端子8の圧縮信号に対応する。この出力端
子8の信号は従来例の図42に示した構造を有してお
り、さらにこの内部のビデオ信号は図26、図27に示
した構造を有している。また、接続端子203、206
の伝送レートは同一であり例えば、15Mbpsとなっ
ている。
【0222】また図33(c)において、フレーム間帯
域圧縮エンコーダB′207は図1の回路に相当する
が、接続端子208の圧縮信号B′の伝送レートは接続
端子203の伝送レートよりも高くなっている。ただ
し、信号の形式は図10、図26、図27に対応してい
る。
【0223】前述したフレーム間帯域圧縮エンコーダの
出力信号または、この出力信号と同一形式の信号を帯域
圧縮信号切り替え回路に入力する。ここで、同一形式の
信号の例を以下に示す。
【0224】1.帯域圧縮エンコーダの信号に、エラー
訂正エンコード処理し、QAMなどの変調後放送または
ケーブルを通し伝送した後復調エラー訂正デコードを施
した信号。
【0225】2.帯域圧縮信号にエラー訂正エンコード
を施し、記録メディア用のデジタル変調(8−12、8
−13、8−14変調など)を施し、記録媒体(ディス
ク、テープ)などに記録し、再生時にデジタル復調、エ
ラー訂正デコード処理を施した信号。
【0226】また、図33においてフレーム間帯域圧縮
エンコーダA202が放送波に対応したものであり、フ
レーム間帯域圧縮エンコーダB205が記録再生装置に
対応したものであっても良い。
【0227】次に、帯域圧縮信号切り替え回路の入出力
信号に関して説明する。なお図33の帯域圧縮信号切り
替え回路212、214、218は機能を示しており、
図中点線の部分には、何らかの回路が挿入されることを
示している。
【0228】ケースI:同一入出力レートの場合 図33(a)は同一レートの帯域圧縮信号切り替え回路
212の入出力を示している。端子210、211、2
13は同一レート、例えば15Mbpsのデータが入出
力できるようになっている。
【0229】ケースII:同一入力レート、高または低出
力レートの場合 図33(b)に同一入出力レートで異なる出力レートの
入出力を示しており、端子210、211は同一レート
で例えば15Mbps、端子215は異なる出力レート
となり例えば100Mbpsとなっている。
【0230】ケースIII :異なる入力レート、異なる出
力レートの場合 図33(c)に示す端子210は15Mbps、端子2
17は30Mbps、端子219は30Mbpsとなっ
ている。
【0231】さらに、図33の帯域圧縮デコーダを詳細
に説明する。
【0232】図33(a)のフレーム間帯域圧縮デコー
タ221は、25章および図28で説明したデコーダと
同様のデコーダになっている。
【0233】ここで、端子220はフレーム間帯域圧縮
エンコーダ202、205と同一レートの信号例えば1
5Mbpsの信号が入力される。
【0234】図33(b)のフレーム間帯域圧縮デコー
ダの一部回路225の端子223に帯域圧縮信号切り替
え回路214の出力レートに合せた信号を入力する。さ
らに、端子224を用いて必要な制御信号を入力する。
【0235】図33(c)のフレーム間帯域圧縮デコー
ダの一部回路228は25章および図28で説明したデ
コーダと同様のデコーダと同様のデコーダになっている
が伝送レートのみ帯域圧縮信号切り替え回路218の入
力とは異なり、例えば20Mbpsとなっている。
【0236】31章 切り替え回路基本構成 図34は、フレーム間帯域圧縮信号切り替え回路の最も
基本的な構成を示す図である。同図において、端子21
0および211または217は、図33で説明した帯域
圧縮信号の入力端子である。また、端子209は使用者
が帯域圧縮信号切り替え回路212、214または21
8に切り替え要求を入力する端子である。また端子21
3または215または219は図33で示したフレーム
間帯域圧縮信号切り替え回路の出力端子である。
【0237】フレーム間帯域圧縮信号切り替え回路の基
本的構成要素は、Aオーバヘッドデータ検出回路23
1、Aメモリ233、A書き込み読み出し制御回路23
4、Bオーバヘッドデータ検出回路241、Bメモリ2
43、B書き込み読み出し制御回路244およびスイッ
チ切替制御回路250、スイッチ252からなる。
【0238】フレーム間帯域圧縮信号切り替え回路の基
本事項として次の2項目がある。
【0239】1.入力AからBに切り替える際にB信号
のリフレッシュ信号(フレーム内画像)から切り替え
る。
【0240】2.伝送データに周期的な同期信号が挿入
されている場合は、同期信号の位相合せを行なう。
【0241】以下の節で詳ししく説明する。
【0242】31.1 リフレッシュフレーム切り替え 図35は、フレーム間帯域圧縮信号切り替え回路212
(214,218)の最も基本的な動作を示す図であ
る。図35は図10と同様の図面であり、横軸にフレー
ム番号、縦軸には図5に示した一画面内のスーパーブロ
ックの位置を示している。図35(a)は、端子210
の帯域圧縮入力信号Aを、図35(b)は端子211
(217)の帯域圧縮入力信号Bを、図32(c)は端
子213(215,219)の出力信号Cを示す。
【0243】ここで、黒ぬりの部分は強制的にフレーム
内処理を施したリフレッシュを示しており、図32
(a),(b)の例では、周期的に1画面全ての領域に
リフレッシュを施している(このリフレッシュは、5章
5.2節で説明したMPEGのリフレッシュに基づいて
いる)。
【0244】一般的に帯域圧縮信号AとBは非同期であ
るため、リフレッシュするフレームは異っている。フレ
ーム番号をFn で表わすと、図35(a)の例では
1 、F12、F23、F34のフレームで11フレーム間隔
でリフレッシュを入れており図35(b)の例では
9 、F20、F31のフレームで11フレーム間隔でリフ
レッシュを入れている。一般的にはこのようにリフレッ
シュを施すフレームは異なる。
【0245】ここで図35のF17で使用者が帯域圧縮信
号AからBへの切り替え要求信号を端子209から入力
したとする。このタイミングを図35の209の矢印で
示す。この際の切り替え回路出力Cを図35(c)に示
す。出力信号CのAからBへの切り替わり点は、255
で示したF20に設定する。これは使用者の切り替え要求
後B信号の最初のフレーム内処理を施してある256の
時点に合わせてある。
【0246】フレーム間帯域圧縮信号AからBへの切り
替え時のポイントは、使用者の切り替え信号の後で、B
信号の最初のリフレッシュ信号を開始点として切り替え
ることである。
【0247】すなわち、図35(c)で説明すると、使
用者の切替指定点209でそのまま切り替えるのではな
く、図35(b)の帯域圧縮信号Bのリフレッシュフレ
ームであるF20で入力Aから入力Bに切り替える。
【0248】31.2 入力信号同期合せ フレーム間帯域圧縮を行なう場合は、フレーム当りの発
生符号量が異なる。そこで、フレームの符号の切り替わ
り目は異なるため、2つの帯域圧縮信号AとBの同期を
とることはできない。そこで、このフレームの切り替わ
り目とは独立に挿入されている同期信号の同期を合わせ
る。
【0249】従来例の図42で説明したようにDigiCiph
erのシステムの場合には、伝送信号の第1ライン目に同
期(SYNC)信号が挿入されている。この同期信号は
入力映像信号のフレームレートに同期して周期的に挿入
してある。なお、フレーム間帯域圧縮信号のフレームの
切り替わり目はNMPで示されている。
【0250】この同期(SYNC)信号を、帯域圧縮信
号AとBで位相を一致させておく必要がある。なおNM
Pで示されるフレームの切り替わり点はA信号とB信号
では同期していない。
【0251】31.3 切り替え回路基本構成の動作 31.1節、31.2節の必要事項を実現するために図
34の回路は以下の動作を行なう。オーバヘッドデータ
検出回路231、241では、図42の伝送信号の同期
信号を検出し、書き込み読み出し制御回路234、24
4に端子232、242を通して入力する。書き込み読
み出し制御回路234、244では、帯域圧縮信号Aと
Bの同期信号が同期するようにメモリ233、243で
のそれぞれの遅延時間を設定し出力するための制御を行
なう。
【0252】端子210から入力する帯域圧縮信号Aを
Aメモリ233に記憶する、また、オーバヘッドデータ
検出回路231では、リフレッシュを施したフレームを
検出する。図35(a)で説明するとF1 、F12、F23
を検出する(MPEG.Iではリフレッシュフレームで
あるIピクチャを示すコードがオーバヘッドデータに挿
入されているため、このIピクチャのコードを検出すれ
ばリフレッシュフレームが検出できる)。
【0253】同様に端子211からの帯域圧縮信号Bを
Bメモリ243に記憶する。またBオーバヘッドデータ
検出回路241ではリフレッシュを施したフレームを検
出する。図35(b)の例ではF9 、F20、F31を検出
する。
【0254】スイッチ切替制御回路250は、端子20
9より使用者が設定する使用者切り替え信号A/Bを入
力する。さらに端子232からA信号のリフレッシュフ
レーム、端子211からB信号のリフレッシュフレーム
を入力する。
【0255】これにより、図35で説明したように信号
Aから信号Bに切り替える際にはスイッチ切替制御回路
250は、信号Bのリフレッシュフレームから開始する
ようにスイッチ252を切り替える。また、スイッチ切
替制御回路250から切り替え設定フレームをAおよび
Bの書き込み読み出し制御回路234、244に入力
し、Aメモリ233の読み出し終了点と、Bメモリ24
3の読み出し開始点を決定し、メモリの読み出し制御処
理を行なう。
【0256】端子222(226,229)の映像出力
信号のフレームレートは所定の値である必要があるた
め、図35に示したようにB信号の開始フレームの1フ
レーム前がA信号の最終フレームとなる。具体的にはB
信号をF20から開始する場合A信号の最終フレームはF
19となりF19のフレーム画像を出力してA信号は終了す
る。
【0257】なお、オーバヘッドデータ検出回路23
1,241でIピクチャやリフレッシュ領域を示すコー
ド(前述した従来例のDigiCipherではframe count と言
っている)などを検出するためにスタートコードの検出
が必要な場合は、このスタートコードをオーバヘッドデ
ータ検出回路231、241で検出することは言うまで
もない。
【0258】31.5 他の実施例 類似した例として他の実施例を説明する。
【0259】この例の主旨は、使用者が信号Aから信号
Bに切り替えた際に信号Bのリフレッシュしたフレーム
までさかのぼって信号を切り替えることにある。
【0260】A信号からB信号に切り替える際にはA信
号の終了点よりも、B信号の開始点の方が重要である場
合が多い。
【0261】そこで図35の258の時点すなわちF27
で使用者からの切り替え要求が生じた場合に、B信号の
リフレッシュを施したF20まで逆のぼりA信号からB信
号に切り替える。
【0262】この実施例を実現する回路は、図34のA
メモリ233とBメモリ243のメモリ容量がリフレッ
シュ周期に発生する最大符号量以上のメモリ容量を有す
れば良い。すなわち、この例では、メモリ233、24
3のメモリ容量はリフレッシュ期間の11フレーム分の
伝送符号量を越える値になっている。
【0263】32.帯域圧縮信号切り替え時レートバッ
ファ占有度対策 帯域圧縮信号入力Aのバッファ占有度と、帯域圧縮信号
入力Bのバッファ占有度との違いが生じた際には、この
対策が必要となる。対策方法は、図33(a)に示した
入出力の伝送レートが同一の場合と図33(b)に示し
た入出力の伝送レートが異なる場合とにより異なる。切
り替え回路の入出力の伝送レートが同一の場合に関して
33章、34章で説明する。
【0264】33.レートバッファ対策切り替え回路
(図36) 前述した様に、切り替え回路の入出力の伝送レートが同
一の場合に切り替え回路の入力と出力につながる帯域圧
縮エンコーダとデコーダは図33(a)の202、20
5、221のようになっている。また、帯域圧縮信号切
り替え回路212の内部ブロックは図36に示す構成に
なっている。
【0265】図36において、図33、図34と同一番
号を付けてある端子およびブロックは同一の動作をす
る。
【0266】フレーム間帯域圧縮信号処理装置は、フレ
ームごとの発生符号量が異なり、レートバッファの占有
度が常に変化している。そこで、2つのフレーム間帯域
圧縮装置のレートバッファ占有度の違いを補正すること
である。オーバヘッドデータ検出回路260、263
は、同期信号、リフレッシュを施したフレーム以外にバ
ッファ占有度値を検出する。ここで、同期信号およびリ
フレッシュを施したフレームとは、31章31.1節〜
31.3節で説明したものと同一であり、このコードの
検出方法は図34のオーバヘッドデータ検出回路23
1、241と同一である。
【0267】端子305、306には、31章で説明し
た同期信号、リフレッシュを施したフレームとそれ以外
にバッファ占有度値を出力する。スイッチ切替制御回路
264は、31章図34で説明したスイッチ切替制御回
路250と同様に、同期信号の位相合せを行なうととも
に入力AからBに切り替える際には、B信号のリフレッ
シュ信号から切り替える。
【0268】さらに、スイッチ切替制御回路264はフ
レーム間帯域圧縮信号AとBのバッファ占有度値に基づ
き、書き込み読み出し制御回路262、265と切り替
え時オーバヘッドデータ発生回路307、スイッチ26
6の制御を行なう。バッファ占有度値とスイッチ切替制
御方法の詳細に関しては34章で述べる。切り替え時オ
ーバヘッドデータ発生回路307はフレーム間帯域圧縮
信号AからBへの切り替えの過渡状態に過渡状態オーバ
ヘッドデータを発生させる。この過渡状態オーバヘッド
データとしては以下の2種類がある。
【0269】1.ビットストリームを定レートに設定す
るためのダミーデータ これは、映像信号の発生符号量が少ない時に、伝送デー
タレートを合わすために挿入するダミーデータである。
DigiCipherでは、これをFill Bits と呼んでいる。また
MPEG.Iでは、マクロブロックスタッフィング(mc
roblock stuffing)と呼んでおり、パターンが“000
0 0001 111”なる11ビットのコードであ
り、バッファアンダフローを防止する目的で用いられ
る。復号化器ではこの符号は無視する。
【0270】2.スキップコード DigiCipherのスキップコードに関しては、29章スキッ
プ、13章ビットストリームで説明した。MPEG.I
のビットストリームでこのスキップを表すためには2種
類の手法を用いることができる。(1)スライススター
トコードでスライス垂直位置を指定する手法、(2)マ
クロブロックアドレスインクリメントで最後に符号化を
行った(スキップしなかった)マクロブロックのアドレ
スから現在のマクロブロックアドレスの差を示すことが
できる。
【0271】切り替え時オーバヘッドデータ発生回路3
07には、オーバヘッドデータ検出回路260、263
より同期信号、リフレッシュ信号、バッファ占有度値を
入力する。また、スイッチ切替制御回路264より、切
替制御判定信号を端子268より入力する。さらに切替
タイミング信号を端子267より入力することにより、
切り替え時オーバヘッドデータを発生させる。この切り
替え時オーバヘッドデータとしては、ダミーデータとス
キップコードがあり、この発生手法に関しては後述す
る。
【0272】次に、スイッチ266はAメモリ233と
Bメモリ243と切り替え時オーバヘッドデータ発生回
路307の出力を切り替え、端子213より出力する。
【0273】34章 レートバッファ対策切り替え回路
の動作 図35、図37〜図39を用いてレートバッファ対策切
り替え回路(図36)の動作説明を行なう。図37、図
38は、2つの帯域圧縮信号A/Bを切り替える際の符
号の送出状態を示した図である。同図において、横軸は
フレーム番号を示している。なお、図37(a)、図3
8(a)の横軸の上段はエンコーダ側のフレーム番号、
下段はデコーダ側のフレーム番号を示している。また、
縦軸は符号量を示している(なお、この図は図18
(c)の伝送符号と図19(a)の受信符号を組み合わ
せた図になっている)。
【0274】同図の、実線270は帯域圧縮信号切り替
え回路212の端子213の送出符号量を示しており、
実線270の傾斜が伝送レートを示している。また実線
270の上側はエンコーダの状態、実線270の下側は
デコーダの状態を示している。ここで、実線272、2
74は帯域圧縮装置Aのエンコーダおよびデコーダの累
積符号量をそれぞれ示しており、実線273、275は
帯域圧縮装置Bのエンコーダ、デコーダの累積符号量を
それぞれ示している。
【0275】図37(b)、図38(b)は、フレーム
間帯域圧縮デコーダ221内部のレートバッファ112
(図28参照)の占有度を示した図であり、図19
(b)と同様の図である。また図37(c)、図38
(c)はデコーダにおける映像出力時の映出符号量を示
した図であり、同図において黒ぬりの部分はリフレッシ
ュフレームに対応している。また図37(c)は図35
(c)に、図38(c)は図39(c)にそれぞれ対応
しており、図35(a),(b)、図39(a),
(b)はA、B2つの入力信号の処理内容を示してお
り、図35(c)、図39(c)はデコーダでの映像出
力内容を示している。
【0276】ここでデコーダ内部のレートバッファの占
有度とは、図37(b),図38(b)において実線2
76、277に相当するものである。
【0277】これは、図37(a)、図38(a)にお
いて、実線274と実線270の差および実線275と
実線270の差に対応している。また、10章符号量制
御10.1節マクロブロック符号量制御で説明したよう
にデコーダとエンコーダのレートバッファの占有度は反
転した関係にある。そこで、破線278と実線270の
差がエンコーダのレートバッファの容量値であるとすれ
ば、デコーダ内部のレートバッファの占有度は実線27
2と破線278の差および実線273と破線278の差
に等しい。
【0278】図36のレートバッファ対策切り替え回路
は図40に示したように次のステップで動作する。な
お、31章で述べたように周期的同期信号が挿入されて
いる場合は、この同期信号を合わすステップが入ること
は言うまでもない。
【0279】ステップ1 図34,図36で説明したようにA信号からB信号に切
り替える場合は、信号Bのリフレッシュ信号(MPE
G.IではIピクチャ)から開始するように切り替え
る。すなわち、図35(b)、図39(b)のような場
合は、B信号のフレーム番号FB20にリフレッシュフレ
ームが存在しているため、このFB20のリフレッシュフ
レームから切り替える。ここでB信号のフレーム番号を
FBn 、A信号のフレーム番号をFAn (nは実数)で
表わすことにする。この結果図35(c)および図37
(c)、図38(c)および図39(c)に示した例で
はリフレッシュフレームであるFB20からB信号は開始
する。
【0280】この動作の詳細は31章で詳しく述べた。
【0281】ステップ2 信号Bの開始フレームFB20が決定したら、FB20の開
始点におけるレートバッファ占有度RB20(定義は後述
する)を検出する。また、信号Aのバッファ占有度RA
20,…,RA(20-imax)を検出しておく。なおこのバッ
ファ占有度RA20は信号Bの開始フレームFB20に対応
する信号AのフレームFA20の時点におけるバッファ占
有度を示している。またRA19,……,RA(20-imax)
はFA20より以前のフレームの時点におけるバッファ占
有度を示しており、imax は、レートバッファの最大記
憶符号量を伝送レートで割ることにより算出されるフレ
ーム数である。ここで、A信号のレートバッファ占有度
値(なお、これはエンコーダ内部ではなくデコーダを仮
定した際の値)をRAn 、B信号のレートバッファ占有
度値をRBn とする。
【0282】ここでnはフレーム番号を示す。この値を
図37,図38に示した。レートバッファ占有度値は、
ビットストリーム中に挿入されている。DigiCipherでは
NMPが、このレートバッファ占有度値に対応してい
る。このNMPは周期的に配置した同期信号(Vertical
−)SYNCの後に配置されている。MPEG.Iでは
ビデオバッファ遅延(vbv-delay )がレートバッファ占
有度値に対応する。ビデオバッファ遅延は1/9000
秒を単位とする16ビットの整数であり、ピクチャーレ
イヤでのバッファ残量に相当する遅延量がビットレート
との関係から次式で求められる。
【0283】vbv-delay =90000*(バッファ残量
/ビットレート) ステップ3 信号Bの開始フレームFB20の開始点におけるレートバ
ッファ占有度RB20および信号Aのフレーム番号FA20
のレートバッファ占有度RA20を用いΔR=RA20−R
20を算出する。ここで、ΔR>0、ΔR=0、ΔR<
0の場合により図36のフレーム間帯域圧縮信号切替回
路の動作は異なる。
【0284】34.1 ダミーデータを出力する場合 ΔR>0の場合は次の動作を行なう ステップ4.1 この場合レートバッファ占有度はRB20よりRA20が大
きいため、図37(a)に示したようにFB20の送出タ
イミングはFA20の送出タイミングよりも遅い。この場
合B信号の開始フレームがFB20に決定すると、A信号
の最終フレームはFA19に決定する。
【0285】この理由は、帯域圧縮デコーダ(図33の
221)の出力の映像信号のフレームレートは所定の値
であるためである。このフレームレートは例えば走査線
1050本のシステムでは29.97Hzが提案されて
おり、システムにより決まっている。このフレームレー
トが合うように、フレーム間帯域圧縮信号切り替え回路
は切り替えなければならない。そこで、FB20を送出す
る際に、FB20以降の信号を送出することはできない。
【0286】そこで、点280で示した時点でFA19
らFB20に切り替える。この時点における信号Aと信号
Bのレートバッファ占有度は、RA20が点281と点2
82の差、RB20が点283と点281の差で示され
る。ここで点282はA信号の累積発生符号量を示した
実線272のフレーム番号20の値を示しており、点2
83はB信号の累積発生符号量を示した実線273のフ
レーム番号20の値を示している。
【0287】ΔR=RA20−RB20は点282と点28
3の差に相当し、ΔR>0の時には、点282の上方に
点283が存在していることに対応する。
【0288】ステップ5.1 次に、スイッチ切替制御回路264のスイッチ切替動作
を図37(a)を用いて説明する。実線270は、図3
6のフレーム間帯域圧縮信号切り替え回路出力の端子2
13の信号に相当する。入出力信号の伝送レートが同一
であるため直線になっている。また、この実線270は
信号A、ダミーデータ、信号Bの切り替えタイミングを
示している。点282で示されるA信号の最終フレーム
FA19の出力を終了するタイミングは点282から水平
方向に引いた点線と実線270の交点284になる。ま
た、点283で示されるB信号の開始フレームFB20
出力を開始するタイミングは点283から水平方向に引
いた点線と実線270の交点285になる。点284か
ら点285の間の期間はダミーデータを発生する。図3
7(b)は、図37(a)の信号をフレーム間帯域圧縮
デコーダ221に入力した際のデコーダ内部のレートバ
ッファ112の状態を示している。実線276がレート
バッファの占有度を示している。図37(a)の実線2
70の点284まではA信号のみが入力されているた
め、実線276上の点286までは、A信号のみが存在
している。実線270の点284から点285まではダ
ミーデータが入力されるため、レートバッファ内には点
286の時点からダミーデータが増えはじめ点288の
時点まで増える。実線270の点285からB信号が入
力されるため点289からB信号が入力されはじめる。
実線276の点287の時点でダミーデータを消失させ
点287以降はB信号のみがレートバッファ内に存在す
る。
【0289】図37(c)はデコーダ221の出力信号
を示しており、フレーム番号F19まではA信号、F20
らはB信号が出力され、B信号はリフレッシュフレーム
を開始フレームとしてデコーダから出力される(黒ぬり
部分がリフレッシュフレーム)。この出力信号は図35
(c)のようになる。
【0290】34.2 スキップコードを出力する場合 ΔR<0の場合は次の動作を行なう。
【0291】ステップ4.2 この場合レートバッファ占有度RB20よりRA20が小さ
いため、B信号のリフレッシュフレームFB20から出力
するためには、A信号の終了フレームはFA20より以前
に設定しなくてはならない。図38(a)で説明する
と、A信号のFA20の累積符号量は点291で表されレ
ートバッファ占有度RA20は点291と点292の差で
示される。また、B信号のFB20の累積符号量は点29
0で表わされ、レートバッファ占有度RB20は点290
と点292の差で示される。点291が点290の上方
に存在しているため、B信号をFB20から出力するため
には、A信号の終了フレームはFA19より以前に設定し
なくてはなならない。
【0292】信号Aの開始フレームの出力タイミングは
点290から水平に引いた点線と実線270の交点29
3の時点から出力する。そこで、A信号は点293の時
点で出力を終了しなければならない。そこで、点293
および点290から水平に引いた点線と、A信号の累積
符号量272との交点294のフレームでA信号を終了
しなくてはならない。
【0293】点294のフレーム番号をFA(20-i)とす
れば、この時のレートバッファ占有度RA(20-i)とRB
20および実線270のフレーム当りの出力データレート
をγとすれば、RA(20-i)=RB20−γ・iとなるフレ
ーム番号FA(20-i)までA信号を出力することになる。
【0294】ステップ5.2 スイッチ切替制御回路264のスイッチ切替動作を図3
8(a)を用いて説明する。実線270上の点293ま
でA信号を出力する。この時のA信号の最終フレームは
前述したRA(20-i)≧RB20−γ・iを満たすFA
(20-i)となる。この例ではFA15となる点293以降は
B信号のリフレッシュフレームFB20を開始フレームと
して出力する。図38(b)は図38(a)の信号をデ
コーダ221に入力した際のレートバッファ112の状
態を示している。実線277がレートバッファの占有度
を示している。
【0295】実線270の点293まではA信号が入力
されているため、図38(b)の点296まではA信号
のみが存在し、点296以降レートバッファ内にB信号
が存在し、点297でA信号がなくなり、B信号のみが
存在する。
【0296】図38(c)はデコーダ221の出力信号
を示しており、フレーム番号F15まではA信号、F16
19はF15をホールドした画像、F20からB信号を出力
し、B信号はリフレッシュフレームを開始フレームとし
てデコーダから出力する(黒ぬり部分がリフレッシュフ
レーム)。この出力信号は図39(c)のようになる。
【0297】34.3 ΔR=0の場合 ステップ5.3 ΔR=0の場合には、A信号をFA19まで出力しB信号
をFB20から出力する。
【0298】なお、この発明は上記各実施例に限定され
るものではなく、この外その要旨を逸脱しない範囲で種
々変形して実施することができる。
【0299】
【発明の効果】以上説明したように、この発明によれば
複数のフレーム間帯域圧縮信号を切り替える際に、高画
質の切り替え画像が得られる。
【図面の簡単な説明】
【図1】この発明に係るフレーム間帯域圧縮信号切り替
え回路の一実施例を示すブロック構成図。
【図2】同実施例における画素領域を説明するために示
す図。
【図3】同実施例のリフレッシュを説明するために示す
図。
【図4】同実施例のリフレッシュを説明するために示す
図。
【図5】同実施例におけるスーパーブロックアドレスを
説明するために示す図。
【図6】同実施例におけるフレーム内/間決定回路の詳
細を示すブロック構成図。
【図7】同実施例におけるフレーム内/間判断特性を説
明するために示す図。
【図8】同実施例における強制リフレッシュを説明する
ために示す図。
【図9】同実施例における1プロセッサ当りの強制リフ
レッシュを説明するために示す図。
【図10】同実施例におけるMPEGのリフレッシュを
説明するために示す図。
【図11】DCT係数をジグザグスキャンする際のスキ
ャン順序を示す図。
【図12】量子化テーブルの例を示す図。
【図13】重み付けテーブルの例を示す図。
【図14】同重み付けテーブルをビット数に変換した例
を示す図。
【図15】量子化テーブルによる発生ビット数を示す
図。
【図16】量子化テーブルによる発生ビット数を示す
図。
【図17】レートバッファの構成を示す図。
【図18】エンコーダ側のレートバッファの動作を示す
図。
【図19】デコーダ側のレートバッファの動作を示す
図。
【図20】バッファの占有度と量子化レベルの増減を示
す図。
【図21】同実施例の量子化レベル設定回路の詳細を示
すブロック構成図。
【図22】可変長符号化を行なった際の発生符号量を示
す図。
【図23】DCT係数エネルギーと補正量子化レベルと
の関係を示す図。
【図24】マクロブロックと(非−)リフレッシュブロ
ックを示す図。
【図25】マクロブロックアドレスを説明するために示
す図。
【図26】マクロブロックのビットストリーム構造を説
明するために示す図。
【図27】マクロスライス層、ピクチャ層、G.O.P
層の構造を示す図。
【図28】この発明のデコーダ側の一実施例を示すブロ
ック構成図。
【図29】インデックス、オーバヘッドデータと各回路
の関係を示す図。
【図30】フレーム遅延回路の詳細を示すブロック構成
図。
【図31】同フレーム遅延回路の通常時の動作を説明す
るために示す図。
【図32】同フレーム遅延回路のスキップ時の動作の例
を説明するために示す図。
【図33】フレーム間帯域圧縮信号切り替え回路の用途
を示す図。
【図34】フレーム間帯域圧縮信号切り替え回路の第1
の実施例を示す図。
【図35】フレーム間帯域圧縮信号切り替え回路の切り
替え動作を示す図。
【図36】フレーム間帯域圧縮信号切り替え回路の第2
の実施例を示す図。
【図37】フレーム間帯域圧縮信号切り替え回路の第3
の実施例の発生符号量を示す図。
【図38】フレーム間帯域圧縮信号切り替え回路の第4
の実施例の発生符号量を示す図。
【図39】フレーム間帯域圧縮信号切り替え回路の切り
替え動作を示す図。
【図40】フレーム間帯域圧縮信号切り替え回路の動作
を示す図。
【図41】従来の帯域圧縮システムを示すブロック構成
図。
【図42】同従来システムから送出される信号のフォー
マットを示す図。
【図43】同従来システムにおける通常再生時にフレー
ム1〜8までの再生可能なリフレッシュブロックを示す
図。
【図44】同従来システムにおける通常再生時にフレー
ム9〜11までの再生可能なリフレッシュブロック及び
11フレーム蓄積したリフレッシュブロックを示す図。
【図45】同従来システムにおけるトラックパターンを
示す図。
【符号の説明】
11…入力端子、12…減算回路、13…動き評価回
路、14…DCT回路、15…量子化回路、16…可変
長符号化回路、17…FIFO回路、18…出力端子、
19…逆量子化回路、20…逆DCT回路、21…加算
回路、22…フレーム遅延回路、23…動き補償回路、
24,25…スイッチ、26…磁気テープ、27〜29
…映像入力端子、30…ブロック化回路、31…フレー
ム内/間決定回路、32,33…入力端子、34,35
…出力端子、36…エネルギー比較回路、37…減算回
路、38…加算回路、39…リフレッシュタイミング発
生回路、53…量子化レベル設定回路、54…スーパー
ブロック符号量算出回路、55…マクロブロック符号量
算出回路、56…伝送符号量ROM、57…レートバッ
ファ符号量算出回路、58…マクロブロック量子化レベ
ル設定回路、60…スーパーブロック量子化レベル設定
回路、61,62…入力端子、63…DCT係数エネル
ギー算出回路、64…加算回路、67…オーバーヘッド
データ発生回路、68…出力端子、111…オーバーヘ
ッドデータ発生回路、112…レートバッファ、114
…可変長符号復号回路、115…逆DCT回路、116
…逆量子化回路、117…加算回路、118…スイッ
チ、119…フレーム内/間切り替え回路、120…非
ブロック化回路、121…フレーム遅延回路、122…
動き補償回路、123〜125…出力端子、126…接
続端子、127…入力端子、135…スキップ制御回
路、136,141…スイッチ、201…入力端子、2
02…フレーム間帯域圧縮エンコーダA、203…接続
端子、204…入力端子、205…フレーム間帯域圧縮
エンコーダB、206…接続端子、207…フレーム間
帯域圧縮エンコーダB´、208…接続端子、209〜
211,213,215〜217,219,220…端
子、221…フレーム間帯域圧縮デコーダ、223,2
24…端子、225…一部回路、231…Aオーバーヘ
ッドデータ検出回路、232…端子、233…Aメモ
リ、234…A書き込み読み出し制御回路、241…B
オーバーヘッドデータ検出回路、242…端子、243
…Bメモリ、244…B書き込み読み出し制御回路、2
50…スイッチ切替制御回路、252…スイッチ、26
0…オーバーヘッドデータ検出回路、262…書き込み
読み出し制御回路、263…オーバーヘッドデータ検出
回路、264…スイッチ切替制御回路、265…書き込
み読み出し制御回路、266…スイッチ、267,26
8…端子、305,306…端子、307…オーバーヘ
ッドデータ発生回路。

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 フレーム毎に発生符号量が変化するフレ
    ーム間帯域圧縮信号に、フレーム毎の符号の境界とは独
    立に挿入した周期的な同期信号を有する2つの帯域圧縮
    信号を切り替える回路において、2つの帯域圧縮信号の
    周期的な同期信号の位相を合わせて切り替え出力を発生
    するように構成してなることを特徴とするフレーム間帯
    域圧縮信号切り替え回路。
  2. 【請求項2】 周期的にフレーム内処理を施すリフレッ
    シュ処理を有する2つのフレーム間帯域圧縮信号A,B
    を、信号Aから信号Bに切り替える回路において、リフ
    レッシュ処理期間の最大発生符号量を記憶するメモリを
    有し、切り替え要求信号が発生した際に信号Bのリフレ
    ッシュ信号を開始点として信号Bを読み出すように構成
    してなることを特徴とするフレーム間帯域圧縮信号切り
    替え回路。
  3. 【請求項3】 周期的にフレーム内処理を施すリフレッ
    シュ処理を有する2つのフレーム間帯域圧縮信号A,B
    を、信号Aから信号Bに切り替える回路において、リフ
    レッシュ処理期間の最大発生符号量を記憶するメモリを
    有し、切り替え要求信号が発生した際に信号Bのリフレ
    ッシュ信号から信号Bを読み出す回路と、切り替え時に
    信号切り替え用オーバーヘッドデータを発生させる回路
    とを具備してなることを特徴とするフレーム間帯域圧縮
    信号切り替え回路。
  4. 【請求項4】 周期的に1画面の全ての領域にフレーム
    内処理を施すリフレッシュ処理を有する2つのフレーム
    間帯域圧縮信号A,Bを、信号Aから信号Bに切り替え
    る回路において、リフレッシュ処理期間の最大発生符号
    量を記憶するメモリを有し、切り替え要求信号が発生し
    た際に信号Bのリフレッシュ信号から信号Bを読み出す
    回路と、該リフレッシュ時の信号Bのレートバッファ占
    有度RBn(nは信号Bにリフレッシュが施されている
    フレーム番号)と信号Bにリフレッシュが施されたフレ
    ームに対する信号Aのバッファ占有度RAnとにおいて
    ΔR=RAn−RBnを規定し、ΔR>0のときに信号
    Aから信号Bに切り替える際に最大ΔRのダミー信号を
    発生させるように構成してなることを特徴とするフレー
    ム間帯域圧縮信号切り替え回路。
  5. 【請求項5】 周期的に1画面の全ての領域にフレーム
    内処理を施すリフレッシュ処理を有する2つのフレーム
    間帯域圧縮信号A,Bを、信号Aから信号Bに切り替え
    る回路において、リフレッシュ処理期間の最大発生符号
    量を記憶するメモリを有し、切り替え要求信号が発生し
    た際に信号Bのリフレッシュ信号から信号Bを読み出す
    回路と、該リフレッシュ時の信号Bのレートバッファ占
    有度RBn(nは信号Bにリフレッシュが施されている
    フレーム番号)と信号Bにリフレッシュが施されたフレ
    ームに対する信号Aのバッファ占有度RAnとにおいて
    ΔR=RAn−RBnを規定し、RAn<RBnすなわ
    ちΔR<0のときに RA(n−i)≧RBn−r・i(rはフレーム当たり
    の出力レート,RA(n−i)のn−iは信号Aのフレ
    ーム番号で実数)となるn−iを検出し、切り替え回路
    の出力信号として信号Aをフレーム番号n−i、信号B
    はフレーム番号nから、フレーム番号n−iからnまで
    の期間はスキップ信号を出力するように構成してなるこ
    とを特徴とするフレーム間帯域圧縮信号切り替え回路。
JP5209722A 1993-08-24 1993-08-24 フレーム間帯域圧縮信号切り替え回路 Pending JPH0767113A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5209722A JPH0767113A (ja) 1993-08-24 1993-08-24 フレーム間帯域圧縮信号切り替え回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5209722A JPH0767113A (ja) 1993-08-24 1993-08-24 フレーム間帯域圧縮信号切り替え回路

Publications (1)

Publication Number Publication Date
JPH0767113A true JPH0767113A (ja) 1995-03-10

Family

ID=16577568

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5209722A Pending JPH0767113A (ja) 1993-08-24 1993-08-24 フレーム間帯域圧縮信号切り替え回路

Country Status (1)

Country Link
JP (1) JPH0767113A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001094987A (ja) * 1999-09-22 2001-04-06 Matsushita Electric Ind Co Ltd 画像データ伝送方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001094987A (ja) * 1999-09-22 2001-04-06 Matsushita Electric Ind Co Ltd 画像データ伝送方法

Similar Documents

Publication Publication Date Title
US5537215A (en) Apparatus for processing band-compressed signals having inter-frame and intra-frame signals
KR970007530B1 (ko) 대역 압축 신호 처리 장치
US6151075A (en) Device and method for converting frame rate
US6160849A (en) Selectable field and frame based predictive video coding
JP3268306B2 (ja) 画像符号化方法
KR100252108B1 (ko) Mpeg 압축부호화 및 복호화기를 채용한 디지털 기록 재생장치 및 그 방법
KR20010022752A (ko) 디지털 비디오 레코더용 트릭 플레이 신호 발생
JP2801560B2 (ja) 動き画像符号化のための改善された低遅延符号化方法
JPH07264580A (ja) 映像信号伝送方法並びに映像信号送信装置及び映像信号受信装置
KR100904329B1 (ko) 화상 처리 장치, 화상 처리 방법, 및 기록 매체
JPH09200695A (ja) 高速再生のためのビデオデータの復号化方法及びその装置
US8903196B2 (en) Video presentation at fractional speed factor using time domain interpolation
JP2898413B2 (ja) 所要メモリ容量の低減化を伴う圧縮ビデオデータ流の復号化及び符号化のための方法
JPH08237666A (ja) フレーム間帯域圧縮信号処理装置
JPH07203456A (ja) 符号化装置と復号化装置と映像記録装置
KR101154743B1 (ko) 부호화 장치 및 부호화 방법, 복호 장치 및 복호 방법, 기록 매체, 및 재생 장치
JP4320509B2 (ja) 映像再符号化装置および方法
JPH0767113A (ja) フレーム間帯域圧縮信号切り替え回路
JP2005518728A (ja) 画像処理方法及び装置
JPH08237599A (ja) フレーム間帯域圧縮信号切り替え回路
JP3152730B2 (ja) 帯域圧縮処理装置
JPH07107464A (ja) 画像符号化装置および復号化装置
JP3231833B2 (ja) 帯域圧縮信号処理装置
JPH08237665A (ja) フレーム間帯域圧縮信号切り替え回路
JP3152729B2 (ja) 帯域圧縮処理装置