JPH0736574A - 電子機器の初期化装置及び方法 - Google Patents
電子機器の初期化装置及び方法Info
- Publication number
- JPH0736574A JPH0736574A JP5158440A JP15844093A JPH0736574A JP H0736574 A JPH0736574 A JP H0736574A JP 5158440 A JP5158440 A JP 5158440A JP 15844093 A JP15844093 A JP 15844093A JP H0736574 A JPH0736574 A JP H0736574A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- memory
- information indicating
- supply voltage
- initialization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Sources (AREA)
Abstract
(57)【要約】
【目的】電池電源により駆動される電子機器において、
電源電圧がメモリの保持電圧以下となってしまった場合
にこれを検知し、回路の初期化を確実に行なって安定し
た動作を実現させる。 【構成】電源となる電池17，18からの供給電圧Ｖmem に
よりバックアップされるＲＡＭ16と、このＲＡＭ16への
供給電圧Ｖmem が所定値より下がった場合にこれを検知
する検知手段として電圧検出器21と、この電圧検出器21
で得た電圧低下状態を示す情報を記憶する記憶手段とし
てのラッチ回路27と、当該機器の電源投入時に上記ラッ
チ回路27の内容をチェックし、電圧低下状態を示す情報
が記憶されていた際には予め設定された初期化処理、例
えば液晶表示部13でのシステムリセットを促すメッセー
ジ表示等を実行するＣＰＵ11とを備える。
電源電圧がメモリの保持電圧以下となってしまった場合
にこれを検知し、回路の初期化を確実に行なって安定し
た動作を実現させる。 【構成】電源となる電池17，18からの供給電圧Ｖmem に
よりバックアップされるＲＡＭ16と、このＲＡＭ16への
供給電圧Ｖmem が所定値より下がった場合にこれを検知
する検知手段として電圧検出器21と、この電圧検出器21
で得た電圧低下状態を示す情報を記憶する記憶手段とし
てのラッチ回路27と、当該機器の電源投入時に上記ラッ
チ回路27の内容をチェックし、電圧低下状態を示す情報
が記憶されていた際には予め設定された初期化処理、例
えば液晶表示部13でのシステムリセットを促すメッセー
ジ表示等を実行するＣＰＵ11とを備える。
Description
【０００１】
【産業上の利用分野】本発明は、電池電源により駆動さ
れる電子手帳や小型電子式計算機等の電子機器の初期化
装置及び方法に関する。
れる電子手帳や小型電子式計算機等の電子機器の初期化
装置及び方法に関する。
【０００２】
【従来の技術】従来、電池電源により駆動される電子手
帳や小型電子式計算機等の電子機器において、回路の初
期化を行なうケースとしては、電源オン時に行なうパワ
ーオンリセット、予め設けられたリセットスイッチのマ
ニュアル操作に従ったハードウェアあるいはソフトウェ
アによるスイッチリセット、動作限界におけるリセット
等がある。
帳や小型電子式計算機等の電子機器において、回路の初
期化を行なうケースとしては、電源オン時に行なうパワ
ーオンリセット、予め設けられたリセットスイッチのマ
ニュアル操作に従ったハードウェアあるいはソフトウェ
アによるスイッチリセット、動作限界におけるリセット
等がある。
【０００３】しかるに、通常はシステムの動作電圧より
も低いメモリのバックアップ用電圧を監視して異常時に
初期化信号を発生するような構成としたものはなく、メ
モリの初期化を行なうためには上記マニュアル操作のス
イッチリセットか、システムメモリの内容をチェックし
て異常を検知するしか方法がなかった。
も低いメモリのバックアップ用電圧を監視して異常時に
初期化信号を発生するような構成としたものはなく、メ
モリの初期化を行なうためには上記マニュアル操作のス
イッチリセットか、システムメモリの内容をチェックし
て異常を検知するしか方法がなかった。
【０００４】
【発明が解決しようとする課題】上記のようなメモリの
初期化方法では、メモリの保持電圧が必要最低限の閾値
近傍で変動した場合に、該メモリの保持内容が変化して
しまう方向が一定とはならず、メモリの一定領域のデー
タが変化しているか否かチェックして異常がないと判定
された場合でも、他の領域の保持内容が変化していて実
用上不具合を生じる可能性がある。
初期化方法では、メモリの保持電圧が必要最低限の閾値
近傍で変動した場合に、該メモリの保持内容が変化して
しまう方向が一定とはならず、メモリの一定領域のデー
タが変化しているか否かチェックして異常がないと判定
された場合でも、他の領域の保持内容が変化していて実
用上不具合を生じる可能性がある。
【０００５】本発明は上記のような実情に鑑みてなされ
たもので、その目的とするところは、電池電源により駆
動される電子機器において、電源電圧がメモリの保持電
圧以下となってしまった場合にこれを検知し、回路の初
期化を確実に行なって安定した動作を実現させることが
可能な電子機器の初期化装置及び方法を提供することに
ある。
たもので、その目的とするところは、電池電源により駆
動される電子機器において、電源電圧がメモリの保持電
圧以下となってしまった場合にこれを検知し、回路の初
期化を確実に行なって安定した動作を実現させることが
可能な電子機器の初期化装置及び方法を提供することに
ある。
【０００６】
【課題を解決するための手段】すなわち本発明は、電源
となる電池からの供給電圧によりバックアップされるメ
モリと、このメモリへの供給電圧が所定値より下がった
場合にこれを検知する検知手段として電圧検出器と、こ
の電圧検出器で得た電圧低下状態を示す情報を記憶する
記憶手段としてのラッチ回路と、当該機器の電源投入時
に上記ラッチ回路の内容をチェックし、電圧低下状態を
示す情報が記憶されていた際には予め設定された初期化
処理、例えばシステムリセットを促すメッセージ表示等
を実行するようにしたものである。
となる電池からの供給電圧によりバックアップされるメ
モリと、このメモリへの供給電圧が所定値より下がった
場合にこれを検知する検知手段として電圧検出器と、こ
の電圧検出器で得た電圧低下状態を示す情報を記憶する
記憶手段としてのラッチ回路と、当該機器の電源投入時
に上記ラッチ回路の内容をチェックし、電圧低下状態を
示す情報が記憶されていた際には予め設定された初期化
処理、例えばシステムリセットを促すメッセージ表示等
を実行するようにしたものである。
【０００７】
【作用】上記のような構成とすれば、メモリをバックア
ップするための電圧値をすべての状態において確実に検
知し、必要により回路の初期化を行なって常に安定した
動作を実現させることが可能となる。
ップするための電圧値をすべての状態において確実に検
知し、必要により回路の初期化を行なって常に安定した
動作を実現させることが可能となる。
【０００８】
【実施例】以下本発明の一実施例について図面を参照し
て説明する。図１はその回路構成を示すもので、11がＣ
ＰＵ、12が表示ドライバ、13が液晶表示部、14が入力装
置としてのキーボード（図では「ＫＢ」と示す）、15が
動作プログラム等を記憶した不揮発性メモリのＲＯＭ、
16が種々のデータを記憶する揮発メモリのＲＡＭであ
る。ＣＰＵ11とＲＯＭ15、ＲＡＭ16とはアドレスバスＡ
Ｂ及びデータバスＤＢとによって接続される。
て説明する。図１はその回路構成を示すもので、11がＣ
ＰＵ、12が表示ドライバ、13が液晶表示部、14が入力装
置としてのキーボード（図では「ＫＢ」と示す）、15が
動作プログラム等を記憶した不揮発性メモリのＲＯＭ、
16が種々のデータを記憶する揮発メモリのＲＡＭであ
る。ＣＰＵ11とＲＯＭ15、ＲＡＭ16とはアドレスバスＡ
Ｂ及びデータバスＤＢとによって接続される。
【０００９】図中の中央から左よりの位置にある一点鎖
線を挟んで、左側がシステム電圧Ｖsys 系10Ａ、右側が
バックアップが必要なメモリ電圧Ｖmem 系10Ｂの回路と
なるもので、上記ＣＰＵ11、表示ドライバ12、液晶表示
部13、キーボード14及びＲＯＭ15はシステム電圧Ｖsys
系10Ａに、ＲＡＭ16はメモリ電圧Ｖmem 系10Ｂに属す
る。
線を挟んで、左側がシステム電圧Ｖsys 系10Ａ、右側が
バックアップが必要なメモリ電圧Ｖmem 系10Ｂの回路と
なるもので、上記ＣＰＵ11、表示ドライバ12、液晶表示
部13、キーボード14及びＲＯＭ15はシステム電圧Ｖsys
系10Ａに、ＲＡＭ16はメモリ電圧Ｖmem 系10Ｂに属す
る。
【００１０】また、メモリ電圧Ｖmem 系10Ｂに主電源で
あるメイン電池17、バックアップ用のサブ電池18が設け
られる。メイン電池17の供給電圧はダイオード19Ａを介
して電圧検出器20へ印加される他、システム電圧Ｖsys
としてシステム電圧Ｖsys 系10Ａの各回路へ印加され
る。さらに、メイン電池17の供給電圧とサブ電池18の供
給電圧とがそれぞれダイオード19Ｂ，19Ｃを介して共に
電圧検出器21に印加される他、メモリ電圧Ｖmem として
メモリ電圧Ｖmem 系10Ｂの各回路へ印加される。
あるメイン電池17、バックアップ用のサブ電池18が設け
られる。メイン電池17の供給電圧はダイオード19Ａを介
して電圧検出器20へ印加される他、システム電圧Ｖsys
としてシステム電圧Ｖsys 系10Ａの各回路へ印加され
る。さらに、メイン電池17の供給電圧とサブ電池18の供
給電圧とがそれぞれダイオード19Ｂ，19Ｃを介して共に
電圧検出器21に印加される他、メモリ電圧Ｖmem として
メモリ電圧Ｖmem 系10Ｂの各回路へ印加される。
【００１１】上記電圧検出器20は、システム電圧Ｖsys
を監視するためのもので、システム電圧Ｖsys が正常で
あれば“Ｈ”レベル、規定値以下となった場合に“Ｌ”
レベルの検出信号ｅを出力する。この検出信号ｅは、ナ
ンド回路22，23へ送られると同時に、システム電圧Ｖsy
s 系10Ａのレベルシフタ24を介してハードウェアリセッ
ト信号ｆとしてＣＰＵ11へ送られる。
を監視するためのもので、システム電圧Ｖsys が正常で
あれば“Ｈ”レベル、規定値以下となった場合に“Ｌ”
レベルの検出信号ｅを出力する。この検出信号ｅは、ナ
ンド回路22，23へ送られると同時に、システム電圧Ｖsy
s 系10Ａのレベルシフタ24を介してハードウェアリセッ
ト信号ｆとしてＣＰＵ11へ送られる。
【００１２】また、上記電圧検出器21は、上記システム
電圧Ｖsys より低く設定されたメモリ電圧Ｖmem を監視
するためのもので、メモリ電圧Ｖmem が正常であれば
“Ｈ”レベル、規定値以下となった場合に“Ｌ”レベル
の検出信号ｂを出力する。この検出信号ｂは、抵抗Ｒと
コンデンサＣとで構成される遅延回路25を介して時間的
に遅延された後に、シュミットトリガタイプのインバー
タ26Ａ、インバータ26Ｂを介してラッチ回路27にクロッ
クとして与えられる。
電圧Ｖsys より低く設定されたメモリ電圧Ｖmem を監視
するためのもので、メモリ電圧Ｖmem が正常であれば
“Ｈ”レベル、規定値以下となった場合に“Ｌ”レベル
の検出信号ｂを出力する。この検出信号ｂは、抵抗Ｒと
コンデンサＣとで構成される遅延回路25を介して時間的
に遅延された後に、シュミットトリガタイプのインバー
タ26Ａ、インバータ26Ｂを介してラッチ回路27にクロッ
クとして与えられる。
【００１３】このラッチ回路27は、データ入力としてメ
モリ電圧Ｖmem が与えられるもので、そのＱ端子からの
出力がコールドリセット信号ｃとしてシステム電圧Ｖsy
s 系10Ａのレベルシフタ28を介してＣＰＵ11へ送出され
る。
モリ電圧Ｖmem が与えられるもので、そのＱ端子からの
出力がコールドリセット信号ｃとしてシステム電圧Ｖsy
s 系10Ａのレベルシフタ28を介してＣＰＵ11へ送出され
る。
【００１４】ＣＰＵ11は、上記ナンド回路22に対してコ
ールドリセット解除信号ｄを送出する一方、上記ナンド
回路23に対してＲＡＭチップセレクト信号ａを送出する
もので、ナンド回路22の出力は上記ラッチ回路27のリセ
ット信号とされ、ナンド回路23の出力はそのままＲＡＭ
16へＲＡＭチップセレクト信号ａとして送出される。
ールドリセット解除信号ｄを送出する一方、上記ナンド
回路23に対してＲＡＭチップセレクト信号ａを送出する
もので、ナンド回路22の出力は上記ラッチ回路27のリセ
ット信号とされ、ナンド回路23の出力はそのままＲＡＭ
16へＲＡＭチップセレクト信号ａとして送出される。
【００１５】次に上記実施例の動作について図２及び図
３を参照して説明する。もし、メイン電池17及びサブ電
池18双方の放電や除去等の要因によりメモリ電圧Ｖmem
がＲＡＭ16が記憶内容を保持するのに必要な最低電圧を
下回ってしまったものとする。この場合、ＲＡＭ16に保
持されたデータは一時的に内容の補償がなされない状態
に置かれたこととなる。
３を参照して説明する。もし、メイン電池17及びサブ電
池18双方の放電や除去等の要因によりメモリ電圧Ｖmem
がＲＡＭ16が記憶内容を保持するのに必要な最低電圧を
下回ってしまったものとする。この場合、ＲＡＭ16に保
持されたデータは一時的に内容の補償がなされない状態
に置かれたこととなる。
【００１６】電圧検出器21はこの状態を検出し、検出信
号ｂを“Ｌ”レベルとするもので、この検出信号ｂは遅
延回路25へ送られる。この遅延回路25は、メモリ電圧Ｖ
memが一旦ゼロになった後に再び正常な値に復帰した際
に、コンデンサＣのチャージ時間だけ遅れを生じさせて
検出信号ｂをシュミットトリガタイプのインバータ26Ａ
へ供給するためのもので、メモリ電圧Ｖmem 系10Ｂの各
回路に対する電源供給が完全になるまでインバータ26Ａ
の入力を“Ｌ”レベルに抑えておくよう、その特性、す
なわちコンデンサＣによるチャージ時間が設定されるも
のである。
号ｂを“Ｌ”レベルとするもので、この検出信号ｂは遅
延回路25へ送られる。この遅延回路25は、メモリ電圧Ｖ
memが一旦ゼロになった後に再び正常な値に復帰した際
に、コンデンサＣのチャージ時間だけ遅れを生じさせて
検出信号ｂをシュミットトリガタイプのインバータ26Ａ
へ供給するためのもので、メモリ電圧Ｖmem 系10Ｂの各
回路に対する電源供給が完全になるまでインバータ26Ａ
の入力を“Ｌ”レベルに抑えておくよう、その特性、す
なわちコンデンサＣによるチャージ時間が設定されるも
のである。
【００１７】しかして、インバータ26Ａの出力がインバ
ータ26Ｂを介してラッチ回路27のクロックとして供給さ
れる。このラッチ回路27は、インバータ26Ｂの出力の立
上がりエッジを検出してその時点で入力端子Ｄに与えら
れているメモリ電圧Ｖmem のレベル、ここでは“Ｈ”を
ラッチするもので、Ｑ端子からのコールドリセット信号
ｃがシステム電圧Ｖsys 系10Ａのレベルシフタ28を介し
てＣＰＵ11へ送出される。
ータ26Ｂを介してラッチ回路27のクロックとして供給さ
れる。このラッチ回路27は、インバータ26Ｂの出力の立
上がりエッジを検出してその時点で入力端子Ｄに与えら
れているメモリ電圧Ｖmem のレベル、ここでは“Ｈ”を
ラッチするもので、Ｑ端子からのコールドリセット信号
ｃがシステム電圧Ｖsys 系10Ａのレベルシフタ28を介し
てＣＰＵ11へ送出される。
【００１８】ＣＰＵ11は、電源投入時にまずこのレベル
シフタ28からのコールドリセット信号ｃを読取ることに
より、電源に異常があったか否かを判断することができ
るもので、異常があったと判断した場合には、後述する
予め設定された初期化処理を実行する。
シフタ28からのコールドリセット信号ｃを読取ることに
より、電源に異常があったか否かを判断することができ
るもので、異常があったと判断した場合には、後述する
予め設定された初期化処理を実行する。
【００１９】ＣＰＵ11はまた、この予め設定された初期
化処理に伴ってコールドリセット解除信号ｄを発生し、
ラッチ回路27をリセットさせるものであるが、この際、
ＣＰＵ11の動作電圧外でのシーケンスを考慮し、誤って
ラッチ回路27がリセットされないようにナンド回路22を
配する。すなわち、システム電圧Ｖsys を監視する電圧
検出器20の検出信号ｅが“Ｈ”レベルとなり、したがっ
てシステム電圧Ｖsysが正常である場合にのみ該リセッ
トが行なわれるべく、ナンド回路22でゲート制御するも
のである。
化処理に伴ってコールドリセット解除信号ｄを発生し、
ラッチ回路27をリセットさせるものであるが、この際、
ＣＰＵ11の動作電圧外でのシーケンスを考慮し、誤って
ラッチ回路27がリセットされないようにナンド回路22を
配する。すなわち、システム電圧Ｖsys を監視する電圧
検出器20の検出信号ｅが“Ｈ”レベルとなり、したがっ
てシステム電圧Ｖsysが正常である場合にのみ該リセッ
トが行なわれるべく、ナンド回路22でゲート制御するも
のである。
【００２０】また、電圧検出器20の検出信号ｅはナンド
回路23へも送られ、ＣＰＵ11からＲＡＭ16へ出力される
ＲＡＭチップセレクト信号ａのゲート制御も行なうもの
である。これは、システム電圧Ｖsys がＣＰＵ11の動作
電圧よりも低下した際に、確実に誤ったアクセスがなさ
れないようにプロテクトをかけるもので、この検出信号
ｅはさらにレベルシフタ24を経てハードウェアリセット
信号ｆとしてＣＰＵ11へも送出されることとなる。
回路23へも送られ、ＣＰＵ11からＲＡＭ16へ出力される
ＲＡＭチップセレクト信号ａのゲート制御も行なうもの
である。これは、システム電圧Ｖsys がＣＰＵ11の動作
電圧よりも低下した際に、確実に誤ったアクセスがなさ
れないようにプロテクトをかけるもので、この検出信号
ｅはさらにレベルシフタ24を経てハードウェアリセット
信号ｆとしてＣＰＵ11へも送出されることとなる。
【００２１】図２は主として上記遅延回路25からラッチ
回路27に至る部分での信号波形を示すものである。同図
において、メイン電池17とサブ電池18の電池交換によっ
て図２（１）に示すメモリ電圧Ｖmem がＩのタイミング
で立上がってから一定時間ｔが経過したＩＩのタイミン
グで、図２（２）に示すようにインバータ26Ｂの出力が
立上がり、これに連れて図２（３）に示す如くラッチ回
路27の出力するコールドリセット信号ｃが立上がってい
る。
回路27に至る部分での信号波形を示すものである。同図
において、メイン電池17とサブ電池18の電池交換によっ
て図２（１）に示すメモリ電圧Ｖmem がＩのタイミング
で立上がってから一定時間ｔが経過したＩＩのタイミン
グで、図２（２）に示すようにインバータ26Ｂの出力が
立上がり、これに連れて図２（３）に示す如くラッチ回
路27の出力するコールドリセット信号ｃが立上がってい
る。
【００２２】ここで上記時間ｔは、上述したように遅延
回路25のコンデンサＣの容量に応じたチャージ時間によ
り予め設定されるものであり、例えば上記Ｉのタイミン
グでＣＰＵ11に対して起動が指示された場合でも、ＣＰ
Ｕ11は上記ＩＩのタイミングから所定時間経過したＩＩ
Ｉのタイミングで図２（４）に示すようにリセットする
必要がある。
回路25のコンデンサＣの容量に応じたチャージ時間によ
り予め設定されるものであり、例えば上記Ｉのタイミン
グでＣＰＵ11に対して起動が指示された場合でも、ＣＰ
Ｕ11は上記ＩＩのタイミングから所定時間経過したＩＩ
Ｉのタイミングで図２（４）に示すようにリセットする
必要がある。
【００２３】図３は上記ＲＯＭ15に記憶される動作プロ
グラムによりＣＰＵ11で実施される電源投入時の処理内
容を示すものである。ＣＰＵ11は、まずラッチ回路27か
らコールドリセット信号ｃが入力されているか否かより
電池交換等があったか否を判断する（ステップＳ１）。
グラムによりＣＰＵ11で実施される電源投入時の処理内
容を示すものである。ＣＰＵ11は、まずラッチ回路27か
らコールドリセット信号ｃが入力されているか否かより
電池交換等があったか否を判断する（ステップＳ１）。
【００２４】コールドリセット信号ｃが入力されていな
い場合には、ＲＡＭ16の保持内容に問題なしと判断して
そのまま通常の初期化フローチャートの処理に移行する
が、コールドリセット信号ｃが入力されている場合に
は、メイン電池17、サブ電池18の放電や交換等によって
ＲＡＭ16の保持内容に問題を生じている可能性があるも
のとしてシステムのソフトウェアによるリセットの実行
選択を促す表示を表示ドライバ12を介して液晶表示部13
で行なった後に（ステップＳ２）、該リセットを許可す
るキーボード14でのキー入力を待機する（ステップＳ
３）。
い場合には、ＲＡＭ16の保持内容に問題なしと判断して
そのまま通常の初期化フローチャートの処理に移行する
が、コールドリセット信号ｃが入力されている場合に
は、メイン電池17、サブ電池18の放電や交換等によって
ＲＡＭ16の保持内容に問題を生じている可能性があるも
のとしてシステムのソフトウェアによるリセットの実行
選択を促す表示を表示ドライバ12を介して液晶表示部13
で行なった後に（ステップＳ２）、該リセットを許可す
るキーボード14でのキー入力を待機する（ステップＳ
３）。
【００２５】ここで、キーボード14によりリセットを許
可するキー入力がない場合には、ＲＡＭ16にデータの異
常があった場合の処理を開始させ、一方、キーボード14
によりリセットを許可するキー入力があった場合には、
ソフトウェアによるリセットを実行し（ステップＳ
４）、その後にラッチ回路27へコールドリセット解除信
号ｄを送出してコールドリセット信号ｃを解除し（ステ
ップＳ５）、以上でこの処理を終了して通常の初期化フ
ローチャートの処理に移行する。
可するキー入力がない場合には、ＲＡＭ16にデータの異
常があった場合の処理を開始させ、一方、キーボード14
によりリセットを許可するキー入力があった場合には、
ソフトウェアによるリセットを実行し（ステップＳ
４）、その後にラッチ回路27へコールドリセット解除信
号ｄを送出してコールドリセット信号ｃを解除し（ステ
ップＳ５）、以上でこの処理を終了して通常の初期化フ
ローチャートの処理に移行する。
【００２６】
【発明の効果】以上に述べた如く本発明によれば、電池
電源により駆動される電子機器において、メモリをバッ
クアップするための電圧値をすべての状態において確実
に検知し、必要により回路の初期化を行なって常に安定
した動作を実現させることが可能な電子機器の初期化装
置及び方法を提供することができる。
電源により駆動される電子機器において、メモリをバッ
クアップするための電圧値をすべての状態において確実
に検知し、必要により回路の初期化を行なって常に安定
した動作を実現させることが可能な電子機器の初期化装
置及び方法を提供することができる。
【図１】本発明の一実施例に係る回路構成を示すブロッ
ク図。
ク図。
【図２】同実施例に係る動作を説明するタイミングチャ
ート。
ート。
【図３】同実施例に係る動作を説明するフローチャー
ト。
ト。
10Ａ…システム電圧Ｖsys 系、10Ｂ…メモリ電圧Ｖmem
系、11…ＣＰＵ、12…表示ドライバ、13…液晶表示部、
14…キーボード（ＫＢ）、15…ＲＯＭ、16…ＲＡＭ、17
…メイン電池、18…サブ電池、19Ａ〜19Ｃ…ダイオー
ド、20，21…電圧検出器、22，23…ナンド回路、24，28
…レベルシフタ、25…遅延回路、26Ａ，26Ｂ…インバー
タ、27…ラッチ回路。
系、11…ＣＰＵ、12…表示ドライバ、13…液晶表示部、
14…キーボード（ＫＢ）、15…ＲＯＭ、16…ＲＡＭ、17
…メイン電池、18…サブ電池、19Ａ〜19Ｃ…ダイオー
ド、20，21…電圧検出器、22，23…ナンド回路、24，28
…レベルシフタ、25…遅延回路、26Ａ，26Ｂ…インバー
タ、27…ラッチ回路。
Claims (3)
- 【請求項１】 電源となる電池からの供給電圧によりバ
ックアップされるメモリと、 このメモリへの供給電圧が所定値より下がった場合にこ
れを検知する検知手段と、 この検知手段で得た電圧低下状態を示す情報を記憶する
記憶手段と、 当該機器の電源投入時に上記記憶手段の内容をチェック
し、電圧低下状態を示す情報が記憶されていた際には予
め設定された初期化処理を実行する制御手段とを具備し
たことを特徴とする電子機器の初期化装置。 - 【請求項２】 上記記憶手段はラッチ回路により構成
し、電池からの供給電圧を入力端子に受け、上記検知手
段からの電圧低下状態を示す情報をクロックとして入力
することを特徴とする請求項１記載の電子機器の初期化
装置。 - 【請求項３】 電源となる電池からの供給電圧によりバ
ックアップされるメモリを有する電子機器の初期化方法
であって、 このメモリへの供給電圧が所定値より下がった場合にこ
れを検知し、 検知して得た電圧低下状態を示す情報を記憶し、 当該電子機器の電源投入時に電圧低下状態を示す情報の
記憶の有無をチェックし、電圧低下状態を示す情報が記
憶されていた際には予め設定された初期化処理を実行す
ることを特徴とする電子機器の初期化方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5158440A JPH0736574A (ja) | 1993-06-29 | 1993-06-29 | 電子機器の初期化装置及び方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5158440A JPH0736574A (ja) | 1993-06-29 | 1993-06-29 | 電子機器の初期化装置及び方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0736574A true JPH0736574A (ja) | 1995-02-07 |
Family
ID=15671821
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5158440A Pending JPH0736574A (ja) | 1993-06-29 | 1993-06-29 | 電子機器の初期化装置及び方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0736574A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100699629B1 (ko) * | 1999-03-10 | 2007-03-23 | 제이에프이 스틸 가부시키가이샤 | 표면균열이 없는 연속주조주편 및 이 주편을 이용한비조질 고장력강재의 제조방법 |
| JP2007157199A (ja) * | 2005-12-01 | 2007-06-21 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| CN100410903C (zh) * | 2005-03-01 | 2008-08-13 | 三菱电机株式会社 | 车载电子控制装置 |
| CN105383419A (zh) * | 2014-08-26 | 2016-03-09 | 矢崎总业株式会社 | 车载电源控制系统、线束和车载电源控制装置 |
| KR101649982B1 (ko) * | 2015-04-23 | 2016-08-26 | 김하얀 | 차량용 충격흡수 시스템의 에너지 전환 장치 |
-
1993
- 1993-06-29 JP JP5158440A patent/JPH0736574A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100699629B1 (ko) * | 1999-03-10 | 2007-03-23 | 제이에프이 스틸 가부시키가이샤 | 표면균열이 없는 연속주조주편 및 이 주편을 이용한비조질 고장력강재의 제조방법 |
| CN100410903C (zh) * | 2005-03-01 | 2008-08-13 | 三菱电机株式会社 | 车载电子控制装置 |
| US7890227B2 (en) | 2005-03-01 | 2011-02-15 | Mitsubishi Denki Kabushiki Kaisha | Vehicle-mounted electronic control apparatus |
| US8046127B2 (en) | 2005-03-01 | 2011-10-25 | Mitsubishi Denki Kabushiki Kaisha | Vehicle-mounted electronic control apparatus |
| DE102005046676B4 (de) * | 2005-03-01 | 2021-02-11 | Mitsubishi Denki K.K. | Im Fahrzeug montierte elektronische Steuervorrichtung |
| JP2007157199A (ja) * | 2005-12-01 | 2007-06-21 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| US7479817B2 (en) | 2005-12-01 | 2009-01-20 | Panasonic Corporation | Semiconductor device |
| CN105383419A (zh) * | 2014-08-26 | 2016-03-09 | 矢崎总业株式会社 | 车载电源控制系统、线束和车载电源控制装置 |
| US10259407B2 (en) | 2014-08-26 | 2019-04-16 | Yazaki Corporation | Vehicular power control system, wire harness, and vehicular power control device |
| KR101649982B1 (ko) * | 2015-04-23 | 2016-08-26 | 김하얀 | 차량용 충격흡수 시스템의 에너지 전환 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0664029B1 (en) | Computer failure recovery and alert system | |
| US5875345A (en) | Information processing system having dual power saving modes | |
| EP0824233A2 (en) | Method and apparatus for secure execution of software prior to a computer system being powered down or entering a low energy consumption mode | |
| JP2696511B2 (ja) | パワーダウンモードからの復帰方式 | |
| JPH0630541B2 (ja) | 動作停止及び復帰回路装置 | |
| KR19980067776A (ko) | 컴퓨터 시스템 및 그의 제어 방법 | |
| US5634132A (en) | Operating system independent support for mixed voltage devices | |
| JPH113151A (ja) | 情報処理装置のハイバーネーション制御方法及びバッテリ駆動可能な電子機器 | |
| US4849919A (en) | System wake up circuit for computer | |
| JP3617877B2 (ja) | コンピュータシステムおよびその自動起動方法 | |
| US5432938A (en) | Method and system for controlling resume process in computer unit capable of connecting expansion unit | |
| JPH0736574A (ja) | 電子機器の初期化装置及び方法 | |
| JPH07248858A (ja) | 停電処理機能を有する電子機器 | |
| US6269443B1 (en) | Method and apparatus for automatically selecting CPU clock frequency multiplier | |
| JP2967219B2 (ja) | ディジタル・コンピュータの外部電源瞬断対処装置 | |
| US6888267B2 (en) | Battery backed memory with low battery voltage trip, disconnect and lockout | |
| JPS5991525A (ja) | 揮発生メモリのバツクアツプ用電源管理方式 | |
| JP3133492B2 (ja) | 情報処理装置 | |
| JPH06348535A (ja) | 異常発生履歴記憶装置 | |
| JPH06250866A (ja) | メモリ制御装置 | |
| JP2854154B2 (ja) | 処理装置 | |
| JP2661918B2 (ja) | 電池駆動電子機器 | |
| JPS62281781A (ja) | 故障情報モニタリング方法 | |
| US20060221751A1 (en) | Memory power supply backup system | |
| JPH02100743A (ja) | 電子機器 |