Nothing Special   »   [go: up one dir, main page]

JPH07192605A - Electron source and image forming device - Google Patents

Electron source and image forming device

Info

Publication number
JPH07192605A
JPH07192605A JP34699193A JP34699193A JPH07192605A JP H07192605 A JPH07192605 A JP H07192605A JP 34699193 A JP34699193 A JP 34699193A JP 34699193 A JP34699193 A JP 34699193A JP H07192605 A JPH07192605 A JP H07192605A
Authority
JP
Japan
Prior art keywords
electron
wiring
electrode
substrate
electron source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP34699193A
Other languages
Japanese (ja)
Other versions
JP3044434B2 (en
Inventor
Nobuaki Oguri
宣明 大栗
Tetsuya Kaneko
哲也 金子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP34699193A priority Critical patent/JP3044434B2/en
Publication of JPH07192605A publication Critical patent/JPH07192605A/en
Application granted granted Critical
Publication of JP3044434B2 publication Critical patent/JP3044434B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2201/00Electrodes common to discharge tubes
    • H01J2201/30Cold cathodes
    • H01J2201/316Cold cathodes having an electric field parallel to the surface thereof, e.g. thin film cathodes
    • H01J2201/3165Surface conduction emission type cathodes

Landscapes

  • Cold Cathode And The Manufacture (AREA)
  • Electrodes For Cathode-Ray Tubes (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

PURPOSE:To provide a highly fine large image plane having an electron source constituted by using a surface conduction type emitting element. CONSTITUTION:An X directional wiring electrode 12 is buried in a recessed groove formed in an insulating substrate 11, and a Y directional wiring electrode 14 is buried in a recessed groove formed in an insulator layer 13 laminated on this electrode 12. An electron source, integrally formed with many surface conduction type emitting elements connected to XY matrix wiring constituted of these electrodes, is provided.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、電子源及びその応用で
ある表示装置等の画像形成装置にかかわり、特に表面伝
導型放出素子を多数個備える電子源およびその応用であ
る表示装置等の画像形成装置の新規な構成に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electron source and an image forming apparatus such as a display device which is an application thereof, and more particularly to an electron source including a large number of surface conduction electron-emitting devices and an image of a display device which is an application thereof. The present invention relates to a novel structure of a forming device.

【0002】[0002]

【従来の技術】従来、電子放出素子として熱電子源と冷
陰極電子源の2種類が知られている。冷陰極電子源には
電界放出型(以下FE型と略す)、金属/絶縁層/金属
型(以下MIM型と略す)や表面伝導型放出素子(以下
SCEと略す)等がある。
2. Description of the Related Art Conventionally, two types of electron emitters, a thermoelectron source and a cold cathode electron source, are known. The cold cathode electron source includes a field emission type (hereinafter abbreviated as FE type), a metal / insulating layer / metal type (hereinafter abbreviated as MIM type), a surface conduction type emission element (hereinafter abbreviated as SCE), and the like.

【0003】FE型の例としてはW.P.Dyke&
W.W.Dolan,”Fieldemissio
n”,Advance in Electron Ph
ysics,8,89(1956)あるいはC.A.S
pindt,”PHYSICALProperties
of thin−film field emiss
ion Cathodes with moly bd
enium cones”,J.Appl.Phy
s.,47,5248(1976)等が知られている。
As an example of the FE type, W. P. Dyke &
W. W. Dolan, "Fielddemissio
n ", Advance in Electron Ph
ysics, 8, 89 (1956) or C.I. A. S
pindt, "PHYSICAL Properties"
of thin-film field emiss
ion Cathodes with molly bd
enium cones ", J. Appl. Phy
s. , 47, 5248 (1976) and the like are known.

【0004】MIM型の例としてはC.A.Mea
d,”The tunnel−emission am
plifier”,J.Appl.Phys.,32,
646(1961)等が知られている。
An example of the MIM type is C.I. A. Mea
d, "The tunnel-emission am
plier ", J. Appl. Phys., 32,
646 (1961) and the like are known.

【0005】SCE型の例としては、M.I.Elin
son,Radio Eng.Electron Ph
ys.,10,(1965)等がある。
As an example of the SCE type, M. I. Elin
son, Radio Eng. Electron Ph
ys. , 10, (1965) and so on.

【0006】SCE型は基板上に形成された小面積の薄
膜に、膜面に平行に電流を流すことにより、電子放出が
生ずる現象を利用するものである。この表面伝導型放出
素子としては、前記エリンソン等によるSnO2薄膜を
用いたもの、Au薄膜によるもの[G.Dittme
r:”Thin Solid Films”,9,31
7(1972)]、In23/SnO2薄膜によるもの
[M.Hartwelland C.G.Fonsta
d:”IEEE Trans.ED Conf.”,5
19(1975)]、カーボン薄膜によるもの[荒木久
他:真空、第26巻、第1号、22頁(1983)]
等が報告されている。これらの表面伝導型放出素子の典
型的な素子構成として前述のM.ハートウェルの伝子構
成を図5に示す。同図において1は絶縁性基板である。
2は電子放出部形成用薄膜で、H型形状のパターンに、
スパッタで形成された金属酸化物薄膜等からなり、後述
のフォーミングと呼ばれる通電処理により電子放出部3
が形成される。4は電子放出部を含む薄膜と呼ぶことに
する。尚、図中のL1は0.5〜1mm、Wは0.1m
mで設定されている。
The SCE type utilizes a phenomenon in which electron emission occurs when a current is passed through a thin film having a small area formed on a substrate in parallel with the film surface. As the surface conduction electron-emitting device, one using the SnO 2 thin film by Elinson et al., One using the Au thin film [G. Dittme
r: "Thin Solid Films", 9, 31
7 (1972)], by In 2 O 3 / SnO 2 thin film [M. Hartwellland C. G. Fonsta
d: "IEEE Trans.ED Conf.", 5
19 (1975)], by a carbon thin film [Hisashi Araki et al .: Vacuum, Vol. 26, No. 1, p. 22 (1983)].
Etc. have been reported. As a typical device configuration of these surface conduction electron-emitting devices, M. The Hartwell gene structure is shown in FIG. In the figure, 1 is an insulating substrate.
2 is a thin film for forming an electron emitting portion, which has an H-shaped pattern,
The electron emitting portion 3 is made of a metal oxide thin film formed by sputtering and is subjected to an energization process called forming, which will be described later.
Is formed. 4 will be referred to as a thin film including an electron emitting portion. In the figure, L1 is 0.5 to 1 mm and W is 0.1 m.
It is set in m.

【0007】従来、これらの表面伝導型放出素子におい
ては、電子放出を行う前に電子放出部形成用薄膜2を予
めフォーミングと呼ばれる通電処理によって電子放出部
3を形成するのが一般的であった。即ち、フォーミング
とは前記電子放出部形成用薄膜2の両端に電圧を印加通
電し、電子放出部形成用薄膜2を局所的に破壊、変形も
しくは変質せしめ、電気的に高抵抗な状態にした電子放
出部3を形成することである。尚、電子放出部3は電子
放出部形成用薄膜2の一部に亀裂が発生しその亀裂付近
から電子放出が行われる。以下フォーミングにより形成
した電子放出部を含む電子放出部形成用薄膜2を電子放
出部を含む薄膜4と呼ぶ。前記フォーミング処理をした
表面伝導型放出素子は、上述電子放出部を含む薄膜4に
電圧を印加し、素子に電流を流すことにより、上述電子
放出部3により電子を放出せしめるものである。しかし
ながら、これら従来の表面伝導型放出素子においては、
実用化にあたっては、様々の問題があったが、本出願人
等は、後述する様な様々な改善を鋭意検討し、実用化上
の様々な問題点を解決してきた。
Conventionally, in these surface conduction electron-emitting devices, it is general that the electron-emitting portion forming thin film 2 is previously formed with the electron-emitting portion 3 by an energization process called forming before the electron emission. . That is, forming means that a voltage is applied to both ends of the electron emitting portion forming thin film 2 to locally destroy, deform or alter the electron emitting portion forming thin film 2 to make it an electrically high resistance electron. That is, the emission part 3 is formed. In the electron emitting portion 3, a crack is generated in a part of the electron emitting portion forming thin film 2, and electrons are emitted from the vicinity of the crack. Hereinafter, the electron emitting portion forming thin film 2 including the electron emitting portion formed by forming will be referred to as a thin film 4 including the electron emitting portion. The surface conduction electron-emitting device that has been subjected to the forming process is one in which electrons are emitted from the electron-emitting portion 3 by applying a voltage to the thin film 4 including the electron-emitting portion and passing a current through the element. However, in these conventional surface conduction electron-emitting devices,
Although there were various problems in practical application, the present applicants have earnestly studied various improvements as described below, and have solved various problems in practical application.

【0008】上述の表面伝導型放出素子は、構造が単純
で製造も容易であることから、大面積にわたり多数素子
を配列形成できる利点がある。そこで、この特徴を生か
せるようないろいろな応用が研究されている。例えば、
荷電ビーム源、表示装置等があげられる。多数の表面伝
導型放出素子を配列形成した例としては、並列に表面伝
導型放出素子を配列し、個々の素子の両端を配線にてそ
れぞれ結線した行を多数行配列した電子源があげられる
(例えば、本出願人の特開平1−031332)。ま
た、特に表示装置等の画像形成装置においては、近年、
液晶を用いた平板型表示装置が、CRTに替わって普及
してきたが、自発光型でないため、バックライト等を持
たなければならない等の問題点があり、自発光型の表示
装置の開発が望まれてきた。表面伝導型放出素子を多数
配置した電子源と電子源より放出された電子によって、
可視光を発光せしめる蛍光体とを組み合わせた表示装置
である画像形成装置は、大画面の装置でも比較的容易に
製造でき、かつ表示部位の優れた自発光型表示装置であ
る(例えば、本出願人のUSP5066883)。
The above-described surface conduction electron-emitting device has an advantage that a large number of devices can be arrayed over a large area because it has a simple structure and is easy to manufacture. Therefore, various applications that can make full use of this feature are being studied. For example,
Examples include a charged beam source and a display device. An example of an array of a large number of surface conduction electron-emitting devices is an electron source in which surface conduction electron-emitting devices are arranged in parallel and a plurality of rows in which both ends of each element are connected by wiring are arranged ( For example, Japanese Patent Laid-Open No. 1-031332 of the present applicant). In addition, particularly in image forming apparatuses such as display devices, in recent years,
Flat panel display devices using liquid crystal have become widespread instead of CRTs, but since they are not self-luminous, they have problems such as having a backlight, etc. Therefore, development of self-luminous display devices is desired. It has been rare. By the electron source with many surface conduction electron-emitting devices and the electrons emitted from the electron source,
An image forming apparatus, which is a display device in which a phosphor that emits visible light is combined, is a self-luminous display device that can be relatively easily manufactured even with a large screen device and has an excellent display portion (for example, the present application. USP 5066883).

【0009】[0009]

【発明が解決しようとする課題】表面伝導型放出素子を
複数配置した電子源を用いて構成される表示装置の画面
を大面積化して電気的に駆動する場合、画面内に配置さ
れる駆動配線の長さが長くなり、電圧印加した配線電極
端と反対の配線電極端間では配線長さ分の配線抵抗が増
大する。これにより以下の問題点が発生する。
When a screen of a display device constituted by using an electron source in which a plurality of surface conduction electron-emitting devices are arranged is enlarged and electrically driven, drive wiring arranged in the screen. Becomes longer, and the wiring resistance corresponding to the wiring length increases between the wiring electrode ends opposite to the voltage-applied wiring electrode ends. This causes the following problems.

【0010】(1)印加した電圧に対する電圧降下が生
じ、配線両端の接続素子間で与えられる電圧が異なるた
め表示輝度の差となって画像のむらが生じる。
(1) A voltage drop occurs with respect to the applied voltage, and the voltage applied between the connecting elements at both ends of the wiring is different, resulting in a difference in display brightness, which causes image unevenness.

【0011】(2)印加した素子駆動信号の時間的遅延
が生じ、これが配線両端の接続素子間で与えられる駆動
信号の時間的ずれとなって画像の乱れが生じる。
(2) A time delay of the applied element drive signal occurs, which causes a time lag of the drive signal applied between the connection elements at both ends of the wiring, resulting in image disturbance.

【0012】このような問題を解消するために、配線幅
を広げて配線抵抗を小さくしようとすると、対応する画
面内一素子の面積が大きくなり高精細画像表示ができな
くなる。一方、配線のたかさを高くして配線抵抗を小さ
くする場合には、配線の幅に対する高さの比、すなわち
アスペクト比を大きくする必要がある。この高アスペク
ト比配線の製造方法としてはメッキレジストを用いたパ
ターンメッキ法が有効な方法であるが、メッキ法によっ
て得られた配線は一般的に緻密であり、膜厚が厚くなる
程、成長途中でメッキ膜の内部応力が大きくなり基板か
ら剥離する可能性が高くなる。また、薄膜配線や印刷配
線においても膜厚が厚くなる程基板から剥離したり、配
線自体に亀裂が入る可能性が高くなる。
In order to solve such a problem, if the wiring width is widened to reduce the wiring resistance, the area of a corresponding one element in the screen becomes large and high-definition image display cannot be performed. On the other hand, in the case of increasing the height of the wiring to reduce the wiring resistance, it is necessary to increase the ratio of the height to the width of the wiring, that is, the aspect ratio. A pattern plating method using a plating resist is an effective method for manufacturing this high aspect ratio wiring, but the wiring obtained by the plating method is generally dense, and the thicker the film, the more it grows. Therefore, the internal stress of the plating film increases and the possibility of peeling from the substrate increases. Further, as for the thin film wiring or the printed wiring, the thicker the film thickness, the higher the possibility of peeling from the substrate or cracking of the wiring itself.

【0013】更に、高アスペクト比配線を実現できて
も、多層配線構造とした場合に生ずる段差が、平面型画
像表示装置の大面積化に際し、電子光学系の設計自由度
の障害となっていた。
Further, even if a high aspect ratio wiring can be realized, the step difference which occurs in the case of the multilayer wiring structure has been an obstacle to the degree of freedom in designing the electron optical system when the area of the flat panel image display device is increased. .

【0014】本発明は、かかる従来の問題を鑑みて、簡
易な構成でかつ容易に、多数素子からなる電子源より任
意の素子を選択し、放出電子量を制御する電子源及び該
電子源と対向した位置に蛍光体等の画像形成部材を配置
した表示装置等の画像形成装置において、特に配線用電
極の抵抗を低減し、より高品位な画像を得られるように
することを目的とする。
In view of the above conventional problems, the present invention provides an electron source and an electron source for controlling an emitted electron amount by selecting an arbitrary element from an electron source composed of a large number of elements with a simple structure and easily. In an image forming apparatus such as a display device in which image forming members such as phosphors are arranged at opposing positions, it is an object of the present invention, in particular, to reduce the resistance of wiring electrodes and to obtain a higher quality image.

【0015】[0015]

【課題を解決するための手段及び作用】上記目的を達成
するために成された本発明は、絶縁性基板もしくは該基
板上の絶縁体層に設けられた凹部状溝に電極層が埋め込
まれている構造を有する基体に、表面伝導型放出素子を
一体化形成してなる構成を特徴とする電子源であり、更
には、該電子源を具備する画像形成装置である。
SUMMARY OF THE INVENTION The present invention, which has been made to achieve the above object, has an electrode layer embedded in a recessed groove provided in an insulating substrate or an insulating layer on the substrate. An electron source characterized in that a surface conduction electron-emitting device is integrally formed on a substrate having the above structure, and further, an image forming apparatus equipped with the electron source.

【0016】特に本発明によれば、後に詳細に説明する
ように、配線用電極が前記基体に埋め込まれる構造のた
め、配線用電極を容易に厚くすることができ、低抵抗の
配線が実現できるものである。
In particular, according to the present invention, as will be described later in detail, since the wiring electrode is embedded in the base body, the wiring electrode can be easily thickened and a low resistance wiring can be realized. It is a thing.

【0017】以下に特に、本出願人による本発明に関わ
る表面伝導型放出素子の基本的な構成と製造方法及びそ
の特徴(例えば、特開平2−56822等を参考にし
て)について概説する。
In particular, the basic structure and manufacturing method of the surface conduction electron-emitting device according to the present invention by the present applicant and the characteristic thereof (for example, refer to JP-A-2-56822) will be outlined below.

【0018】本発明に係わる表面伝導型放出素子の構
成、及び製法の特徴は、次の様なものがあげられる。
The features of the structure and manufacturing method of the surface conduction electron-emitting device according to the present invention are as follows.

【0019】1)フォーミングとよばれる通電処理前の
電子放出部形成用薄膜は、微粒子分散体を分散し形成さ
れた微粒子からなる薄膜、あるいは、有機金属等を加熱
焼成し形成された微粒子からなる薄膜等、基本的には、
微粒子より構成される。
1) A thin film for forming an electron emission portion before energization treatment called forming is composed of a thin film of fine particles formed by dispersing a fine particle dispersion or fine particles formed by heating and burning an organic metal or the like. Basically, such as thin film,
Composed of fine particles.

【0020】2)フォーミングとよばれる通電処理後の
電子放出部を含む薄膜は、電子放出部、電子放出部を含
む薄膜とも基本的には、微粒子より構成される。
2) The thin film including the electron emitting portion after the energization treatment called forming is basically composed of fine particles, both the electron emitting portion and the thin film including the electron emitting portion.

【0021】図6(a),(b)は、それぞれ、本発明
にかかわる基本的な表面伝導型放出素子の構成を示す平
面図及び断面図である。図6を用いて、本発明に関わる
素子の基本的な構成を説明するが、本発明の電子源及び
画像形成装置では後述するように、この表面伝導型放出
素子を多数個、同一基体上に配線電極と共に形成してい
るものである。
6 (a) and 6 (b) are a plan view and a sectional view, respectively, showing the structure of a basic surface conduction electron-emitting device according to the present invention. The basic structure of the device according to the present invention will be described with reference to FIG. 6. As will be described later in the electron source and the image forming apparatus of the present invention, a large number of surface conduction electron-emitting devices are formed on the same substrate. It is formed together with the wiring electrodes.

【0022】図6において1は絶縁性基板、5と6は素
子電極、4は電子放出部を含む薄膜、3は電子放出部で
ある。
In FIG. 6, 1 is an insulating substrate, 5 and 6 are device electrodes, 4 is a thin film including an electron emitting portion, and 3 is an electron emitting portion.

【0023】絶縁性基板1としては、石英ガラス,Na
等の不純物含有量を減少したガラス,青板ガラス,青板
ガラスにスパッタ法等により形成したSiO2(絶縁体
層)を積層したガラス基板等及びアルミナ等のセラミッ
ク等が、あげられる。
As the insulating substrate 1, quartz glass, Na
Examples thereof include glass having a reduced content of impurities such as blue glass, soda lime glass, a glass substrate obtained by laminating SiO 2 (insulator layer) formed on the soda lime glass by a sputtering method, and ceramics such as alumina.

【0024】対向する素子電極5,6の材料としては導
電性を有するものであればどのようなものであっても構
わないが、例えばNi,Cr,Au,Mo,W,Pt,
Ti,Al,Cu,Pd等の金属或は合金及びPd,A
g,Au,RuO2,Pd−Ag等の金属或は金属酸化
物とガラス等から構成される印刷導体、In23−Sn
2等の透明導電体及びポリシリコン等の半導体材料等
が挙げられる。素子電極間隔L1は、数百オングストロ
ームより数百マイクロメートルであり、素子電極の製法
の基本となるフォトリソグラフィー技術、即ち、露光機
の性能とエッチング方法等、及び、素子電極間に印加す
る電圧と電子放出し得る電界強度等により設定される
が、好ましくは、1マイクロメートルより十マイクロメ
ートルである。素子電極長さW1,素子電極5,6の膜
厚dは、電極の抵抗値,前述したX,Y配線との結線、
多数配置された電子源の配置上の問題より適宜設計さ
れ、通常は、素子電極長さW1は、数マイクロメートル
より数百マイクロメートルであり、素子電極5,6の膜
厚dは、好ましくは、数百オングストロームより数マイ
クロメートルである。
Any material may be used as the material of the opposing device electrodes 5 and 6 as long as it has conductivity. For example, Ni, Cr, Au, Mo, W, Pt,
Metals or alloys such as Ti, Al, Cu, Pd and Pd, A
g, Au, RuO 2, Pd -Ag or the like metal or metal oxide and printed conductor composed of glass or the like, In 2 O 3 -Sn
Examples thereof include transparent conductors such as O 2 and semiconductor materials such as polysilicon. The element electrode spacing L1 is several hundreds of angstroms to several hundreds of micrometers, and is based on the photolithography technology that is the basis of the manufacturing method of the element electrodes, that is, the performance of the exposure device and the etching method, and the voltage applied between the element electrodes. It is set depending on the electric field strength capable of emitting electrons, etc., but is preferably 1 micrometer to 10 micrometers. The element electrode length W1, the film thickness d of the element electrodes 5 and 6 are the resistance value of the electrode, the connection with the X and Y wirings described above,
The device electrode length W1 is normally designed to be several hundreds of micrometers to several hundreds of micrometers, and the film thickness d of the device electrodes 5 and 6 is preferably designed in consideration of the layout problem of a large number of electron sources. , Hundreds of angstroms and a few micrometers.

【0025】絶縁性基板1上に設けられた対向する素子
電極5と素子電極6間及び素子電極5,6上に設置され
た電子放出部を含む薄膜4は、電子放出部3を含むが、
図6(b)に示された場合だけでなく、素子電極5,6
上には設置されない場合もある。即ち、絶縁性基板1上
に、先述した電子放出部形成用薄膜、対向する素子電極
5,6の電極順に積層構成した場合である。また、対向
する素子電極5と素子電極6間全てが、製法によって
は、電子放出部として機能する場合もある。この電子放
出部を含む薄膜4の膜厚は、数オングストロームより数
千オングストロームであり、好ましくは10オングスト
ロームより200オングストロームであり、素子電極
5,6へのステップカバレージ、電子放出部3と素子電
極5,6間の抵抗値及び電子放出部3の導電性微粒子の
粒径、後述する通電処理条件等によって、適宜設定され
る。その抵抗値は、10の3乗より10の7乗オーム/
□のシート抵抗値を示す。電子放出部を含む薄膜4を構
成する材料の具体例を挙げるならばPd,Ru,Ag,
Au,Ti,In,Cu,Cr,Fe,Zn,Sn,T
a,W,Pb等の金属、PdO,SnO2,In23
PbO,Sb23等の酸化物、HfB2,ZrB2,La
6,CeB6,YB4,GdB4等の硼化物、TiC,Z
rC,HfC,TaC,SiC,WC等の炭化物、Ti
N,ZrN,HfN等の窒化物、Si,Ge等の半導
体、カーボン,AgMg,NiCu,Pb,Sn等であ
り、微粒子膜からなる。
The thin film 4 including the electron emitting portion provided between the device electrodes 5 and 6 facing each other provided on the insulating substrate 1 and on the device electrodes 5 and 6 includes the electron emitting portion 3,
Not only the case shown in FIG. 6B, but also the device electrodes 5, 6
It may not be installed on the top. That is, it is a case where the above-described thin film for forming an electron emission portion and the opposing device electrodes 5 and 6 are laminated in this order on the insulating substrate 1. Further, depending on the manufacturing method, the entire space between the opposing device electrodes 5 and 6 may function as an electron emitting portion. The film thickness of the thin film 4 including the electron emitting portion is several angstroms to several thousand angstroms, preferably 10 angstroms to 200 angstroms, the step coverage to the device electrodes 5 and 6, the electron emitting part 3 and the device electrode 5 , 6 between them, the particle size of the conductive fine particles of the electron emission portion 3, the energization processing conditions described later, and the like. The resistance value is 10 7 to 10 7 ohm /
The sheet resistance value of □ is shown. Specific examples of the material forming the thin film 4 including the electron emitting portion are Pd, Ru, Ag,
Au, Ti, In, Cu, Cr, Fe, Zn, Sn, T
a, W, Pb and other metals, PdO, SnO 2 , In 2 O 3 ,
Oxides such as PbO and Sb 2 O 3 , HfB 2 , ZrB 2 and La
Borides of B 6 , CeB 6 , YB 4 , GdB 4, etc., TiC, Z
Carbides such as rC, HfC, TaC, SiC, WC, Ti
Nitride such as N, ZrN and HfN, semiconductor such as Si and Ge, carbon, AgMg, NiCu, Pb, Sn and the like, which are formed of a fine particle film.

【0026】なおここで述べる微粒子膜とは、複数の微
粒子が集合した膜であり、その微細構造として、微粒子
が個々に分散配置した状態のみならず、微粒子が互いに
隣接、あるいは重なり合った状態(島状も含む)の膜を
さす。
The fine particle film described here is a film in which a plurality of fine particles are aggregated, and its fine structure is not only in a state in which the fine particles are individually dispersed but also in a state in which the fine particles are adjacent to each other or overlap each other (islands). (Including the shape).

【0027】電子放出部3は、数オングストロームより
数千オングストロームの粒径の導電性微粒子多数個から
なり、好ましくは10オングストロームから200オン
グストロームである。電子放出部を含む薄膜4の膜厚及
び後述する通電処理条件等の製法に依存しており、適宜
設定される。電子放出部3を構成する材料は、電子放出
部を含む薄膜4を構成する材料の元素の一部あるいは全
てと同様の物である。
The electron emitting portion 3 is composed of a large number of conductive fine particles having a particle diameter of several angstroms to several thousand angstroms, preferably 10 angstroms to 200 angstroms. The thickness depends on the film thickness of the thin film 4 including the electron emitting portion and the manufacturing method such as energization processing conditions described later and is appropriately set. The material forming the electron emitting portion 3 is the same as some or all of the elements of the material forming the thin film 4 including the electron emitting portion.

【0028】電子放出部3を有する電子放出素子の製造
方法としては様々な方法が考えられるが、その一例を図
7に示す。2は電子放出部形成用薄膜で例えば微粒子膜
が挙げられる。
Various methods are conceivable as a method of manufacturing an electron-emitting device having the electron-emitting portion 3, one example of which is shown in FIG. Reference numeral 2 is a thin film for forming an electron emitting portion, and for example, a fine particle film can be mentioned.

【0029】以下、順を追って製造方法の説明を図6及
び図7に基づいて説明する。
The manufacturing method will be described below step by step with reference to FIGS. 6 and 7.

【0030】1)絶縁性基板1を洗剤、純水および有機
溶剤により十分に洗浄後、真空蒸着法、スパッタ法等に
より素子電極材料を堆積後、フォトリソグラフィー技術
により該絶縁性基板1の面上に素子電極5,6を形成す
る(図7(a))。
1) After the insulating substrate 1 is thoroughly washed with a detergent, pure water and an organic solvent, a device electrode material is deposited by a vacuum deposition method, a sputtering method or the like, and then on the surface of the insulating substrate 1 by a photolithography technique. Element electrodes 5 and 6 are formed on the substrate (FIG. 7A).

【0031】2)絶縁性基板1上に設けられた素子電極
5と素子電極6との間に、素子電極5と6を形成した絶
縁性基板上に有機金属溶液を塗布して放置することによ
り、有機金属薄膜を形成する。なお、有機金属溶液と
は、前記Pd,Ru,Ag,Au,Ti,In,Cu,
Cr,Fe,Zn,Sn,Ta,W,Pb等の金属を主
元素とする有機化合物の溶液である。この後、有機金属
薄膜を加熱焼成処理し、リフトオフ、エッチング等によ
りパターニングし、電子放出部形成用薄膜2を形成する
(図7(b))。尚、ここでは、有機金属溶液の塗布法
により説明したが、これに限る物でなく、真空蒸着法,
スパッタ法,化学的気相堆積法,分散塗布法,ディッピ
ング法,スピナー法等によって形成される場合もある。
2) Between the device electrodes 5 and 6 provided on the insulating substrate 1, an organic metal solution is applied on the insulating substrate on which the device electrodes 5 and 6 are formed, and the substrate is left to stand. , Forming an organometallic thin film. The organic metal solution means Pd, Ru, Ag, Au, Ti, In, Cu,
It is a solution of an organic compound containing a metal such as Cr, Fe, Zn, Sn, Ta, W, Pb as a main element. Then, the organic metal thin film is heated and baked, and is patterned by lift-off, etching, etc. to form the electron-emitting portion forming thin film 2 (FIG. 7B). Here, the description has been given by using the coating method of the organometallic solution, but the application method is not limited to this, and the vacuum deposition method,
It may be formed by a sputtering method, a chemical vapor deposition method, a dispersion coating method, a dipping method, a spinner method, or the like.

【0032】3)つづいて、フォーミングと呼ばれる通
電処理を、素子電極5,6間に不図示の電源によりパル
ス状電圧を印加して行うと、電子放出部形成用薄膜2の
部位に構造の変化した電子放出部3が形成される(図7
(c))。この通電処理により電子放出部形成用薄膜2
を局所的に破壊、変形もしくは変質せしめ、構造の変化
した部位を電子放出部3と呼ぶ。先に説明したように、
電子放出部3は導電性微粒子で構成されていることを本
出願人らは観察している。
3) Subsequently, when an energization process called forming is performed by applying a pulsed voltage between the device electrodes 5 and 6 by a power source (not shown), the structure of the electron emission part forming thin film 2 changes in structure. The electron emission part 3 is formed (FIG. 7).
(C)). By this energization process, the electron emission portion forming thin film 2
Is locally destroyed, deformed, or altered, and the site where the structure is changed is called an electron emitting portion 3. As I explained earlier,
The applicants have observed that the electron emitting portion 3 is composed of conductive fine particles.

【0033】上記フォーミング処理の電圧波形の一例を
図8に示す。
FIG. 8 shows an example of the voltage waveform of the forming process.

【0034】図8中、T1及びT2は電圧波形のパルス
幅とパルス間隔であり、T1を1マイクロ秒〜10ミリ
秒、T2を10マイクロ秒〜100ミリ秒とし、三角波
の波高値(フォーミング時のピーク電圧)は4V〜10
V程度とし、フォーミング処理は真空雰囲気下で数十秒
間程度で適宜設定した。
In FIG. 8, T1 and T2 are the pulse width and pulse interval of the voltage waveform. T1 is 1 microsecond to 10 milliseconds, T2 is 10 microseconds to 100 milliseconds, and the peak value of the triangular wave (during forming) Peak voltage of 4V-10
V is set to about V, and the forming process is appropriately set in a vacuum atmosphere for about several tens of seconds.

【0035】以上説明した電子放出部を形成する際に、
素子の電極間に三角波パルスを印加してフォーミング処
理を行っているが、素子の電極間に印加する波形は三角
波に限定することはなく、矩形波など所望の波形を用い
てもよく、その波高値及びパルス幅・パルス間隔等につ
いても上述の値に限ることなく、電子放出部が良好に形
成されれば所望の値を選択することが出来る。
When forming the electron emitting portion described above,
Although the forming process is performed by applying a triangular wave pulse between the electrodes of the element, the waveform applied between the electrodes of the element is not limited to the triangular wave, and a desired waveform such as a rectangular wave may be used. The high value, the pulse width, the pulse interval, and the like are not limited to the above values, and a desired value can be selected as long as the electron emitting portion is well formed.

【0036】図9は、図6で示した構成を有する本発明
にかかわる電子放出素子の電子放出特性を測定するため
の測定評価装置の概略構成図である。図9において、1
は絶縁性基体、5及び6は素子電極、4は電子放出部を
含む薄膜、3は電子放出部を示す。また、91は素子に
素子電圧Vfを印加するための電源、90は素子電極5
・6間の電子放出部を含む薄膜4を流れる素子電流If
を測定するための電流計、94は素子の電子放出部より
放出される放出電流Ieを捕捉するためのアノード電
極、93はアノード電極94に電圧を印加するための高
圧電源、92は素子の電子放出部3より放出される放出
電流Ieを測定するための電流計である。電子放出素子
の上記素子電流If、放出電流Ieの測定にあたって
は、素子電極5,6に電源91と電流計90とを接続
し、該電子放出素子の上方に電源94と電流計92とを
接続したアノード電極94を配置している。また、本電
子放出素子及びアノード電極94は真空装置内に設置さ
れ、その真空装置には不図示の排気ポンプ及び真空計等
の真空装置に必要な機器が具備されており、所望の真空
下で本素子の測定評価を行えるようになっている。
FIG. 9 is a schematic block diagram of a measurement / evaluation apparatus for measuring electron emission characteristics of the electron-emitting device according to the present invention having the configuration shown in FIG. In FIG. 9, 1
Is an insulating substrate, 5 and 6 are device electrodes, 4 is a thin film including an electron emitting portion, and 3 is an electron emitting portion. Further, 91 is a power supply for applying the element voltage Vf to the element, and 90 is the element electrode 5.
Device current If flowing through the thin film 4 including the electron emission portion between 6
For measuring the current, 94 is an anode electrode for capturing the emission current Ie emitted from the electron emission portion of the device, 93 is a high voltage power supply for applying a voltage to the anode electrode 94, and 92 is the electron of the device. It is an ammeter for measuring the emission current Ie emitted from the emission unit 3. In measuring the device current If and the emission current Ie of the electron-emitting device, a power supply 91 and an ammeter 90 are connected to the device electrodes 5 and 6, and a power supply 94 and an ammeter 92 are connected above the electron-emitting device. The anode electrode 94 is disposed. Further, the electron-emitting device and the anode electrode 94 are installed in a vacuum device, and the vacuum device is provided with equipment necessary for the vacuum device such as an exhaust pump and a vacuum gauge (not shown). The device can be measured and evaluated.

【0037】なお、アノード電極の電圧は1kV〜10
kV、アノード電極と電子放出素子との距離Hは3mm
〜8mmの範囲で測定した。
The voltage of the anode electrode is 1 kV to 10 kV.
kV, the distance H between the anode electrode and the electron-emitting device is 3 mm
It was measured in the range of ~ 8 mm.

【0038】なお、表面伝導型放出素子においては、前
記の基本的な素子構成の基本的な製造方法のうち一部を
変更してもよい。
In the surface conduction electron-emitting device, a part of the basic manufacturing method for the basic device structure may be modified.

【0039】次に、本発明の電子源及び画像形成装置に
ついて、図10を用いて説明する。111は絶縁性基
板、112はX方向配線、113はY方向配線、114
は表面伝導型放出素子、115は結線である。
Next, the electron source and the image forming apparatus of the present invention will be described with reference to FIG. 111 is an insulating substrate, 112 is X-direction wiring, 113 is Y-direction wiring, 114
Is a surface conduction electron-emitting device, and 115 is a wire connection.

【0040】同図において、絶縁性基板111は、前述
したガラス基板等であり、その大きさ及びその厚みは、
絶縁性基板111に設置される表面伝導型放出素子の個
数及び個々の素子の設計上の形状、及び電子源の使用時
に容器の一部を構成する場合には、その容器を真空に保
持するための条件等に依存して適宜設定される。m本の
X方向配線112は、DX1,DX2,・・DXmからな
り、絶縁性基板111上に、真空蒸着法,印刷法,スパ
ッタ法等で形成し、所望のパターンとした導電性金属等
からなり、多数の表面伝導型放出素子にできるだけほぼ
均等な電圧が供給される様に、材料,膜厚,配線巾が設
定される。Y方向配線113は、DY1,DY2・・DY
nのn本の配線よりなり、X方向配線112と同様に真
空蒸着法,印刷法,スパッタ法等で形成し、所望のパタ
ーンとした導電性金属等からなり、多数の表面伝導型放
出素子にほぼ均等な電圧が供給される様に、材料,膜
厚,配線巾等が設定される。これらm本のX方向配線1
12とn本のY方向配線113間には、不図示の層間絶
縁層が設置され、電気的に分離されて、マトリックス配
線を構成する。尚、このm,nは、共に正の整数であ
る。不図示の層間絶縁層は、真空蒸着法,印刷法,スパ
ッタ法等で形成されたSiO2等であり、X方向配線1
12を形成した絶縁性基板111の全面或は一部に所望
の形状で形成され、特に、X方向配線112とY方向配
線113の交差部の電位差に耐え得る様に、膜厚,材
料,製法が、適宜設定される。また、X方向配線112
とY方向配線113は、それぞれ外部端子として引き出
されている。
In the figure, the insulating substrate 111 is the above-mentioned glass substrate or the like, and its size and its thickness are
To maintain the number of surface conduction electron-emitting devices installed on the insulating substrate 111 and the designed shape of each device, and to hold the containers in a vacuum when forming a part of the container when the electron source is used. It is set as appropriate depending on the conditions, etc. The m wirings in the X direction 112 are made of DX 1 , DX 2 , ..., DX m , and are formed on the insulating substrate 111 by a vacuum vapor deposition method, a printing method, a sputtering method, or the like to have a desired pattern of conductivity. The material, the film thickness, and the wiring width are set so that a large number of surface conduction electron-emitting devices can be supplied with a voltage that is as substantially uniform as possible. The Y-direction wiring 113 includes DY 1 , DY 2, ... DY
It is composed of n wirings of n, is formed by a vacuum evaporation method, a printing method, a sputtering method or the like like the X-direction wiring 112, and is made of a conductive metal or the like having a desired pattern. The material, film thickness, wiring width, etc. are set so that a substantially uniform voltage is supplied. These m wirings in X direction 1
An interlayer insulating layer (not shown) is provided between the 12 and n Y-direction wirings 113 and electrically separated to form a matrix wiring. In addition, both m and n are positive integers. The interlayer insulating layer (not shown) is SiO 2 or the like formed by a vacuum deposition method, a printing method, a sputtering method or the like, and the X-direction wiring 1
12 is formed on the entire surface or a part of the insulating substrate 111 having a desired shape, and in particular, the film thickness, material, and manufacturing method are set so as to withstand the potential difference at the intersection of the X-direction wiring 112 and the Y-direction wiring 113. Is set appropriately. Also, the X-direction wiring 112
And the Y-direction wiring 113 are drawn out as external terminals.

【0041】尚、m本のX方向配線112の上にn本の
Y方向配線113を、層間絶縁層を介して設置した例で
説明したが、n本のY方向配線113の上にm本のX方
向配線142を、層間絶縁層を介して設置する場合もあ
る。
Although an example in which n Y-direction wirings 113 are provided on the m X-direction wirings 112 via an interlayer insulating layer has been described, m wirings are provided on the n Y-direction wirings 113. In some cases, the X-direction wiring 142 is installed via an interlayer insulating layer.

【0042】更に、前述と同様にして、表面伝導型放出
素子114の対向する素子電極(不図示)が、m本のX
方向配線DX1,DX2,・・DXmのm本とX方向配線
112と、DY1,DY2,・・DYnのn本のY方向配
線113と、真空蒸着法,印刷法,スパッタ法等で形成
された導電性金属等からなる結線115によって電気的
に接続されているものである。
Further, in the same manner as described above, the device electrodes (not shown) of the surface conduction electron-emitting device 114 facing each other have m X electrodes.
Direction wirings DX 1 , DX 2 , ... DX m , m wirings and X direction wirings 112, DY 1 , DY 2 , ..., DY n , n wirings Y direction 113, vacuum evaporation method, printing method, sputtering They are electrically connected by a connecting wire 115 made of a conductive metal or the like formed by a method or the like.

【0043】尚、m本のX方向配線112とn本のY方
向配線113と結線115と素子電極の導電性金属は、
その構成元素の一部あるいは全部が同一であっても、ま
たそれぞれ異なってもよく、Ni,Cr,Au,Mo,
W,Pt,Ti,Al,Cu,Pd等の金属或は合金及
びPd,Ag,Au,RuO2,Pd−Ag等の金属或
は金属酸化物とガラス等から構成される印刷導体、In
23−SnO2等の透明導体及びポリシリコン等の半導
体材料等より適宜選択される。また表面伝導型放出素子
は、絶縁性基板111あるいは、不図示の層間絶縁層上
どちらに形成してもよい。
The m wirings in the X direction 112, the n wirings in the Y direction 113, the connection wires 115, and the conductive metal of the device electrodes are
Some or all of the constituent elements may be the same or different, and Ni, Cr, Au, Mo,
A printed conductor composed of a metal or alloy such as W, Pt, Ti, Al, Cu and Pd and a metal or metal oxide such as Pd, Ag, Au, RuO 2 , Pd-Ag and glass, and In.
It is appropriately selected from a transparent conductor such as 2 O 3 —SnO 2 and a semiconductor material such as polysilicon. The surface conduction electron-emitting device may be formed either on the insulating substrate 111 or on an interlayer insulating layer (not shown).

【0044】また、前記X方向配線112には、X方向
に配列する表面伝導型放出素子114の行を任意に走査
するための走査信号を印加するための不図示の走査信号
発生手段と電気的に接続されている。
The X-direction wiring 112 is electrically connected to a scanning signal generating means (not shown) for applying a scanning signal for arbitrarily scanning a row of surface conduction electron-emitting devices 114 arranged in the X-direction. It is connected to the.

【0045】一方、Y方向配線113には、Y方向に配
列する表面伝導型放出素子114の列の各列を任意に変
調するための変調信号を印加するための不図示の変調信
号発生手段と電気的に接続されている。
On the other hand, a modulation signal generating means (not shown) for applying a modulation signal for arbitrarily modulating each row of the surface conduction electron-emitting devices 114 arranged in the Y direction to the Y-direction wiring 113. It is electrically connected.

【0046】更に、各表面伝導型放出素子に印加される
駆動電圧は、当該素子に印加される走査信号と変調信号
の差電圧として供給されるものである。
Further, the drive voltage applied to each surface conduction electron-emitting device is supplied as a difference voltage between the scanning signal and the modulation signal applied to the device.

【0047】つぎに、以上のようにして作成した電子源
を用いた表示等にもちいる画像形成装置について図3と
図4を用いて説明する。図3は画像形成装置の基本構成
図であり、図4は該画像形成装置に用いられる蛍光膜の
パターンである。31は上述のようにして電子放出素子
を作製した電子源基板、32は電子源基板31を固定し
たリアプレート、40はガラス基板37の内面の蛍光膜
38とメタルバック39等が形成されたフェースプレー
ト、33は支持枠であり、リアプレート32及びフェー
スプレート40をフリットガラス等で封着して、外囲器
41を構成する。
Next, an image forming apparatus using the electron source created as described above for display and the like will be described with reference to FIGS. 3 and 4. FIG. 3 is a basic configuration diagram of the image forming apparatus, and FIG. 4 is a pattern of a fluorescent film used in the image forming apparatus. 31 is an electron source substrate on which the electron-emitting device is manufactured as described above, 32 is a rear plate to which the electron source substrate 31 is fixed, 40 is a face on which a fluorescent film 38 on the inner surface of a glass substrate 37, a metal back 39 and the like are formed. Plates 33 are support frames, and the rear plate 32 and the face plate 40 are sealed with frit glass or the like to form the envelope 41.

【0048】外囲器41は上述の如く、フェースプレー
ト40、支持枠33、リアプレート32で構成したが、
リアプレート32は主に基板31の強度を補強する目的
で設けられるため、基板31自体で十分な強度を持つ場
合は別体のリアプレート32は不要であり、基板31に
直接支持枠33を封着し、フェースプレート40、支持
枠33、基板31にて外囲器41を構成しても良い。
The envelope 41 is composed of the face plate 40, the support frame 33, and the rear plate 32 as described above.
Since the rear plate 32 is provided mainly for the purpose of reinforcing the strength of the substrate 31, if the substrate 31 itself has sufficient strength, the separate rear plate 32 is not necessary, and the support frame 33 is directly sealed to the substrate 31. Then, the face plate 40, the support frame 33, and the substrate 31 may constitute the envelope 41.

【0049】蛍光膜38は、モノクロームの場合は蛍光
体のみから成るが、カラーの蛍光膜の場合は、図4に示
されるように蛍光体の配列によりブラックストライプあ
るいはブラックマトリクスなどと呼ばれる黒色導電材4
2と蛍光体43とで構成される。ブラックストライプ、
ブラックマトリクスが設けられる目的は、カラー表示の
場合必要となる三原色蛍光体の、各蛍光体43間の塗り
分け部を黒くすることで混色等を目立たなくすること
と、蛍光膜38における外光反射によるコントラストの
低下を抑制することである。ブラックストライプの材料
としては、通常良く用いられている黒鉛を主成分とする
材料だけでなく、導電性があり、光の透過及び反射が少
ない材料であればこれに限るものではない。
In the case of monochrome, the fluorescent film 38 is composed of only a fluorescent substance, but in the case of a color fluorescent film, a black conductive material called a black stripe or a black matrix depending on the arrangement of fluorescent substances as shown in FIG. Four
2 and the phosphor 43. Black stripes,
The purpose of providing the black matrix is to make the mixed colors of the three primary color phosphors, which are necessary for color display, different from each other by making the portions of the three phosphors 43 differently colored, and to reflect external light on the phosphor film 38. This is to suppress the decrease in contrast due to. The material of the black stripe is not limited to the commonly used material containing graphite as a main component, but is not limited to this as long as it is a material having conductivity and little light transmission and reflection.

【0050】ガラス基板37に蛍光体を塗布する方法は
モノクローム、カラーによらず、沈殿法や印刷法が用い
られる。
As a method for applying the phosphor to the glass substrate 37, a precipitation method or a printing method is used regardless of monochrome or color.

【0051】また、蛍光膜38の内面側には通常メタル
バック39が設けられる。メタルバックの目的は、蛍光
体の発光のうち内面側への光をフェースプレート40側
へ鏡面反射することにより輝度を向上すること、電子ビ
ーム加速電圧を印加するための電極として作用するこ
と、外囲器内で発生した負イオンの衝突によるダメージ
からの蛍光体の保護等である。メタルバックは、蛍光膜
作製後、蛍光膜の内面側表面の平滑化処理(通常フィル
ミングと呼ばれる)を行い、その後Alを真空蒸着等で
堆積することで作製できる。フェースプレート40に
は、更に蛍光膜38の導電性を高めるため、蛍光膜38
の外面側に透明電極(不図示)を設けてもよい。
A metal back 39 is usually provided on the inner surface of the fluorescent film 38. The purpose of the metal back is to improve the brightness by specularly reflecting the light to the inner surface side of the light emitted from the phosphor to the face plate 40 side, to act as an electrode for applying an electron beam acceleration voltage, and This is to protect the phosphor from damage due to collision of negative ions generated in the enclosure. The metal back can be manufactured by performing a smoothing process (usually called filming) on the inner surface of the fluorescent film after manufacturing the fluorescent film, and then depositing Al by vacuum evaporation or the like. The face plate 40 further includes a fluorescent film 38 in order to further increase the conductivity of the fluorescent film 38.
A transparent electrode (not shown) may be provided on the outer surface side of the.

【0052】前述の封着を行う際、カラーの場合は各色
蛍光体と電子放出素子とを対応させなくてはいけないた
め、十分な位置合わせを行なう必要がある。
When performing the above-mentioned sealing, in the case of color, it is necessary to sufficiently align the phosphors of the respective colors with the electron-emitting devices.

【0053】外囲器41は、不図示の排気管に通じ、1
0のマイナス6乗[Torr]程度の真空度にされ、外
囲器41の封止をおこなわれる。
The envelope 41 is connected to an exhaust pipe (not shown) and
The degree of vacuum is set to about 0 to the 6th power [Torr], and the envelope 41 is sealed.

【0054】尚、容器外端子Dx1〜DxmとDy1〜D
ynを通じ対向する素子電極間に電圧を印加し、上述の
フォーミングを行い、電子放出部を形成し電子放出素子
を作製する。また、外囲器41の封止後の真空度を維持
するために、ゲッター処理を行う場合もある。これは、
外囲器41の封止を行う直前あるいは封止後に、抵抗加
熱あるいは高周波加熱等の加熱法により、外囲器41内
の所定の位置(不図示)に配置されたゲッターを加熱
し、蒸着膜を形成する処理である。ゲッターは通常Ba
等が主成分であり、該蒸着膜の吸着作用により、たとえ
ば1×10マイナス5乗ないしは1×10マイナス7乗
[Torr]の真空度を維持するものである。
The terminals Dx 1 to Dxm and Dy 1 to D outside the container
A voltage is applied between the opposing device electrodes through yn, and the above-mentioned forming is performed to form an electron-emitting portion to manufacture an electron-emitting device. In addition, a getter process may be performed in order to maintain the degree of vacuum after the envelope 41 is sealed. this is,
Immediately before or after sealing the envelope 41, a getter arranged at a predetermined position (not shown) in the envelope 41 is heated by a heating method such as resistance heating or high-frequency heating to form a vapor deposition film. Is a process for forming. Getter is usually Ba
Etc. are the main components, and the degree of vacuum of, for example, 1 × 10 −5 or 1 × 10 −7 [Torr] is maintained by the adsorption action of the vapor deposition film.

【0055】以上のように完成した本発明の画像表示装
置において、各電子放出素子には、容器外端子Dx1
Dxm,Dy1〜Dynを通じ、電圧を印加することに
より、電子放出させ、高圧端子Hvを通じ、メタルバッ
ク39、あるいは透明電極(不図示)に数kV以上の高
圧を印加し、電子ビームを加速し、蛍光膜38に衝突さ
せ、励起・発光させることで画像を表示するものであ
る。
In the image display device of the present invention completed as described above, each of the electron-emitting devices has a terminal Dx 1 -outside the container.
Electrons are emitted by applying a voltage through Dxm, Dy 1 to Dyn, and a high voltage of several kV or more is applied to the metal back 39 or the transparent electrode (not shown) through the high voltage terminal Hv to accelerate the electron beam. The image is displayed by colliding with the fluorescent film 38 to excite and emit light.

【0056】以上述べた構成は、画像表示等に用いられ
る好適な画像形成装置を作製する上で必要な概略構成で
あり、例えば各部材の材料等、詳細な部分は上述内容に
限られるものではなく、画像形成装置の用途に適するよ
う適宜選択する。
The configuration described above is a schematic configuration necessary for producing a suitable image forming apparatus used for image display and the like, and the detailed parts such as the material of each member are not limited to the above contents. Instead, it is appropriately selected to suit the application of the image forming apparatus.

【0057】また、本発明の思想によれば、画像表示に
用いられる好適な画像形成装置に限るものでなく、感光
性ドラムと発光ダイオード等で構成された光プリンター
の発光ダイオード等の代替の発光源として、上述の画像
形成装置を用いることもできる。またこの際、上述のm
本の行方向配線とn本の列方向配線を、適宜選択するこ
とで、ライン状発光源だけでなく、2次元状の発光源と
しても応用できる。
Further, according to the concept of the present invention, the light emitting diode is not limited to a suitable image forming apparatus used for displaying an image, but an alternative light emitting diode such as a light emitting diode of an optical printer including a photosensitive drum and a light emitting diode is used. The image forming apparatus described above can also be used as a source. At this time, the above-mentioned m
By properly selecting one row-direction wiring and n column-direction wiring, it can be applied not only as a line-shaped light emitting source but also as a two-dimensional light-emitting source.

【0058】次に、本発明の特徴である凹部状溝に電極
層(配線電極)が埋め込まれている構造を有する基体上
に、先述した様な特性を有する表面伝導型放出素子を一
体化形成する例を説明する。
Next, the surface conduction electron-emitting device having the above-mentioned characteristics is integrally formed on the substrate having the structure in which the electrode layer (wiring electrode) is embedded in the recessed groove which is a feature of the present invention. An example will be described.

【0059】図1は、本発明の電子源に係る基体の一実
施態様を示しており、図1(a)は部分平面図、図1
(b)は図1(a)のA−A’の断面図、図1(c)は
図1(a)のB−B’の断面図である。
FIG. 1 shows one embodiment of a substrate according to the electron source of the present invention. FIG. 1 (a) is a partial plan view and FIG.
1B is a sectional view taken along the line AA ′ of FIG. 1A, and FIG. 1C is a sectional view taken along the line BB ′ of FIG.

【0060】本実施態様は、多数個の表面伝導型放出素
子を行列状にマトリクス配線したものである。これは、
先ず絶縁性基板11にX方向配線電極を形成するための
凹部状溝を直接形成する。
In this embodiment, a large number of surface conduction electron-emitting devices are arranged in matrix in a matrix. this is,
First, a concave groove for forming an X-direction wiring electrode is directly formed on the insulating substrate 11.

【0061】次に、配線電極材料を該凹部に充填し、絶
縁性基板11中にX方向配線電極12を得る。
Next, the wiring electrode material is filled in the recesses to obtain the X-direction wiring electrode 12 in the insulating substrate 11.

【0062】次に、絶縁体層13を基板上全面に形成す
る。
Next, the insulator layer 13 is formed on the entire surface of the substrate.

【0063】続いて、X方向配線電極12上の絶縁体層
13に素子電極5と接続するためのコンタクトホール1
5’を開ける。
Subsequently, a contact hole 1 for connecting to the element electrode 5 is formed in the insulator layer 13 on the X-direction wiring electrode 12.
Open 5 '.

【0064】更に、Y方向配線電極14を形成するため
の凹部状溝を絶縁体層13に形成する。
Further, a concave groove for forming the Y-direction wiring electrode 14 is formed in the insulator layer 13.

【0065】更に、配線電極材料を絶縁体層13に形成
したコンタクトホール15’及びY方向配線電極形成用
凹部状溝に充填し、絶縁体層13中に結線15及びY方
向配線電極14を得る。
Further, the wiring electrode material is filled in the contact hole 15 ′ formed in the insulating layer 13 and the concave groove for forming the Y-direction wiring electrode to obtain the connection 15 and the Y-direction wiring electrode 14 in the insulating layer 13. .

【0066】以上の様にしてX方向及びY方向配線電極
が埋め込まれた基体上に、表面伝導型放出素子の素子電
極5及び6を各々Y方向配線電極14及び結線15に接
続されるようにして、先述した素子の作成方法により表
面伝導型放出素子を一体化形成する。
As described above, the device electrodes 5 and 6 of the surface conduction electron-emitting device are connected to the Y-direction wiring electrode 14 and the wire connection 15, respectively, on the substrate in which the X-direction and Y-direction wiring electrodes are embedded. Then, the surface conduction electron-emitting device is integrally formed by the above-described method for manufacturing the device.

【0067】本発明において、上記凹部状溝の深さは基
本的に制限はないが、一般に薄膜で成膜する厚み以上す
なわち約10μm以上の深さであれば薄膜法に比べて配
線の厚みを厚くすることができ、低抵抗配線としての効
果を生じる。
In the present invention, the depth of the recessed groove is basically not limited, but generally, if the depth is not less than the thickness for forming a thin film, that is, about 10 μm or more, the wiring thickness is smaller than that of the thin film method. The thickness can be increased, and an effect as a low resistance wiring is produced.

【0068】また液晶表示装置(LCD)のような配線
では、TN液晶のセル厚が7μm位となるため、一般に
は基板上に10μm厚の配線が存在することができな
い。すなわち、セル厚の制御ができない等の問題を生じ
る。本発明による配線は基板に埋め込まれているため、
これらの表示装置に用いる場合にも充分に低抵抗配線と
して形成できるため有効である。
In a wiring such as a liquid crystal display device (LCD), since the cell thickness of TN liquid crystal is about 7 μm, generally a wiring having a thickness of 10 μm cannot exist on the substrate. That is, there arises a problem that the cell thickness cannot be controlled. Since the wiring according to the present invention is embedded in the substrate,
Even when used in these display devices, it is effective because it can be formed as a sufficiently low resistance wiring.

【0069】上記凹部状溝の加工方法は特に限定するも
のではないが、例えば一般的に良く知られるダイシング
ソーによる機械的切削法やその他の機械的切削法、ある
いは型を用いたプレスによる圧縮法等を用いることがで
きる。
The method for processing the recessed groove is not particularly limited, but for example, a mechanical cutting method using a dicing saw, which is generally well known, or other mechanical cutting method, or a compression method using a die press. Etc. can be used.

【0070】また、上記配線電極の形成方法としては、
メッキ膜を形成するメッキ法や導電性ペーストを用いた
ブレードコート法等を用いることができる。配線電極材
料として導電性ペーストを用いた場合、導電性ペースト
の焼成温度は、基板をガラス材とした場合550℃〜6
00℃の範囲で推奨される。
As a method of forming the wiring electrode,
A plating method for forming a plating film, a blade coating method using a conductive paste, or the like can be used. When a conductive paste is used as the wiring electrode material, the firing temperature of the conductive paste is 550 ° C. to 6 when the substrate is a glass material.
Recommended in the range of 00 ° C.

【0071】また、絶縁体層は、電気駆動上、充分に絶
縁されれば、その寸法,厚みは特に限定されない。絶縁
体層として例えば絶縁性ガラスペーストを用いる場合に
は、スクリーン印刷あるいはディップ塗布法を用いて形
成することができる。
The dimensions and thickness of the insulating layer are not particularly limited as long as they are sufficiently insulated in terms of electric driving. When an insulating glass paste is used as the insulating layer, it can be formed by screen printing or dip coating.

【0072】以上の様な構成を有する本発明の電子源及
び該電子源を具備する画像形成装置は、埋め込み構造の
ため各配線用電極を厚くすることができ、低抵抗配線が
実現できる。また、凹部状溝加工精度により、配線形状
が制御できるため、各配線の寸法精度が向上する利点を
有している。一般的にはスクリーン印刷などでは、スク
リーンの伸び、ペーストの流動などにより印刷配線の絶
対寸法精度を精密に制御することは困難であった。
The electron source of the present invention having the above-described structure and the image forming apparatus equipped with the electron source have a buried structure, so that each wiring electrode can be made thick and low resistance wiring can be realized. Further, since the wiring shape can be controlled by the concave groove processing accuracy, there is an advantage that the dimensional accuracy of each wiring is improved. Generally, in screen printing and the like, it is difficult to precisely control the absolute dimensional accuracy of printed wiring due to screen elongation, paste flow, and the like.

【0073】更に、各配線,絶縁体層が平坦な状態で形
成されるため、多層配線構造において下部電極のエッジ
の部分で絶縁層が薄く形成されてその部分で絶縁破壊を
生じるという問題がなくなる。また、積層される膜面に
段差を生じないため、段切れ等の問題も生じなくなる等
の利点を有している。更には、基体表面上の構造が簡素
化されるため、大面積化した際に生じる種々の障害物が
なく、電子光学系の設計自由度が拡大する。
Further, since each wiring and the insulating layer are formed in a flat state, there is no problem that the insulating layer is thinly formed at the edge portion of the lower electrode in the multilayer wiring structure and dielectric breakdown occurs at that portion. . Further, since there is no step on the film surface to be laminated, there is an advantage that problems such as step breakage do not occur. Furthermore, since the structure on the surface of the substrate is simplified, there are no various obstacles that occur when the area is increased, and the degree of freedom in designing the electron optical system is expanded.

【0074】また、本発明の構成によれば容易にXYマ
トリクス状に多数の素子を配置することができ、大画面
の画像表示装置を提供できる。なお、図1においてX方
向配線電極12,Y方向配線電極14を凹部状溝に充填
したが、これに限らず、一方の配線電極のみを凹部状溝
に充填するだけでも良い。
Further, according to the configuration of the present invention, a large number of elements can be easily arranged in an XY matrix, and a large-screen image display device can be provided. Although the recessed groove is filled with the X-direction wiring electrode 12 and the Y-direction wiring electrode 14 in FIG. 1, the present invention is not limited to this, and only one wiring electrode may be filled into the recessed groove.

【0075】[0075]

【実施例】次に、本発明の実施例を説明する。EXAMPLES Next, examples of the present invention will be described.

【0076】実施例1 本実施例は図1に示したような構成を有する電子源基板
を作成し、これを用いて画像形成装置を作成したもので
ある。
Example 1 In this example, an electron source substrate having the structure shown in FIG. 1 was prepared, and an image forming apparatus was prepared by using the electron source substrate.

【0077】先ず初めに、40cm 角,厚さ3mm程度
の青板ガラスからなる絶縁性基板11を十分洗浄した
後、X方向配線電極12を形成するための凹部状溝を絶
縁性基板11に直接形成した。溝の形成は一般的に良く
知られるダイシングソー(商品名ディスコカッタ:ディ
スコ社製)により行った。本実施例では、このX方向配
線電極形成用凹部は、幅100μm,深さ100μmと
した。
First, 40 cm Corner, thickness about 3mm
The insulating substrate 11 made of soda lime glass was thoroughly washed.
After that, the concave groove for forming the X-direction wiring electrode 12 is cut off.
It was formed directly on the edge substrate 11. Groove formation is generally good
Known dicing saw (trade name Disco Cutter: Di
SCO). In this embodiment, this X-direction
The line electrode forming recess has a width of 100 μm and a depth of 100 μm.
did.

【0078】次に配線電極材料である銀ペーストを、ブ
レードコータを使用して絶縁性基板11に形成した凹部
に充填する。更に、580℃程度で15分焼成して絶縁
性基板11中にX方向配線電極12を得た。
Next, a silver paste which is a wiring electrode material is used to fill the recesses formed in the insulating substrate 11 using a blade coater. Further, it was baked at about 580 ° C. for 15 minutes to obtain the X-direction wiring electrode 12 in the insulating substrate 11.

【0079】次に、スクリーン印刷によって絶縁性ガラ
スペーストを基板上全面に印刷し、580℃程度で15
分間焼成して絶縁体層13とした。この時の絶縁体層1
3の厚さは80μmとした。
Next, an insulating glass paste is printed on the entire surface of the substrate by screen printing, and the paste is applied at about 580 ° C. for 15 minutes.
It was baked for minutes to form an insulator layer 13. Insulator layer 1 at this time
The thickness of 3 was 80 μm.

【0080】続いて、X方向配線電極12上の絶縁体層
13に素子電極6と接続するためのコンタクトホール1
5’を開け、更に、X方向配線電極と交差する方向にY
方向配線電極14を形成するための凹部状溝を絶縁体層
13にダイシングソーにより形成した。Y方向配線電極
形成用凹部は幅100μm,深さ60μmとした。
Subsequently, a contact hole 1 for connecting to the element electrode 6 is formed in the insulator layer 13 on the X-direction wiring electrode 12.
Open 5'and then Y in the direction that intersects the X direction wiring electrode.
A concave groove for forming the directional wiring electrode 14 was formed in the insulator layer 13 with a dicing saw. The recess for Y-direction wiring electrode formation had a width of 100 μm and a depth of 60 μm.

【0081】更に、配線電極材料である銀ペーストをブ
レードコータを使用して、絶縁体層13に形成したコン
タクトホール及びY方向配線電極形成用凹部状溝に同時
充填した。更に、580℃程度で15分焼成して絶縁体
層13中に結線15及びY方向配線電極14を得た。
Further, a silver paste, which is a wiring electrode material, was simultaneously filled in the contact hole formed in the insulator layer 13 and the concave groove for forming the Y-direction wiring electrode by using a blade coater. Further, it was baked at about 580 ° C. for 15 minutes to obtain a wire 15 and a Y-direction wiring electrode 14 in the insulator layer 13.

【0082】このように形成されたX,Yマトリクス状
の埋め込み配線電極は、連続且つ平坦な膜となり、その
抵抗率は膜厚100μmで約1mΩ/□以下と、充分低
抵抗とすることができた。また、埋め込み状態も良好で
あった。
The thus formed X, Y matrix-shaped embedded wiring electrodes are continuous and flat films, and the resistivity thereof is about 1 mΩ / □ or less at a film thickness of 100 μm, which is a sufficiently low resistance. It was The embedded state was also good.

【0083】更に、本実施例において電極の形成法にメ
ッキ法による金メッキ膜を用いた場合には、先ずはじめ
に凹部状溝を形成した基板上全面に真空成膜によりNi
膜を全面形成し、凹部状溝以外の不要なNi膜はフォト
リソグラフィ,エッチングにより除去した。続いてNi
を電極として電解メッキを行ないAu電極を形成した。
Further, in the case where the gold plating film by the plating method is used as the electrode forming method in the present embodiment, first, Ni is formed by vacuum film formation on the entire surface of the substrate in which the concave groove is formed first.
The film was formed on the entire surface, and the unnecessary Ni film other than the concave groove was removed by photolithography and etching. Then Ni
Was used as an electrode to perform electrolytic plating to form an Au electrode.

【0084】このように形成されたメッキ法による埋め
込み電極も、その抵抗率は膜厚100μmで約1mΩ/
□以下と充分低抵抗とすることができた。
The embedded electrode formed by the plating method as described above also has a resistivity of about 1 mΩ / at a film thickness of 100 μm.
□ The resistance was sufficiently low as below.

【0085】続いて、フォトリソグラフィ技術とエッチ
ング技術により図6に示したような表面伝導型放出素子
を形成する。
Subsequently, the surface conduction electron-emitting device as shown in FIG. 6 is formed by the photolithography technique and the etching technique.

【0086】先ず、素子電極5,6と素子電極間ギャッ
プと成るべきパターンをホトレジスト(RD−2000
N−41 日立化成社製)形成し、真空蒸着法により、
厚さ50ÅのTi、厚さ1000ÅのNiを順次堆積し
た。ホトレジストパターンを有機溶剤で溶解し、Ni/
Ti堆積膜をリフトオフし、素子電極間隔L1は3ミク
ロンとし、素子電極の幅W1を300ミクロン、を有す
る素子電極5,6を形成した。
First, a pattern to form the device electrodes 5 and 6 and the gap between the device electrodes is formed by a photoresist (RD-2000).
N-41 manufactured by Hitachi Chemical Co., Ltd.) and formed by a vacuum vapor deposition method.
Ti with a thickness of 50Å and Ni with a thickness of 1000Å were sequentially deposited. Dissolve the photoresist pattern with an organic solvent and remove Ni /
The Ti deposition film was lifted off, the device electrode interval L 1 was set to 3 μm, and the device electrodes 5 and 6 having the device electrode width W 1 of 300 μm were formed.

【0087】次に、図11に示されるような、素子電極
間ギャップL1及びこの近傍に開口を有するマスクによ
り膜厚1000ÅのCr膜を真空蒸着により堆積・パタ
ーニングし、そのうえに有機パラジウム(ccp423
0奥野製薬(株)社製)をスピンナーにより回転塗布、
300℃で10分間の加熱焼成処理をした。また、こう
して形成された主元素としてパラジウムよりなる微粒子
からなる電子放出部形成用薄膜2の膜厚は100Å、シ
ート抵抗値は5×10の4乗Ω/□であった。なおここ
で述べる微粒子膜とは、上述したように、複数の微粒子
が集合した膜であり、その微細構造として、微粒子が個
々に分散配置した状態のみならず、微粒子が互いに隣
接、あるいは、重なり合った状態(島状も含む)の膜を
さし、その粒径とは、前記状態で粒子形状が認識可能な
微粒子についての径をいう。
Next, as shown in FIG. 11, a Cr film having a film thickness of 1000 Å is deposited and patterned by vacuum evaporation using a mask having an inter-element electrode gap L 1 and an opening in the vicinity thereof, and organopalladium (ccp423) is formed on the Cr film.
0 Okuno Pharmaceutical Co., Ltd.) spin coated with a spinner,
It was heated and baked at 300 ° C. for 10 minutes. Further, the film thickness of the electron-emitting-portion-forming thin film 2 formed of fine particles of palladium as the main element thus formed was 100Å, and the sheet resistance value was 5 × 10 4 Ω / □. Note that the fine particle film described here is a film in which a plurality of fine particles are aggregated as described above, and as a fine structure, not only the fine particles are individually dispersed and arranged, but also the fine particles are adjacent to each other or overlap each other. A film in a state (including an island shape) is referred to, and the particle diameter thereof means a diameter of fine particles whose particle shape can be recognized in the above state.

【0088】続いて、Cr膜および焼成後の電子放出部
形成用薄膜2を酸エッチャントによりエッチングして所
望のパターンを形成した。
Subsequently, the Cr film and the thin film 2 for forming an electron emission portion after firing were etched by an acid etchant to form a desired pattern.

【0089】つぎに、以上のようにして作成した電子源
基板を用いて画像形成装置を構成した例を、図3と図4
を用いて説明する。
Next, an example in which an image forming apparatus is configured by using the electron source substrate created as described above will be described with reference to FIGS.
Will be explained.

【0090】以上のようにして多数の表面伝導型放出素
子を作成した電子源基板31をリアプレート32上に固
定した後、基板31の5mm上方に、フェースプレート
40(ガラス基板37の内面に蛍光膜38とメタルバッ
ク39が形成されて構成される)を支持枠33を介し配
置し、フェースプレート40、支持枠33、リアプレー
ト32の接合部にフリットガラスを塗布し、大気中ある
いは窒素雰囲気中で400℃ないし500℃で10分以
上焼成することで封着した(図3参照)。またリアプレ
ート32への基板31の固定もフリットガラスで行っ
た。
After fixing the electron source substrate 31 on which a large number of surface conduction electron-emitting devices have been formed as described above on the rear plate 32, the face plate 40 (fluorescent on the inner surface of the glass substrate 37) is placed 5 mm above the substrate 31. (A film 38 and a metal back 39 are formed) are arranged via a support frame 33, and frit glass is applied to the joint portion of the face plate 40, the support frame 33, and the rear plate 32 in the atmosphere or nitrogen atmosphere. It was sealed by baking at 400 ° C. to 500 ° C. for 10 minutes or more (see FIG. 3). The frit glass was also used to fix the substrate 31 to the rear plate 32.

【0091】図3において、34は電子放出素子、3
5,36はそれぞれX方向及びY方向の配線である。
In FIG. 3, 34 is an electron-emitting device and 3
Reference numerals 5 and 36 denote wirings in the X direction and the Y direction, respectively.

【0092】蛍光膜38は、モノクロームの場合は蛍光
体のみから成るが、本実施例では蛍光体はストライプ形
状(図4参照)を採用し、先にブラックストライプを形
成し、その間隙部に各蛍光体を塗布し、蛍光膜38を作
製した。ブラックストライプの材料として通常良く用い
られている黒鉛を主成分とする材料を用いた。
In the case of monochrome, the fluorescent film 38 is made of only the fluorescent material, but in this embodiment, the fluorescent material adopts a stripe shape (see FIG. 4), a black stripe is first formed, and each space is formed in the gap. A phosphor was applied to form a phosphor film 38. As a material for the black stripe, a material containing graphite as a main component, which is often used, was used.

【0093】ガラス基板37に蛍光体を塗布する方法は
スラリー法を用いた。
The method of applying the phosphor to the glass substrate 37 was the slurry method.

【0094】また、蛍光膜38の内面側には通常メタル
バック39が設けられる。メタルバックは、蛍光膜作製
後、蛍光膜の内面側表面の平滑化処理(通常フィルミン
グと呼ばれる)を行い、その後、Alを真空蒸着するこ
とで作製した。
A metal back 39 is usually provided on the inner surface side of the fluorescent film 38. The metal back was manufactured by performing a smoothing process (usually called filming) on the inner surface of the fluorescent film after manufacturing the fluorescent film, and then vacuum-depositing Al.

【0095】フェースプレート40には、更に蛍光膜3
8の導電性を高めるため、蛍光膜38の外面側に透明電
極(不図示)が設けられる場合もあるが、本実施例で
は、メタルバックのみで十分な導電性が得られたので省
略した。
The face plate 40 is further provided with a fluorescent film 3
A transparent electrode (not shown) may be provided on the outer surface side of the fluorescent film 38 in order to enhance the conductivity of No. 8, but in this embodiment, it was omitted because sufficient conductivity was obtained only by the metal back.

【0096】前述の封着を行う際、カラーの場合は各色
蛍光体と電子放出素子とを対応させなくてはいけないた
め、十分な位置合わせを行った。
At the time of performing the above-mentioned sealing, in the case of a color, the phosphors of the respective colors and the electron-emitting devices have to correspond to each other, so that sufficient alignment is performed.

【0097】以上のようにして完成したガラス容器内の
雰囲気を排気管(図示せず)を通じ真空ポンプにて排気
し、十分な真空度に達した後、容器外端子DX1〜DXm
Y1〜DYnを通じ電子放出素子34の素子電極間に電圧
を印加し、電子放出部形成用薄膜2を通電処理(フォー
ミング処理)することにより電子放出部3を作成した。
フォーミング処理の電圧波形を図8に示す。
The atmosphere inside the glass container completed as described above is exhausted by a vacuum pump through an exhaust pipe (not shown), and after reaching a sufficient degree of vacuum, the external terminals D X1 to D Xm and D A voltage was applied between the device electrodes of the electron-emitting device 34 through Y1 to D Yn , and the electron-emitting region forming thin film 2 was energized (forming process) to form the electron-emitting region 3.
FIG. 8 shows the voltage waveform of the forming process.

【0098】図8中、T1及びT2は電圧波形のパルス幅
とパルス間隔であり、本実施例ではT1を1ミリ秒、T2
を10ミリ秒とし、三角波の波高値(フォーミング時の
ピーク電圧)は5Vとし、フォーミング処理は約1×1
0マイナス6乗torrの真空雰囲気下で60秒間行っ
た。
In FIG. 8, T 1 and T 2 are the pulse width and the pulse interval of the voltage waveform. In this embodiment, T 1 is 1 millisecond and T 2 is
Is 10 milliseconds, the peak value of the triangular wave (peak voltage during forming) is 5 V, and the forming process is about 1 × 1.
It was carried out for 60 seconds in a vacuum atmosphere of 0 minus 6 torr.

【0099】このように作成された電子放出部3は、パ
ラジウム元素を主成分とする微粒子が分散配置された状
態となり、その微粒子の平均粒径は30Åであった。
In the electron-emitting portion 3 thus produced, fine particles containing palladium as a main component were dispersed and arranged, and the average particle diameter of the fine particles was 30Å.

【0100】次に、10のマイナス6乗[Torr]程
度の真空度で、不図示の排気管をガスバーナーで熱する
ことで溶着し外囲器の封止を行った。
Next, an exhaust pipe (not shown) was heated by a gas burner at a vacuum degree of about 10 <-6> [Torr] to weld and seal the envelope.

【0101】最後に封止後の真空度を維持するために、
ゲッター処理を行った。これは封止を行う直前に、高周
波加熱等の加熱法により、画像形成装置内の所定の位置
(不図示)に配置されたゲッターを加熱し、蒸着膜を形
成する処理した。ゲッターはBaを主成分とした。
Finally, in order to maintain the degree of vacuum after sealing,
Getter processing was performed. Immediately before sealing, a getter arranged at a predetermined position (not shown) in the image forming apparatus was heated by a heating method such as high-frequency heating to form a vapor deposition film. The getter was mainly composed of Ba.

【0102】以上のように完成した本発明の画像表示装
置において、各電子放出素子には、容器外端子DX1〜D
Xm,DY1〜DYnを通じ、走査信号及び変調信号を不図示
の信号発生手段によりそれぞれ、印加することにより電
子放出させ、高圧端子Hvを通じ、メタルバック39に
数kV以上の高圧を印加し、電子ビームを加速し、蛍光
膜38に衝突させ、励起・発光させることで画像を表示
した。
In the image display device of the present invention completed as described above, each of the electron-emitting devices has terminals D X1 to D X outside the container.
Electrons are emitted by applying a scanning signal and a modulation signal through Xm and D Y1 to D Yn respectively by a signal generating means (not shown), and a high voltage of several kV or more is applied to the metal back 39 through a high voltage terminal Hv. An image was displayed by accelerating the electron beam, causing it to collide with the fluorescent film 38, and exciting and emitting light.

【0103】以上説明したように本実施例による埋め込
み電極で構成される電子源によれば、埋め込み構造にす
ることで各配線用電極を厚くすることができ、低抵抗配
線を実現できた。また、凹部状溝加工精度により、配線
形状が制御でき、各配線の寸法精度が向上した。
As described above, according to the electron source composed of the buried electrode according to the present embodiment, each wiring electrode can be thickened and the low resistance wiring can be realized by adopting the buried structure. Further, the wiring shape can be controlled by the processing accuracy of the recessed groove, and the dimensional accuracy of each wiring is improved.

【0104】更に、各配線,絶縁層が平坦な状態で形成
されるため、多層配線構造で問題となっていた下部電極
のエッジの部分での絶縁破壊を生じない。また、積層さ
れる膜面に段差を生じないため、段切れ等の問題をも生
じなかった。更に、本発明による本実施例の電子源及び
画像形成装置では、電子源基板の表面形状が簡素化さ
れ、大面積化した際に生じる種々の障害物がなく、電子
光学系の計設自由度が拡大する。
Furthermore, since each wiring and insulating layer are formed in a flat state, dielectric breakdown does not occur at the edge portion of the lower electrode, which is a problem in the multilayer wiring structure. Further, since there is no step on the film surface to be laminated, there is no problem such as step breakage. Further, in the electron source and the image forming apparatus of the present embodiment according to the present invention, the surface shape of the electron source substrate is simplified, there are no various obstacles that occur when the area is increased, and the degree of freedom in instrumentation of the electron optical system is high. Expands.

【0105】また、本実施例の構成によれば、容易に
X,Yマトリクス状に多数の表面伝導型放出素子を配置
することができ、大画面の画像形成装置の作成に適して
いる。
Further, according to the structure of this embodiment, a large number of surface conduction electron-emitting devices can be easily arranged in an X, Y matrix, which is suitable for the production of a large-screen image forming apparatus.

【0106】実施例2 本実施例は図2に示すような構成を有する電子源基板を
作成し、これを用いて画像形成装置を作成したものであ
る。
Example 2 In this example, an electron source substrate having a structure as shown in FIG. 2 was produced, and an image forming apparatus was produced using this.

【0107】尚、図2(a)は該電子源基板の部分平面
図であり、図2(b)は図2(a)A−A’の断面図で
ある。
2 (a) is a partial plan view of the electron source substrate, and FIG. 2 (b) is a sectional view taken along the line AA 'of FIG. 2 (a).

【0108】先ず初めに、40cm 角,厚さ3mm程度
の青板ガラスからなる絶縁性基板21を十分洗浄した
後、ライン配線電極22を形成するための凹部状溝を絶
縁性基板21に直接形成した。溝の形成は実施例1の方
法で行なった。
First, 40 cm Corner, thickness about 3mm
The insulating substrate 21 made of soda-lime glass was thoroughly washed.
After that, the concave groove for forming the line wiring electrode 22 is cut off.
It was formed directly on the edge substrate 21. The groove is formed in Example 1
Done by law.

【0109】次に、配線電極材料である銀ペーストをブ
レードコータを使用して絶縁性基板21に形成した凹部
状溝に充填する。更に、580℃程度で15分焼成し
て、絶縁性基板21中にライン配線電極22を得た。
Next, a silver paste, which is a wiring electrode material, is filled in the concave groove formed in the insulating substrate 21 using a blade coater. Furthermore, the line wiring electrode 22 was obtained in the insulating substrate 21 by baking at about 580 ° C. for 15 minutes.

【0110】このように形成されたライン配線の埋め込
み電極は、実施例1と同様充分低抵抗とすることができ
た。
The buried electrode of the line wiring thus formed could have a sufficiently low resistance as in the first embodiment.

【0111】また、電極形成法にメッキ法による金メッ
キ膜を用いた場合も、実施例1と同様に充分低抵抗とす
ることができた。
Also, when a gold plating film formed by a plating method was used as the electrode forming method, the resistance could be made sufficiently low as in Example 1.

【0112】続いて、フォトリソグラフィ技術とエッチ
ング技術により、図6に示したような表面伝導型放出素
子を、素子電極5及び6がライン配線電極22に接続さ
れるように、実施例1と同様にして形成した。
Subsequently, the surface conduction electron-emitting device as shown in FIG. 6 is formed by the photolithography technique and the etching technique in the same manner as in Example 1 so that the device electrodes 5 and 6 are connected to the line wiring electrode 22. It was formed.

【0113】つぎに、以上のようにして作成した電子源
基板に対して、実施例1と同様にしてフォーミング処理
を行った。
Next, the electron source substrate produced as described above was subjected to a forming treatment in the same manner as in Example 1.

【0114】本構成の電子源において、電子放出部を複
数の短冊配線を面状に配置し、この配線と直交して、電
子放出部上部に開口を有する複数の短冊状グリッド電極
を配置させ、電子放出素子配線とグリッド電極に印加す
る駆動電圧を制御して、任意の電子放出素子より電子放
出させることができる。
In the electron source of this structure, a plurality of strip-shaped wirings are arranged in the electron-emitting portion in a plane shape, and a plurality of strip-shaped grid electrodes having openings are arranged above the electron-emitting portions so as to be orthogonal to the wirings. By controlling the drive voltage applied to the electron-emitting device wiring and the grid electrode, electrons can be emitted from any electron-emitting device.

【0115】更に実施例1と同様に、本実施例の電子源
を真空容器内に複数配置し、フェースプレートを対向さ
せて、電子放出素子より放出された電子線を蛍光体に選
択的に照射することによって蛍光体を発光させることに
より画像形成装置とすることができた。
Further, as in the first embodiment, a plurality of electron sources of this embodiment are arranged in a vacuum container, face plates are opposed to each other, and the phosphor is selectively irradiated with the electron beam emitted from the electron-emitting device. As a result, the phosphor was made to emit light, whereby an image forming apparatus could be obtained.

【0116】以上説明した様に本実施例による埋め込み
電極で構成される電子源によれば、埋め込み構造とする
ことでライン配線用電極を厚くすることができ、低抵抗
配線を実現できた。また、凹部状溝加工精度により、各
配線の寸法精度が決定され、各配線の寸法精度が向上し
た。
As described above, according to the electron source composed of the buried electrode according to the present embodiment, the buried wiring structure can increase the thickness of the line wiring electrode and realize the low resistance wiring. Further, the dimensional accuracy of each wiring is determined by the concave groove machining accuracy, and the dimensional accuracy of each wiring is improved.

【0117】更に本実施例では、絶縁基板中にライン配
線電極を埋め込んでいるため絶縁層を設ける必要がな
く、また、段差がないために平坦性に優れている。
Further, in this embodiment, since the line wiring electrode is embedded in the insulating substrate, it is not necessary to provide an insulating layer, and since there is no step, the flatness is excellent.

【0118】加えて、本実施例の電子源及び画像形成装
置では、電子源基板の表面形状が簡素化され、大面積化
した際に生じる種々の障害物がなく、電子光学系の設計
自由度が拡大する。また、容易にライン状に多数の表面
伝導型放出素子を配置することができ、大画面の画像形
成装置の作製に適している。
In addition, in the electron source and the image forming apparatus of this embodiment, the surface shape of the electron source substrate is simplified, there are no various obstacles that occur when the area is increased, and the degree of freedom in designing the electron optical system is high. Expands. Further, a large number of surface conduction electron-emitting devices can be easily arranged in a line, which is suitable for manufacturing a large-screen image forming apparatus.

【0119】更に本発明の応用として、上記実施例1及
び実施例2の電子源の形成方法により、長さ40cmの
アレイ状発光素子を作製し、感光性ドラム上に配置する
ことにより、電子写真記録装置を構成することができ
た。
Further, as an application of the present invention, an array-like light emitting element having a length of 40 cm is prepared by the method of forming an electron source of the above-mentioned Embodiments 1 and 2 and is arranged on a photosensitive drum to obtain an electrophotographic image. The recording device could be constructed.

【0120】さらには、電子写真記録装置にアレイ状発
光素子を作製した場合においても同様の効果を得ること
ができる。
Further, similar effects can be obtained even when the array light emitting elements are manufactured in the electrophotographic recording device.

【0121】[0121]

【発明の効果】以上説明したように、本発明によれば以
下の効果を奏する。
As described above, the present invention has the following effects.

【0122】(1)配線用電極を精度良く容易に厚く形
成でき、低抵抗配線を実現できたことにより、画像形成
装置等の大面積化の際に問題とされていた配線抵抗の増
大による画像むらの発生を防止でき、高精細大画面の画
像形成装置が得られる。
(1) Since the wiring electrodes can be formed accurately and easily with a large thickness and a low resistance wiring can be realized, an image due to an increase in wiring resistance, which has been a problem when the area of an image forming apparatus or the like is enlarged, is obtained. It is possible to prevent the occurrence of unevenness and obtain an image forming apparatus with a high definition and large screen.

【0123】(2)電子源基体表面の構造が簡素化され
平坦化されると共に、多層配線構造において問題とされ
ていた絶縁破壊等を解消できるため、電子光学系の設計
自由度が拡大し、高信頼度の大画面画像形成装置を得る
ことができる。
(2) The structure of the surface of the electron source substrate is simplified and flattened, and the dielectric breakdown, which has been a problem in the multilayer wiring structure, can be eliminated, so that the degree of freedom in designing the electron optical system can be increased. A large-screen image forming apparatus with high reliability can be obtained.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例1において、XYマトリクス配
線して形成した電子源基板の概略構成図である。
FIG. 1 is a schematic configuration diagram of an electron source substrate formed by XY matrix wiring in a first embodiment of the present invention.

【図2】本発明の実施例2において、ライン配線して形
成した電子源基板の概略構成図である。
FIG. 2 is a schematic configuration diagram of an electron source substrate formed by line wiring in Example 2 of the present invention.

【図3】本発明による画像形成装置の構成例を示す一部
切り欠き斜視図である。
FIG. 3 is a partially cutaway perspective view showing a configuration example of an image forming apparatus according to the present invention.

【図4】本発明による画像形成装置における蛍光膜の構
成例を示す図である。
FIG. 4 is a diagram showing a configuration example of a fluorescent film in the image forming apparatus according to the present invention.

【図5】表面伝導型放出素子の一例を示す構成図であ
る。
FIG. 5 is a configuration diagram showing an example of a surface conduction electron-emitting device.

【図6】本発明に係る表面伝導型放出素子の実施態様例
を示す概略構成図である。
FIG. 6 is a schematic configuration diagram showing an embodiment example of a surface conduction electron-emitting device according to the present invention.

【図7】本発明に係る表面伝導型放出素子の製造方法の
一例を示す概略的な断面図である。
FIG. 7 is a schematic cross-sectional view showing an example of a method of manufacturing a surface conduction electron-emitting device according to the present invention.

【図8】表面伝導型放出素子の通電フォーミングの電圧
波形の一例である。
FIG. 8 is an example of a voltage waveform of energization forming of the surface conduction electron-emitting device.

【図9】表面伝導型放出素子の電子放出特性の測定評価
装置を示す概略構成図である。
FIG. 9 is a schematic configuration diagram showing an apparatus for measuring and evaluating electron emission characteristics of a surface conduction electron-emitting device.

【図10】多数の表面伝導型放出素子を単純マトリクス
配線して構成した電子源基板の概略図である。
FIG. 10 is a schematic view of an electron source substrate configured by simple matrix wiring of a large number of surface conduction electron-emitting devices.

【図11】本発明の電子源の製造工程にかかわる素子平
面図である。
FIG. 11 is a plan view of an element involved in the manufacturing process of the electron source of the present invention.

【符号の説明】[Explanation of symbols]

11 絶縁性基板 12 X方向配線電極 13 絶縁体層 14 Y方向配線電極 15 結線 15’ コンタクトホール 21 絶縁性基板 22 ライン配線電極 31 電子源基板 32 リアプレート 33 支持枠 34 電子放出素子 35 行方向配線 36 列方向配線 37 ガラス基板 38 蛍光膜 39 メタルバック 40 フェースプレート 41 外囲器 42 黒色導電材 43 蛍光体 1 絶縁性基板 2 電子放出部形成用薄膜 3 電子放出部 4 電子放出部を含む薄膜 5 素子電極 6 素子電極 90 電流計 91 電源 92 電流計 93 高圧電源 94 アノード電極 111 絶縁性基板 112 X方向配線 113 Y方向配線 114 表面伝導型放出素子 115 結線 11 Insulating Substrate 12 X Direction Wiring Electrode 13 Insulator Layer 14 Y Direction Wiring Electrode 15 Connection 15 'Contact Hole 21 Insulating Substrate 22 Line Wiring Electrode 31 Electron Source Substrate 32 Rear Plate 33 Support Frame 34 Electron Emitting Element 35 Row Direction Wiring 36 Directional Wiring 37 Glass Substrate 38 Fluorescent Film 39 Metal Back 40 Face Plate 41 Envelope 42 Black Conductive Material 43 Fluorescent Material 1 Insulating Substrate 2 Electron Emitting Part Forming Thin Film 3 Electron Emitting Part 4 Thin Film Including Electron Emitting Part 5 Element electrode 6 Element electrode 90 Ammeter 91 Power source 92 Ammeter 93 High voltage power source 94 Anode electrode 111 Insulating substrate 112 X direction wiring 113 Y direction wiring 114 Surface conduction type emission element 115 Connection

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 絶縁性基板もしくは該基板上の絶縁体層
に設けられた凹部状溝に電極層が埋め込まれている構造
を有する基体に、表面伝導型放出素子を一体化形成して
なる構成を特徴とする電子源。
1. A structure in which a surface conduction electron-emitting device is integrally formed on a substrate having a structure in which an electrode layer is embedded in a recessed groove provided in an insulating substrate or an insulating layer on the substrate. An electron source characterized by.
【請求項2】 前記凹部状溝が、機械的切削または圧縮
法を用いて形成されたことを特徴とする請求項1に記載
の電子源。
2. The electron source according to claim 1, wherein the recessed groove is formed by using a mechanical cutting method or a compression method.
【請求項3】 前記電極材料が、メッキ膜または導電性
ペーストであることを特徴とする請求項1に記載の電子
源。
3. The electron source according to claim 1, wherein the electrode material is a plating film or a conductive paste.
【請求項4】 前記電極層が、メッキ法またはブレード
コート法を用いて形成されたことを特徴とする請求項1
に記載の電子源。
4. The electrode layer is formed by using a plating method or a blade coating method.
The electron source described in.
【請求項5】 請求項1〜4いずれかに記載の電子源を
具備する画像形成装置。
5. An image forming apparatus comprising the electron source according to claim 1.
JP34699193A 1993-12-27 1993-12-27 Method of manufacturing electron source and image forming apparatus Expired - Lifetime JP3044434B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34699193A JP3044434B2 (en) 1993-12-27 1993-12-27 Method of manufacturing electron source and image forming apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34699193A JP3044434B2 (en) 1993-12-27 1993-12-27 Method of manufacturing electron source and image forming apparatus

Publications (2)

Publication Number Publication Date
JPH07192605A true JPH07192605A (en) 1995-07-28
JP3044434B2 JP3044434B2 (en) 2000-05-22

Family

ID=18387190

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34699193A Expired - Lifetime JP3044434B2 (en) 1993-12-27 1993-12-27 Method of manufacturing electron source and image forming apparatus

Country Status (1)

Country Link
JP (1) JP3044434B2 (en)

Also Published As

Publication number Publication date
JP3044434B2 (en) 2000-05-22

Similar Documents

Publication Publication Date Title
JPH08315723A (en) Electron beam generator and image forming device using it
JP3372720B2 (en) Electron source substrate, image forming apparatus, and manufacturing method thereof
KR100378103B1 (en) Electron source, image forming apparatus, and manufacture method for electron source
JP3044434B2 (en) Method of manufacturing electron source and image forming apparatus
JPH08162001A (en) Electron source substrate, electron source, image forming device and manufacture
JP3205176B2 (en) Electron source, control method thereof, image forming apparatus and image forming method
JP3507454B2 (en) Manufacturing method of flat plate type image forming apparatus
JP4058187B2 (en) Electron source substrate, image display device, and electron source substrate manufacturing method
JPH0765708A (en) Manufacture of electron emission element and image formng device
JP3459705B2 (en) Method of manufacturing electron source substrate and method of manufacturing image forming apparatus
JP3450533B2 (en) Method of manufacturing electron source substrate and image forming apparatus
JPH07192614A (en) Manufacture of surface conduction type electron emitting element, surface conduction type electron emitting element manufactured by this manufacturing method and electron source and image forming device using this element
JP3207990B2 (en) Flat plate type image forming apparatus
JP3305169B2 (en) Electron beam generator and image forming apparatus using the same
JP3450565B2 (en) Method of manufacturing electron source substrate and image forming apparatus
JP3332673B2 (en) Electron source substrate, image forming apparatus, and manufacturing method thereof
JP3450425B2 (en) Electron source, method of manufacturing the same, and image forming apparatus
JP3478807B2 (en) Flat plate type image forming apparatus and method of manufacturing the same
JPH08180797A (en) Electron source, image forming apparatus using thereof, manufacture for electron source, and manufacture of image forming apparatus
JPH09245694A (en) Electron-source substrate, its manufacture, and image display device
JP3428760B2 (en) Image forming device
JPH08180800A (en) Electron source and manufacture of image display apparatus
JPH11312462A (en) Electron source board, image display device and manufacture of electron source board
JPH09245690A (en) Manufacture of matrix wiring, manufacture of electron source, electron source and image display device provided with this electron source
JP2002216616A (en) Substrate for electron source, picture display device, and manufacturing method therefor

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000201

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080317

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090317

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100317

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100317

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110317

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120317

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130317

Year of fee payment: 13