JPH0689195A - データ受信装置 - Google Patents
データ受信装置Info
- Publication number
- JPH0689195A JPH0689195A JP5102484A JP10248493A JPH0689195A JP H0689195 A JPH0689195 A JP H0689195A JP 5102484 A JP5102484 A JP 5102484A JP 10248493 A JP10248493 A JP 10248493A JP H0689195 A JPH0689195 A JP H0689195A
- Authority
- JP
- Japan
- Prior art keywords
- syndrome
- word
- data
- data word
- syndromes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/45—Soft decoding, i.e. using symbol reliability information
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04H—BROADCAST COMMUNICATION
- H04H2201/00—Aspects of broadcast communication
- H04H2201/10—Aspects of broadcast communication characterised by the type of broadcast system
- H04H2201/13—Aspects of broadcast communication characterised by the type of broadcast system radio data system/radio broadcast data system [RDS/RBDS]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Detection And Correction Of Errors (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
- Circuits Of Receivers In General (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】 （修正有）
【目的】ラジオ波を用いて、例えば他の情報と共に伝送
されるデータを受信する装置であって、許容語において
正しいと識別された正しくないビットが誤った補正を生
ぜさせることを回避する。 【構成】入力端子１、計数器２、データフリップフロッ
プ４、排他的オア回路３，６、オア回路１０、メモリ１
７、累算器１９、等価回路２１，２３等から装置が構成
される。受信されたデータ語Ｙと、パリティチェックマ
トリックスＫから、シンドロームが形成され、シンドロ
ームがエラー検出および、エラー補正のため用いられ、
２進の許容信号Ｑが導出される。許容語の中の１ビット
が、データ語の１ビットに配属されている。許容語から
形成されるシンドロームの少くとも２つが、パリティチ
ェックマトリックスＫの１つの行の値を有する時は、エ
ラー補正を実施しない。
されるデータを受信する装置であって、許容語において
正しいと識別された正しくないビットが誤った補正を生
ぜさせることを回避する。 【構成】入力端子１、計数器２、データフリップフロッ
プ４、排他的オア回路３，６、オア回路１０、メモリ１
７、累算器１９、等価回路２１，２３等から装置が構成
される。受信されたデータ語Ｙと、パリティチェックマ
トリックスＫから、シンドロームが形成され、シンドロ
ームがエラー検出および、エラー補正のため用いられ、
２進の許容信号Ｑが導出される。許容語の中の１ビット
が、データ語の１ビットに配属されている。許容語から
形成されるシンドロームの少くとも２つが、パリティチ
ェックマトリックスＫの１つの行の値を有する時は、エ
ラー補正を実施しない。
Description
【０００１】
【産業上の利用分野】本発明は、主請求範囲の上位概念
に記載のラジオ波を用いて伝送される、例えば他の情報
と共に伝送されるデータを受信する装置に関する。
に記載のラジオ波を用いて伝送される、例えば他の情報
と共に伝送されるデータを受信する装置に関する。
【０００２】この種のデータの受信は多種多様な障害を
受けることがある。そのため伝送エラーを検出および／
または補正するための方法および装置が公表されてい
る。いわゆるラジオデータシステム（ＲＤＳ）の場合、
補助搬送波がディジタル符号化された信号により変調さ
れ、しかもデータがそれぞれ４つのデータ語の群におい
て伝送される。この場合、それぞれ１つのデータ語は１
６ビットの情報語から形成され、さらに１つの検査語は
１０ビットから形成される。この検査語はラジオデータ
装置の場合、情報語から所定のアルゴリズムにより形成
される。この場合、固有の検査語にさらに、同期化のた
めに用いられるいわゆるオフセット語が重畳される。
受けることがある。そのため伝送エラーを検出および／
または補正するための方法および装置が公表されてい
る。いわゆるラジオデータシステム（ＲＤＳ）の場合、
補助搬送波がディジタル符号化された信号により変調さ
れ、しかもデータがそれぞれ４つのデータ語の群におい
て伝送される。この場合、それぞれ１つのデータ語は１
６ビットの情報語から形成され、さらに１つの検査語は
１０ビットから形成される。この検査語はラジオデータ
装置の場合、情報語から所定のアルゴリズムにより形成
される。この場合、固有の検査語にさらに、同期化のた
めに用いられるいわゆるオフセット語が重畳される。
【０００３】受信の際に、検査語を用いて復調した後に
エラー検査ならびにエラー補正が行なわれる。ラジオデ
ータ装置ＲＤＳの詳細な記載は刊行物：“Ｓｐｅｃｉｆ
ｉｃａｔｉｏｎｓ ｏｆ ｔｈｅ Ｒａｄｉｏ Ｄａｔ
ａ Ｓｙｓｔｅｍ ＲＤＳｆｏｒ ＶＨＦ／ＦＭ Ｓｏ
ｕｎｄ Ｂｒｏａｄｃａｓｔｉｎｇ”Ｔｅｃｈ．３２４
４−Ｅ，Ｍａｅｒｚ １９８４，Ｅｕｒｏｐｅａｎ Ｂ
ｒｏａｄｃａｓｔｉｎｇ Ｕｎｉｏｎ （ＥＢＵ）出
版。
エラー検査ならびにエラー補正が行なわれる。ラジオデ
ータ装置ＲＤＳの詳細な記載は刊行物：“Ｓｐｅｃｉｆ
ｉｃａｔｉｏｎｓ ｏｆ ｔｈｅ Ｒａｄｉｏ Ｄａｔ
ａ Ｓｙｓｔｅｍ ＲＤＳｆｏｒ ＶＨＦ／ＦＭ Ｓｏ
ｕｎｄ Ｂｒｏａｄｃａｓｔｉｎｇ”Ｔｅｃｈ．３２４
４−Ｅ，Ｍａｅｒｚ １９８４，Ｅｕｒｏｐｅａｎ Ｂ
ｒｏａｄｃａｓｔｉｎｇ Ｕｎｉｏｎ （ＥＢＵ）出
版。
【０００４】に詳述されている。
【０００５】ドイツ連邦共和国特許第３７０７１５２Ａ
１号に示されている公知のデータ受信装置においては、
このエラー検査および補正に付加的に、２進の許容信号
が導出される。この信号においては、許容語の中のそれ
ぞれ１ビットがデータ語の１ビットへ配属されている。
１号に示されている公知のデータ受信装置においては、
このエラー検査および補正に付加的に、２進の許容信号
が導出される。この信号においては、許容語の中のそれ
ぞれ１ビットがデータ語の１ビットへ配属されている。
【０００６】この公知のエラー補正はいわゆる消去補正
である、即ち正しくないとないし疑がわしいと識別され
たビットだけが補正の目的で修正される。この場合、ゼ
ロの組み合わせ以外の、全部の組み合わせが次の目的で
検査される。即ち当該の組み合わせから得られたシンド
ロームが前もって検出されたエラーシンドロームに相応
するか（この場合は補正が可能である）、または値ゼロ
を有するか（この場合は補正ができない）が、検査され
る。そのため後者の場合は補正が中断される。この場
合、正しいと識別された正しくないビットが、正しくは
補正されないブロックへ導びかれる。
である、即ち正しくないとないし疑がわしいと識別され
たビットだけが補正の目的で修正される。この場合、ゼ
ロの組み合わせ以外の、全部の組み合わせが次の目的で
検査される。即ち当該の組み合わせから得られたシンド
ロームが前もって検出されたエラーシンドロームに相応
するか（この場合は補正が可能である）、または値ゼロ
を有するか（この場合は補正ができない）が、検査され
る。そのため後者の場合は補正が中断される。この場
合、正しいと識別された正しくないビットが、正しくは
補正されないブロックへ導びかれる。
【０００７】
【発明の解決すべき課題】本発明の課題は、許容語にお
いて正しいと識別された正しくないビットが、誤まった
補正を生ぜさせることを回避することである。
いて正しいと識別された正しくないビットが、誤まった
補正を生ぜさせることを回避することである。
【０００８】
【課題を解決するための手段】この課題は主請求項の特
徴部分に記載の構成により、解決されている。
徴部分に記載の構成により、解決されている。
【０００９】
【発明の効果】前記の構成は次の利点を有する。即ち、
著しくわずかな付加費用でエラー補正が可能になる。発
生する誤補正の数が著しく低減できる。
著しくわずかな付加費用でエラー補正が可能になる。発
生する誤補正の数が著しく低減できる。
【００１０】従属形式の請求項に、主請求項の具体的な
構成が示されている。
構成が示されている。
【００１１】
【実施例】次に本発明の実施例を図面を用いて説明す
る。
る。
【００１２】図１の実施例は著しく簡単な形式で本発明
による装置を示す。この場合、理解に必要とされる部材
だけを示す。それ以上の詳細は例えば復調および語−な
いしビット同期化の場合の詳細は、刊行物に例えば冒頭
に述べたＥＢＵの刊行物に十分に示されている。さらに
見やすくするために図１の図面には、信号処理の際の時
間経過は考慮されていない。これは別の図に一層正確に
示されている。
による装置を示す。この場合、理解に必要とされる部材
だけを示す。それ以上の詳細は例えば復調および語−な
いしビット同期化の場合の詳細は、刊行物に例えば冒頭
に述べたＥＢＵの刊行物に十分に示されている。さらに
見やすくするために図１の図面には、信号処理の際の時
間経過は考慮されていない。これは別の図に一層正確に
示されている。
【００１３】図示されていない復調器の出力信号は入力
側１を介して、６ビット計数器２の作動入力側へ導びか
れる。この６ビット計数器２は信号Ｔ57によりクロック
制御される。この信号の周波数はこの実施例の場合、補
助搬送波周波数５７ＫＨｚに相応する。７に導びかれる
ビットクロックパルスＴにより６ビット計数器２が初期
値へセットされる。セット前にその都度に得られた計数
状態は、図１ａ）に示されているテーブルにより、デー
タ信号Ｘと許容信号Ｑを形成する。この場合、計数器は
初期値８へセットされており５５まで計数する、即ち４
８だけ計数する。何故ならばＲＤＳシステムの場合は、
補助周波数はビット周波数の４８倍に相応するからであ
る。
側１を介して、６ビット計数器２の作動入力側へ導びか
れる。この６ビット計数器２は信号Ｔ57によりクロック
制御される。この信号の周波数はこの実施例の場合、補
助搬送波周波数５７ＫＨｚに相応する。７に導びかれる
ビットクロックパルスＴにより６ビット計数器２が初期
値へセットされる。セット前にその都度に得られた計数
状態は、図１ａ）に示されているテーブルにより、デー
タ信号Ｘと許容信号Ｑを形成する。この場合、計数器は
初期値８へセットされており５５まで計数する、即ち４
８だけ計数する。何故ならばＲＤＳシステムの場合は、
補助周波数はビット周波数の４８倍に相応するからであ
る。
【００１４】データ信号Ｘの形成のための閾値は、図２
のテーブルの場合、範囲全体の中央に存在する。そのた
め計数状態の最高値ビット（ＭＳＢ）が、データ信号Ｘ
として直接使用できる。許容信号に対する上側のおよび
下側の閾値は、データ信号のための閾値を含む。上側閾
値と下側閾値との間で、計数状態のそれぞれ第２のビッ
トと第３のビットは等しい。他方、これらの閾値を上回
わるとないし下回わると、第２ビットと第３ビットとは
異なる。そのため排他オア回路３を用いて許容信号Ｑを
導出できる。
のテーブルの場合、範囲全体の中央に存在する。そのた
め計数状態の最高値ビット（ＭＳＢ）が、データ信号Ｘ
として直接使用できる。許容信号に対する上側のおよび
下側の閾値は、データ信号のための閾値を含む。上側閾
値と下側閾値との間で、計数状態のそれぞれ第２のビッ
トと第３のビットは等しい。他方、これらの閾値を上回
わるとないし下回わると、第２ビットと第３ビットとは
異なる。そのため排他オア回路３を用いて許容信号Ｑを
導出できる。
【００１５】それぞれ１ビット周期の終りに短時間だけ
生ずる、データ信号Ｘのビットは、２つのデータフリッ
プフロップ４，５と排他オア回路６から成る差動復調器
へ導びかれる。フリップフロップは７へ導びかれるビッ
トクロックパルスＴによりトリガされる。そのためデー
タフリップフロップ４，５を用いて、２進信号がその都
度に１クロックパルス周期だけ遅延される。排他オア回
路６は、受信された信号の２つの相続く値が異なる値を
有する時に、１を送出する。
生ずる、データ信号Ｘのビットは、２つのデータフリッ
プフロップ４，５と排他オア回路６から成る差動復調器
へ導びかれる。フリップフロップは７へ導びかれるビッ
トクロックパルスＴによりトリガされる。そのためデー
タフリップフロップ４，５を用いて、２進信号がその都
度に１クロックパルス周期だけ遅延される。排他オア回
路６は、受信された信号の２つの相続く値が異なる値を
有する時に、１を送出する。
【００１６】ラジオデータ装置の場合、情報は、―それ
らのうちそれぞれ４つが１の群を形成する―データ語と
して送信される。データ語の各々は、１６ビットを有す
る情報語と１０ビットの検査語から形成されている。そ
のためデータ語の全体の長さは２６ビットの値を有す
る。
らのうちそれぞれ４つが１の群を形成する―データ語と
して送信される。データ語の各々は、１６ビットを有す
る情報語と１０ビットの検査語から形成されている。そ
のためデータ語の全体の長さは２６ビットの値を有す
る。
【００１７】差動復調器の出力側に生ずるデータ語Ｙか
ら、公知の様に、８にシンドロームＳYが形成される。
このシンドロームの値および別のシンドロームの値に依
存して、データ語Ｙないしその情報部分が、直接にまた
はアンド回路９とオア回路１０を介して、出力側１１へ
導びかれる。この出力側から信号が以後の処理のために
例えば表示のために導びかれるか、または必要のない時
はそのまま維持される。補正可能なエラーの場合に対し
て、このデータ語は排他オア回路１２により補正され、
アンド回路１３とオア回路１０を介して出力側１１へ導
びかれる。
ら、公知の様に、８にシンドロームＳYが形成される。
このシンドロームの値および別のシンドロームの値に依
存して、データ語Ｙないしその情報部分が、直接にまた
はアンド回路９とオア回路１０を介して、出力側１１へ
導びかれる。この出力側から信号が以後の処理のために
例えば表示のために導びかれるか、または必要のない時
はそのまま維持される。補正可能なエラーの場合に対し
て、このデータ語は排他オア回路１２により補正され、
アンド回路１３とオア回路１０を介して出力側１１へ導
びかれる。
【００１８】排他オア回路３の出力側にデータフリップ
フロップ１４が接続されている。このフリップフロップ
も、７へ導びかれるクロックパルスＴによりクロック制
御される。データフリップフロップ１４の出力側にディ
ジタル信号Ｑが現われる。このディジタル信号において
それぞれ１ビットが信号Ｙの１ビットに配属されてい
る。この信号は、差動復号化の前に信号Ｙの個々のビッ
トの許容または非許容を特徴づける。
フロップ１４が接続されている。このフリップフロップ
も、７へ導びかれるクロックパルスＴによりクロック制
御される。データフリップフロップ１４の出力側にディ
ジタル信号Ｑが現われる。このディジタル信号において
それぞれ１ビットが信号Ｙの１ビットに配属されてい
る。この信号は、差動復号化の前に信号Ｙの個々のビッ
トの許容または非許容を特徴づける。
【００１９】許容信号の評価のための費用は非許容の個
数と共に増加し、さらに、ラジオデータ装置に対して選
定されている符号のわずかなハミング距離のために、多
くのエラーの補正がそのままでは可能でない。そのため
前もってデータ語―このデータ語においては許容語があ
まりにも多くの非許容ビットを含む―が除去される。そ
のため図１の実施例においては計数―および比較回路１
５において非許容ビットが所定の値Ｆｍよりも大きいか
否かが検出される。この場合、Ｆｍに対して例えば値６
が用いられる。この場合は回路１５から１が送出され
る。この１は１６で反転される。そのため、評価が個々
に何を示しているかに関係なく、アンド回路９によるデ
ータ語の以後の案内が中断される。
数と共に増加し、さらに、ラジオデータ装置に対して選
定されている符号のわずかなハミング距離のために、多
くのエラーの補正がそのままでは可能でない。そのため
前もってデータ語―このデータ語においては許容語があ
まりにも多くの非許容ビットを含む―が除去される。そ
のため図１の実施例においては計数―および比較回路１
５において非許容ビットが所定の値Ｆｍよりも大きいか
否かが検出される。この場合、Ｆｍに対して例えば値６
が用いられる。この場合は回路１５から１が送出され
る。この１は１６で反転される。そのため、評価が個々
に何を示しているかに関係なく、アンド回路９によるデ
ータ語の以後の案内が中断される。
【００２０】各々の非許容ビットに対してマトリクスＫ
からシンドロームが呼び出され、メモリ１７の中にファ
イルされ排他オア回路１８の中で、累算器１９の中に存
在する他のシンドロームと結合される。この組み合わせ
の１つが値０を有すると、このことが等価回路２１の中
で検出されて、フリップフロップ２２がセットされる。
フリップフロップの出力信号がアンド回路９を介して、
同じく出力側へのデータ語の、転送を阻止する。
からシンドロームが呼び出され、メモリ１７の中にファ
イルされ排他オア回路１８の中で、累算器１９の中に存
在する他のシンドロームと結合される。この組み合わせ
の１つが値０を有すると、このことが等価回路２１の中
で検出されて、フリップフロップ２２がセットされる。
フリップフロップの出力信号がアンド回路９を介して、
同じく出力側へのデータ語の、転送を阻止する。
【００２１】付加的に累算器シンドロームＳ1〜ＳFの１
つよりも多くが累算器Ａの内容に関与されている時に、
１つの非許容ビットよりも多くが当該の組み合わせの中
に用いられた時に、付加的に累算器１９のその都度の内
容をマトリクスＫの全部の行と比較する。この比較は図
１の装置の場合は装置３０において行なわれる。装置３
０は相次いでマトリクスＫの個々の行を等価回路２１の
切り換えスイッチ３１を介して導びく。この付加的な比
較は、累算器の内容における唯１つのシンドロームの関
与の場合は結果を生ぜさせなくてよい。何故ならば累算
の内容は常にマトリクスＫの１つの行に等しいからであ
る。そのため計算費用の理由で、シンドロームＳ1〜ＳF
のうちの複数個が累算器Ａの内容に関与している時にだ
けにしか以後の比較を行なわないようにすると有利であ
る。以後のシンドロームの組み合わせのうちのいずれか
１つが値０を有するか、または複数個の以後のシンドロ
ームの場合においてマトリクスＫの１つの行に相応する
時に、このデータ号が妥当ではないと示される。
つよりも多くが累算器Ａの内容に関与されている時に、
１つの非許容ビットよりも多くが当該の組み合わせの中
に用いられた時に、付加的に累算器１９のその都度の内
容をマトリクスＫの全部の行と比較する。この比較は図
１の装置の場合は装置３０において行なわれる。装置３
０は相次いでマトリクスＫの個々の行を等価回路２１の
切り換えスイッチ３１を介して導びく。この付加的な比
較は、累算器の内容における唯１つのシンドロームの関
与の場合は結果を生ぜさせなくてよい。何故ならば累算
の内容は常にマトリクスＫの１つの行に等しいからであ
る。そのため計算費用の理由で、シンドロームＳ1〜ＳF
のうちの複数個が累算器Ａの内容に関与している時にだ
けにしか以後の比較を行なわないようにすると有利であ
る。以後のシンドロームの組み合わせのうちのいずれか
１つが値０を有するか、または複数個の以後のシンドロ
ームの場合においてマトリクスＫの１つの行に相応する
時に、このデータ号が妥当ではないと示される。
【００２２】別の等価回路２３において、シンドローム
の１つがデータ語のシンドロームＳYに相応するか否か
が検査される。相応する場合はフリップフロップ２４が
セットされる。その非反転出力信号はアンド回路２５を
用いて、２６で反転された等価回路２７の出力信号と結
合される。アンド回路２５の出力回路に次の時に１が現
われる。即ち以後のシンドロームＳ1〜ＳFの組み合わせ
の１つがデータ語ＹのシンドロームＳYに相応し、かつ
いかなる組み合わせもまたはシンドロームＳYが０に等
しくなく、かつ上述の検査が否定の応答の時は、前述の
１が現われる。この場合、アンド回路１３が導通しさら
に補正されたデータ語が出力側１１へ導びかれる。補正
の目的で、回路２０を用いて導出されたエラー語が用い
られる。このエラー語は１２でデータ語と排他オア結合
される。この回路２０に対する一例がドイツ連邦共和国
特許第３７０７１５２Ａ１号に詳述されている。
の１つがデータ語のシンドロームＳYに相応するか否か
が検査される。相応する場合はフリップフロップ２４が
セットされる。その非反転出力信号はアンド回路２５を
用いて、２６で反転された等価回路２７の出力信号と結
合される。アンド回路２５の出力回路に次の時に１が現
われる。即ち以後のシンドロームＳ1〜ＳFの組み合わせ
の１つがデータ語ＹのシンドロームＳYに相応し、かつ
いかなる組み合わせもまたはシンドロームＳYが０に等
しくなく、かつ上述の検査が否定の応答の時は、前述の
１が現われる。この場合、アンド回路１３が導通しさら
に補正されたデータ語が出力側１１へ導びかれる。補正
の目的で、回路２０を用いて導出されたエラー語が用い
られる。このエラー語は１２でデータ語と排他オア結合
される。この回路２０に対する一例がドイツ連邦共和国
特許第３７０７１５２Ａ１号に詳述されている。
【００２３】以後のシンドロームの組み合わせのいずれ
もデータ語のシンドロームＳYに等しくない時は、フリ
ップフロップ２４がセットされない状態におかれ、その
反転出力側において１をアンド回路２８へ送出する。こ
のアンド回路の出力側に、さらにシンドロームＳYが０
に等しくない時は信号が現われる。このことは、データ
語Ｙが補正可能でないことを意味する。
もデータ語のシンドロームＳYに等しくない時は、フリ
ップフロップ２４がセットされない状態におかれ、その
反転出力側において１をアンド回路２８へ送出する。こ
のアンド回路の出力側に、さらにシンドロームＳYが０
に等しくない時は信号が現われる。このことは、データ
語Ｙが補正可能でないことを意味する。
【００２４】次の表に図１と関連づけて説明された種々
の可能な場合がまとめられている： Ｆ＞Ｆｍ語、無効 --＞処理しない Ｆ≦Ｆm （ａ）シンドロームＳ1〜ＳF のＸＯＲのいずれかの 結合＝０ --＞語、無効 （ｂ）シンドロームＳ1〜ＳF のうちの少なくとも２つの 何らかなのＸＯＲ結合＝マ トリクＫのいずれか の行 --＞語、無効 （ｃ） （ａ）でも（ｂ）でもない時 いかなる結合も＝ＳY ＳY＝０ --＞ Ｙ正常 ＳY等しくない --＞Ｙ補正可能でない 結合＝ＳY ＳY等しくない --＞ Ｙ補正可能 シンドローム形成の説明のために図３に、前述のＥＢＵ
刊行物において提案されたパリティチエックマトリクス
Ｈが、ならびにデータ語Ｙの一例が、およびこのデータ
語とマトリクスＨから形成されるシンドロームＳYの一
例が示されている。マトリクスＨは、それぞれ１０列の
２６の行から成る。データ語Ｙに対するシンドロームＳ
Yの算出は次のように行なわれる、即ちマトリクスＨの
全部の行―データ語が値１を有する行―が互いに排他オ
ア結合されるように、行なわれる。複数倍の排他オア結
合により周知のように、奇数個の１が存在する場合は１
が形成され、偶数個の１が存在する場合は０が形成され
る。
の可能な場合がまとめられている： Ｆ＞Ｆｍ語、無効 --＞処理しない Ｆ≦Ｆm （ａ）シンドロームＳ1〜ＳF のＸＯＲのいずれかの 結合＝０ --＞語、無効 （ｂ）シンドロームＳ1〜ＳF のうちの少なくとも２つの 何らかなのＸＯＲ結合＝マ トリクＫのいずれか の行 --＞語、無効 （ｃ） （ａ）でも（ｂ）でもない時 いかなる結合も＝ＳY ＳY＝０ --＞ Ｙ正常 ＳY等しくない --＞Ｙ補正可能でない 結合＝ＳY ＳY等しくない --＞ Ｙ補正可能 シンドローム形成の説明のために図３に、前述のＥＢＵ
刊行物において提案されたパリティチエックマトリクス
Ｈが、ならびにデータ語Ｙの一例が、およびこのデータ
語とマトリクスＨから形成されるシンドロームＳYの一
例が示されている。マトリクスＨは、それぞれ１０列の
２６の行から成る。データ語Ｙに対するシンドロームＳ
Yの算出は次のように行なわれる、即ちマトリクスＨの
全部の行―データ語が値１を有する行―が互いに排他オ
ア結合されるように、行なわれる。複数倍の排他オア結
合により周知のように、奇数個の１が存在する場合は１
が形成され、偶数個の１が存在する場合は０が形成され
る。
【００２５】差動符号化により伝送区間における信号の
１ビットエラーから、データ語Ｙにおける２ビットエラ
ーが生ずる。許容語Ｑの発生の際に伝送区間上のエラー
の持続時間は増加されない。その結果、その都度に個々
の非許容ビットが伝送区間上の１ビットエラーを、即ち
データ語Ｙにおける２ビットエラーを示す。この理由か
ら非許容ビッドからのシンドローム形成がマトリクスＫ
を用いて行なわれる。マトリクスＫは図３に部分的に示
されており、マトリクスＨから次のように導出されてい
る：最初の行と最後の行がマトリクスＨに相応し、他
方、その間の行がそれぞれ、Ｈマトリクスの隣り合う行
の排他オア結合から形成されている。そのためマトリク
スＫは２７の行を有する。これは先行の許容語の最後の
ビットの考慮を可能とする。
１ビットエラーから、データ語Ｙにおける２ビットエラ
ーが生ずる。許容語Ｑの発生の際に伝送区間上のエラー
の持続時間は増加されない。その結果、その都度に個々
の非許容ビットが伝送区間上の１ビットエラーを、即ち
データ語Ｙにおける２ビットエラーを示す。この理由か
ら非許容ビッドからのシンドローム形成がマトリクスＫ
を用いて行なわれる。マトリクスＫは図３に部分的に示
されており、マトリクスＨから次のように導出されてい
る：最初の行と最後の行がマトリクスＨに相応し、他
方、その間の行がそれぞれ、Ｈマトリクスの隣り合う行
の排他オア結合から形成されている。そのためマトリク
スＫは２７の行を有する。これは先行の許容語の最後の
ビットの考慮を可能とする。
【００２６】マトリクスＫを用いて全部の個々の非許容
ビットのシンドロームが形成され、１７（図１）に記憶
される。シンドロームＳ1〜ＳFの排他オア結合のため計
算費用は、図３で示すように、著しく低減できる。
ビットのシンドロームが形成され、１７（図１）に記憶
される。シンドロームＳ1〜ＳFの排他オア結合のため計
算費用は、図３で示すように、著しく低減できる。
【００２７】この場合、最大で４つの評価されるべき非
許容ビットが前提とされる。ｎは計数変数を表わし、こ
れからグレーコードにより数Ｚが算出される。このＺ
は、以後のシンドロームＳ1〜Ｓ4のうちのどれを排他オ
アすべきかを、その都度に示す。簡単化のために排他オ
ア結合を図面中に短縮形ＸＯＲで示す。走査線から走査
線へ常に１ビットだけ変化するグレーコードの使用は、
各々の新たな算出ステップに対してメモリ１７から排他
オア結合回路へわずか１つの新たなシンドロームが転送
されることを、作動する。ｎ＝１５の時はシンドローム
Ｓ4が結合されずに回路１９（図１）の出力側へ転送さ
れる；ｎ＝１４（＝１１１０）の時はシンドロームＳ1
〜Ｓ4が互いに結合される。次に付加的にシンドローム
Ｓ1〜Ｓ2がメモリから読み出されてシンドロームＳ1と
Ｓ4と結合される等。各々の結合から唯１つの排他オア
結合により新たな結合が生ずる。
許容ビットが前提とされる。ｎは計数変数を表わし、こ
れからグレーコードにより数Ｚが算出される。このＺ
は、以後のシンドロームＳ1〜Ｓ4のうちのどれを排他オ
アすべきかを、その都度に示す。簡単化のために排他オ
ア結合を図面中に短縮形ＸＯＲで示す。走査線から走査
線へ常に１ビットだけ変化するグレーコードの使用は、
各々の新たな算出ステップに対してメモリ１７から排他
オア結合回路へわずか１つの新たなシンドロームが転送
されることを、作動する。ｎ＝１５の時はシンドローム
Ｓ4が結合されずに回路１９（図１）の出力側へ転送さ
れる；ｎ＝１４（＝１１１０）の時はシンドロームＳ1
〜Ｓ4が互いに結合される。次に付加的にシンドローム
Ｓ1〜Ｓ2がメモリから読み出されてシンドロームＳ1と
Ｓ4と結合される等。各々の結合から唯１つの排他オア
結合により新たな結合が生ずる。
【００２８】図５は図４により説明された、別のシンド
ロームの結合と関係づけた流れ図を示す。３３でのプロ
グラムのスタート後に３４で計数変数ｎが、Ｆ個の非許
容ビットが場合の可能な結合の数へ設定される。さらに
累算器ＡにおいてシンドロームＳFが読み込まれてマー
カ（フラッグ）＝０が設定される。次に３５において累
算器の内容が、即ち最初のプログラム走行の際にシンド
ロームＳFが０に等しいか否かが、検査される。等しい
時は検査が３６で中断される。
ロームの結合と関係づけた流れ図を示す。３３でのプロ
グラムのスタート後に３４で計数変数ｎが、Ｆ個の非許
容ビットが場合の可能な結合の数へ設定される。さらに
累算器ＡにおいてシンドロームＳFが読み込まれてマー
カ（フラッグ）＝０が設定される。次に３５において累
算器の内容が、即ち最初のプログラム走行の際にシンド
ロームＳFが０に等しいか否かが、検査される。等しい
時は検査が３６で中断される。
【００２９】累算器Ａの内容が０に等しくない時は、グ
レーコード化された計数変数ｎにおける１つの個数が１
より大であるか否かが、検査される。大きい時は、プロ
グラム３６′で、ＡがマトリクスＫの行の１つに相応す
るか否かに依存して、分岐される。大きい時は３６で検
査が中断され、大きくない時は３７で先へ進む。
レーコード化された計数変数ｎにおける１つの個数が１
より大であるか否かが、検査される。大きい時は、プロ
グラム３６′で、ＡがマトリクスＫの行の１つに相応す
るか否かに依存して、分岐される。大きい時は３６で検
査が中断され、大きくない時は３７で先へ進む。
【００３０】３７で、累算器の内容がシンドロームＳY
と一致するか否かが検査される。一致する時はマーカが
１へ設定され、数ｍが数ｎに等しく設定される。後者の
設定は、検査の以後の終了の際に、Ａ＝ＳYである組合
を維持するために、用いられる。
と一致するか否かが検査される。一致する時はマーカが
１へ設定され、数ｍが数ｎに等しく設定される。後者の
設定は、検査の以後の終了の際に、Ａ＝ＳYである組合
を維持するために、用いられる。
【００３１】３９で計数変数ｎが値１に達したか否かが
検査される。達してマーカが１へ設定されると、４０で
データ語の補正の目的で数ｍが送出される。
検査される。達してマーカが１へ設定されると、４０で
データ語の補正の目的で数ｍが送出される。
【００３２】ｎがまだ値１に達していない限り、プログ
ラムステップ４１〜４３を用いて、それぞれ２進数ｎの
ビットｎ0〜ｎ2（ｎ0＝ＬＳＢ）が値１を有するか否か
が、その都度に検査される。そのためグレーコードによ
り以後のプログラムの、排他オア結合４４〜４７への分
割が行なわれる。このプログラム分割において累算器の
内容は、先行の累算器内容の、シンドロームＳ1〜Ｓ4と
の結合により求められる。次に計数変数ｎを４８で減分
化してプログラムを３５で先に進められる。
ラムステップ４１〜４３を用いて、それぞれ２進数ｎの
ビットｎ0〜ｎ2（ｎ0＝ＬＳＢ）が値１を有するか否か
が、その都度に検査される。そのためグレーコードによ
り以後のプログラムの、排他オア結合４４〜４７への分
割が行なわれる。このプログラム分割において累算器の
内容は、先行の累算器内容の、シンドロームＳ1〜Ｓ4と
の結合により求められる。次に計数変数ｎを４８で減分
化してプログラムを３５で先に進められる。
【００３３】図６はプログラム部分３６′（図５）を多
少詳細に示す。まずマトリクスＫのそれぞれの行を形成
する計数変数ｉが１へ設定される（プログラム部５
１）。次に５２で、番号ｉを有する行が累算器の内容に
相応するか否かが、検査される。相応する時は、検査が
３６（図５）で中断される。相応しない時は５３で計数
変数ｉが増分化され、次にマトリクスＫの行の個数と比
較される。続いてプログラムステップ５２，５３，５４
で、マトリクスＫの１つの行が累算器内容に相応する
か、または行２７に達するまで、繰り返される。次に補
正の試が３６で中断されるか、または３７（図５）で先
へ進められる。
少詳細に示す。まずマトリクスＫのそれぞれの行を形成
する計数変数ｉが１へ設定される（プログラム部５
１）。次に５２で、番号ｉを有する行が累算器の内容に
相応するか否かが、検査される。相応する時は、検査が
３６（図５）で中断される。相応しない時は５３で計数
変数ｉが増分化され、次にマトリクスＫの行の個数と比
較される。続いてプログラムステップ５２，５３，５４
で、マトリクスＫの１つの行が累算器内容に相応する
か、または行２７に達するまで、繰り返される。次に補
正の試が３６で中断されるか、または３７（図５）で先
へ進められる。
【００３４】図７はシンドロームＳYとＳ1〜ＳFの評価
のための装置でブロック図で示す。この場合、シンドロ
ームＳ1〜ＳFがメモリ８１の中にファイルされている。
検査されるべきないし補正されるべきデータ語Ｙはメモ
リ８２の中に存在する。他方、所属の許容Ｑは８３にフ
ァイルされている。
のための装置でブロック図で示す。この場合、シンドロ
ームＳ1〜ＳFがメモリ８１の中にファイルされている。
検査されるべきないし補正されるべきデータ語Ｙはメモ
リ８２の中に存在する。他方、所属の許容Ｑは８３にフ
ァイルされている。
【００３５】順方向計数器８４が初期値ｎ0へ設定さ
れ、これにより回路２０（図１）からの非許容ビットの
数Ｆが転送され、ｎ0が式２F−１により算出される。ア
ドレス発生器８５において図４のテーブルによりグレー
コードの使用により、シンドロームＳ1〜ＳFの読み出し
のためのアドレスがメモリ８１から得られる。
れ、これにより回路２０（図１）からの非許容ビットの
数Ｆが転送され、ｎ0が式２F−１により算出される。ア
ドレス発生器８５において図４のテーブルによりグレー
コードの使用により、シンドロームＳ1〜ＳFの読み出し
のためのアドレスがメモリ８１から得られる。
【００３６】排他オア回路８６が、その都度にこれに導
びかれたシンドロームを、累算器８７の中に記憶されて
いるシンドロームと結合して、得られたシンドロームを
累算器８７の中へ書き込む。累算器８７の内容は累算器
８７の内容が比較器８８を用いて、切り換えスイッチ９
８を介して導びかれる値０と比較される。累算器におい
て１つのシンドロームがまたは複数個のロームの結合が
値０を有すると、比較器により、動作の遮断を意味する
信号が送出される。Ｘ＞１（図５参照）の場合に累算器
８７の内容がＫマトリクス９９の行に等しい時は、動作
がさらに遮断される。この目的で切り換えスイッチが左
の位置へ移行され、これによりＫマトリクス９９の行が
相次いで読み出される。
びかれたシンドロームを、累算器８７の中に記憶されて
いるシンドロームと結合して、得られたシンドロームを
累算器８７の中へ書き込む。累算器８７の内容は累算器
８７の内容が比較器８８を用いて、切り換えスイッチ９
８を介して導びかれる値０と比較される。累算器におい
て１つのシンドロームがまたは複数個のロームの結合が
値０を有すると、比較器により、動作の遮断を意味する
信号が送出される。Ｘ＞１（図５参照）の場合に累算器
８７の内容がＫマトリクス９９の行に等しい時は、動作
がさらに遮断される。この目的で切り換えスイッチが左
の位置へ移行され、これによりＫマトリクス９９の行が
相次いで読み出される。
【００３７】比較器８７の内容がさらにシンドロームＳ
Yと比較される。このシンドロームは回路８９におい
て、データ語Ｙから図３の算出法により得られる。累算
器の内容とシンドロームＳYの比較の目的で１０ビット
比較器９０が設けられている。この比較器の出力側はメ
モリ９１と接続されている。このメモリの中にマーカ
（フラグ）ならびに数ｍを記憶できる。数ｍは、累算器
８７の内容がシンドロームＳYに等しく場合の計数器８
４の計数状態を表わす。そのたｍは、非許容ビットの、
Ａ＝ＳYを導びいた結合をマークする。
Yと比較される。このシンドロームは回路８９におい
て、データ語Ｙから図３の算出法により得られる。累算
器の内容とシンドロームＳYの比較の目的で１０ビット
比較器９０が設けられている。この比較器の出力側はメ
モリ９１と接続されている。このメモリの中にマーカ
（フラグ）ならびに数ｍを記憶できる。数ｍは、累算器
８７の内容がシンドロームＳYに等しく場合の計数器８
４の計数状態を表わす。そのたｍは、非許容ビットの、
Ａ＝ＳYを導びいた結合をマークする。
【００３８】図７の装置の作動の際の時間経過がシーケ
ンス制御装置９２により制御される。この制御装置へ計
数器８４から、計数状態ｎが１に等しい時に、信号が導
びかれる。累算器８７の内容Ａが値０に達することなく
かつフラグが０でないのにｎ＝１になると、シーケンス
制御装置９２により２進／グレーコンバータ９３が作動
される。コンバータは数ｍをグレーコードにより変換し
てシーケンス制御装置９２へ導びく。これにより語Ｙの
補正可能なビットを示す許容語Ｑのビットが検出され
る。このビットを含む補正値ＫXは回路９４において発
生される。回路９５においてＫXがＫYに変換されて、補
正回路９６の中でデータ語Ｙと排他オア結合される。補
正回路９６はその出力側９７において、補正されたデー
タ語ＹKを送出する。
ンス制御装置９２により制御される。この制御装置へ計
数器８４から、計数状態ｎが１に等しい時に、信号が導
びかれる。累算器８７の内容Ａが値０に達することなく
かつフラグが０でないのにｎ＝１になると、シーケンス
制御装置９２により２進／グレーコンバータ９３が作動
される。コンバータは数ｍをグレーコードにより変換し
てシーケンス制御装置９２へ導びく。これにより語Ｙの
補正可能なビットを示す許容語Ｑのビットが検出され
る。このビットを含む補正値ＫXは回路９４において発
生される。回路９５においてＫXがＫYに変換されて、補
正回路９６の中でデータ語Ｙと排他オア結合される。補
正回路９６はその出力側９７において、補正されたデー
タ語ＹKを送出する。
【図１】本発明の装置のブロック図である。
【図２】データ信号の閾値の形成を示すテーブルであ
る。
る。
【図３】シンドロームの導出の説明図である。
【図４】別のシンドロームの結合を導出するためのテー
ブルである。
ブルである。
【図５】本発明の装置に含まれているマイクロコンピュ
ータのための流れ図である。
ータのための流れ図である。
【図６】図４の流れ図の一部の詳細図である。
【図７】シンドロームを評価するためのおよびエラーを
補正するための装置のブロック図である。
補正するための装置のブロック図である。
２ ６ビット計数器 ３，６，１２，１８，８６ 排他オア回路 ４，５，１４ データフリップフロップ ９，１３，２５ アンド回路 １０ オア回路 １７ メモリ １９，８７ 累算器 ２１，２３ 等価回路 ３１ 切り換えスイッチ ８０ 計数器 ９０ １０ビット比較器 ９２ シーケンス制御装置 ９３ ２重グレーコンバータ
Claims (4)
- 【請求項１】 ラジオ波を用いて伝送されるデータを受
信する装置であって、該データは、復調器に後置接続さ
れている閾値回路の２進出力信号により形成されてお
り、それぞれ１つのデータ語が１つの情報語と１つの検
査語から形成されており、受信されたデータ語とパリテ
ィチェックマトリクスからシンドロームが形成され、語
シンドロームがエラー検出におよび必要に応じてエラー
補正のために用いられ、さらに２進の許容信号が導出さ
れ、該許容信号において、それぞれ許容語の中の１ビッ
トがデータ語の１ビットに配属されている形式のデータ
受信装置において、前記の許容語から形成される、少な
くとも２つのシンドロームの組み合わせがパリティチェ
ックマトリクス（Ｈ；Ｋ）の１つの行の値を有する時
は、エラー補正を実施しないことを特徴とする、データ
受信装置。 - 【請求項２】 差動符号化により伝送されるデータ語の
場合は、伝送されたデータ語ビットよりも１行多く有す
るパリティチェックマトリクス（Ｋ）が用いられる、請
求項１記載の装置。 - 【請求項３】 データ語の当該のビットの非許容性を示
す値を有する許容語のビット（非許容ビット）の使用の
下に、別のシンドロームが形成され、該別のシンドロー
ムの全部の組み合わせが排他オア結合され、該別のシン
ドロームの組み合わせの少なくとも１つが値０を形成す
るか、または少なくとも２つのシンドロームの組み合わ
せの少なくとも１つがパリティチェックマトリクスの１
つの行に相応する時は、受信されたデータ語が無効であ
ると説明され、該別のシンドロームの組み合わせがいず
れもが０を形成せず、かつデータ語のシンドロームが０
に等しい時は、データ語の正しさが検出され、該別のシ
ンドロームの組み合わせのいずれもが値０を形成せず、
かつデータ語のシンドロームが０に等しくなくさらに別
のシンドロームの全部の組み合わせとも異なる時は、デ
ータ語の補正の不可能性が検出され、さらに該別のシン
ドロームの全部の組み合わせも該データ語から導出され
たシンドロームも０に等しくなく、さらに該別のシンド
ロームの組み合わせが、該データ語から導出されたシン
ドロームに等しい時は、データ語が補正される、請求項
１記載の装置。 - 【請求項４】 前記の別のシンドロームをメモリから読
み出し、許容語の中の非許容ビットの１つの位置からそ
れぞれ導出されるアドレスを、前記メモリに導びき、該
別のシンドロームの排他オア結合がこの種の順序で行な
われ、さらにその都度に結合されるべき別のシンドロー
ムの選択を示す２進数が、その都度に１つの２進の桁に
おいてだけ変化し（グレーコード）、さらに該別のシン
ドロームの組み合わせの検査の際に変数が用いられ、該
変数からグレコードにより、組み合わされるべきシンド
ロームが選択され、さらに非許容ビットの個数から得ら
れる最高の計数値からはじめて逆方向に計数され、さら
に変数の中の１の個数が１よりも大きい時にだけ、組み
合わせがパリティチェックマトリクスの１つの行に等し
いか否かの検査が行なわれる、請求項３記載の装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE4214015.3 | 1992-04-29 | ||
| DE4214015A DE4214015C2 (de) | 1992-04-29 | 1992-04-29 | RDS-Empfänger |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0689195A true JPH0689195A (ja) | 1994-03-29 |
| JP3295174B2 JP3295174B2 (ja) | 2002-06-24 |
Family
ID=6457697
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10248493A Expired - Fee Related JP3295174B2 (ja) | 1992-04-29 | 1993-04-28 | データ受信装置 |
Country Status (6)
| Country | Link |
|---|---|
| EP (1) | EP0567799B1 (ja) |
| JP (1) | JP3295174B2 (ja) |
| KR (1) | KR100262102B1 (ja) |
| AT (1) | ATE141453T1 (ja) |
| DE (2) | DE4214015C2 (ja) |
| ES (1) | ES2090751T3 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19520685A1 (de) * | 1995-06-07 | 1996-12-12 | Blaupunkt Werke Gmbh | Verfahren zur Decodierung von mit einem RDS-Empfänger empfangenen Datenblöcken |
| US6009552A (en) * | 1997-06-18 | 1999-12-28 | Motorola, Inc. | Soft-decision syndrome-based decoder for convolutional codes |
| EP1364481B1 (de) | 2001-02-28 | 2006-09-27 | Infineon Technologies AG | Verfahren und vorrichtung zur fehlerkorrektur von datenblöcken in abhängigkeit von fehlerprüf- und softbit-informationen |
| US8213546B2 (en) | 2007-11-13 | 2012-07-03 | Silicon Laboratories Inc. | System and method for decoding RDS/RBDS data |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3707152C2 (de) * | 1987-03-06 | 1995-06-14 | Blaupunkt Werke Gmbh | RDS-Empfänger |
| DE59009376D1 (de) * | 1990-01-30 | 1995-08-10 | Siemens Ag | Einrichtung zur Fehlermustergenerierung bei Soft-Decision-Decodierung von Blockcodes. |
-
1992
- 1992-04-29 DE DE4214015A patent/DE4214015C2/de not_active Expired - Fee Related
-
1993
- 1993-03-16 KR KR1019930004027A patent/KR100262102B1/ko not_active IP Right Cessation
- 1993-04-02 AT AT93105480T patent/ATE141453T1/de not_active IP Right Cessation
- 1993-04-02 DE DE59303398T patent/DE59303398D1/de not_active Expired - Lifetime
- 1993-04-02 ES ES93105480T patent/ES2090751T3/es not_active Expired - Lifetime
- 1993-04-02 EP EP93105480A patent/EP0567799B1/de not_active Expired - Lifetime
- 1993-04-28 JP JP10248493A patent/JP3295174B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE4214015C2 (de) | 1996-12-19 |
| ES2090751T3 (es) | 1996-10-16 |
| KR100262102B1 (ko) | 2000-07-15 |
| DE4214015A1 (de) | 1993-11-04 |
| ATE141453T1 (de) | 1996-08-15 |
| EP0567799B1 (de) | 1996-08-14 |
| DE59303398D1 (de) | 1996-09-19 |
| JP3295174B2 (ja) | 2002-06-24 |
| KR930022740A (ko) | 1993-11-24 |
| EP0567799A1 (de) | 1993-11-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0280013B1 (en) | Device for verifying proper operation of a checking code generator | |
| US4077028A (en) | Error checking and correcting device | |
| EP0140381B1 (en) | Decoding method and system for doubly-encoded reed-solomon codes | |
| EP0072640B1 (en) | Methods of data error correction | |
| AU687286B2 (en) | Digital transmission system for encoding and decoding attribute data into error checking symbols of main data | |
| JPS58131843A (ja) | 誤り訂正方法 | |
| EP0074627B1 (en) | Circuit for checking bit errors in a received bch code succession by the use of primitive and non-primitive polynomials | |
| US4914660A (en) | Method and apparatus for decoding error correcting code | |
| JPH0689195A (ja) | データ受信装置 | |
| US4696007A (en) | Method of correcting errors in binary coded words | |
| US4521886A (en) | Quasi-soft decision decoder for convolutional self-orthogonal codes | |
| JPH10164031A (ja) | 無線パケット通信装置 | |
| JP2738538B2 (ja) | データ受信機 | |
| JPS63234633A (ja) | データ受信装置 | |
| JP2602021B2 (ja) | 誤り訂正方法 | |
| RU2163400C1 (ru) | Комбинированный универсальный способ исправления одиночных ошибок при передаче информации биимпульсным кодом манчестер ii | |
| JPS61194936A (ja) | 信号検出方式 | |
| JP2518827B2 (ja) | 符号化復号化装置 | |
| JP2599001B2 (ja) | 誤り訂正処理回路 | |
| JP3256006B2 (ja) | 誤り訂正符復号化方式および誤り訂正符復号化装置 | |
| JPS58220546A (ja) | デイジタルデ−タ伝送方式 | |
| JPS59131237A (ja) | 復号回路 | |
| EP0257414A2 (en) | Fast error detection/correction for command signals | |
| JPS638676B2 (ja) | ||
| JPH0259660B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |