JPH0629745A

JPH0629745A - 位相ロック・ループ用部分パルス・ハイト型基準周波数発生回路

Info

Publication number: JPH0629745A
Application number: JP3358558A
Authority: JP
Inventors: Toshio Hori; 敏夫堀
Original assignee: INTAANIX KK
Current assignee: INTAANIX KK
Priority date: 1991-12-28
Filing date: 1991-12-28
Publication date: 1994-02-04
Anticipated expiration: 2013-03-30
Also published as: JP2733528B2

Abstract

(57)【要約】【目的】位相ロック・ループを駆動する基準周波数発
生回路を有するものとして、従来に比してより一層ハー
ドウェア処理による高速処理化が可能でかつコストの低
減化に有効な位相ロック・ループ用部分パルス・ハイト
型基準周波数発生回路の提供を目的とする。【構成】小数点分周可能な出力信号をもとに基準入力
信号をＨｉｇｈレベル周期を検出するＨｉｇｈレベル周
期検出器４２、Ｌｏｗレベル周期を検出するＬｏｗレベ
ル周期検出器４３、ゼロ・クロス期間を検出するゼロ・
クロス期間検出器４４などで合成したデジタル信号を発
生させるコントロール部４０と、上記コントロール部４
０からのデジタル信号をアナログ変換し、不要なノイズ
成分を除去してから再度デジタル信号に変換するアナロ
グ部５０とで構成され、上記アナログ部５０からの出力
信号を位相ロック・ループへ入力させる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、位相ロック・ループの
基準入力信号を発生させるための位相ロック・ループ用
部分パルス・ハイト型基準周波数発生回路に関するもの
である。

【０００２】

【従来の技術】位相ロック・ループ（ＰＬＬ）を用いた
周波数シンセサイザは、高精度の固定基準周波数発生器
を使用し、その周波数確度のままでほぼ任意の周波数を
発生させる手段として、多くの分野で利用されている。
そして、高精度な基準周波数発生器として、周囲温度，
回路負荷，電源電圧の広範囲な変動などに対して一定値
を保つことが要求されるような場合には、いわゆる水晶
発振回路にＴＴＬ−ＩＣやＣＭＯＳ−ＩＣ等を組み合わ
せたものが多く用いられている。しかしながら、このよ
うな周波数シンセサイザは位相ロック・ループ内の分周
器を可変して希望出力周波数を得るようにしているた
め、分周比によりループ・ゲインが変化しまたセトリン
グ・タイムが大きく変化する。また、速いセトリング・
タイムで安定性を得ることは難しいため、通常オーバー
・ダンピングで使用してさらにこのような組み合わせで
は任意の周波数を自由に得ることは難しいため、通常は
極度に高いクロック源を用いる必要があった。

【０００３】図９に位相ロック・ループを用いた周波数
シンセサイザの従来例を示す。すなわち、周知のように
位相ロック・ループは位相比較器（ＰＣ）１，低域フィ
ルタ（ＬＰＦ）２，増幅器（Ａ）３，電圧制御発振器
（ＶＣＯ）４等より構成されるが、この位相ロック・ル
ープを用いた周波数シンセサイザにおける電圧制御発振
器４の発振周波数ｆ_Oは、下記のようになり、分周回路
５，６のそれぞれの分周比ｍ，ｎにより、水晶発振回路
７からの単一の発振周波数ｆｒに基づいて種々の発振周
波数を得ることができる。

【０００４】

【数１】

【０００５】従来の位相ロック・ループを用いた周波数
シンセサイザでは、高速セトリングの要求がなかったた
め、分周回路６における分周比ｎと分周回路５における
分周比ｍの組み合わせで任意の周波数を発生させてい
る。しかし、位相ロック・ループの安定性およびセトリ
ング・タイムが位相ロック・ループ内の分周回路５の分
周比ｍによって変化するという問題もあった。

【０００６】このため近年は、図９に示したような水晶
発振回路７である固定周波数源に代わって、安定な可変
周波数源を用いて周波数シンセサイザを実現する方法
が、例えば米国特許第４９６５５３３号や米国特許第５
０２８８８７号等によって提案されてきている。すなわ
ち、安定な可変周波数源としてのダイレクト・デジタル
・シンセサイザ（ＤＤＳ）による基準周波数発生であ
り、このダイレクト・デジタル・シンセサイザによって
位相ロック・ループを駆動するようにした周波数シンセ
サイザ、いわゆるＤＤＳドライブ型周波数シンセサイザ
の出現である。

【０００７】図１０にＤＤＳドライブ型周波数シンセサ
イザの従来例を示す。このＤＤＳドライブ型周波数シン
セサイザは、ダイレクト・デジタル・シンセサイザ１０
の次段に、位相検波器１１，ループ・フィルタ１２，電
圧制御発振器（ＶＯＣ）１３およびこの電圧制御発振器
１３と位相検波器１１間を接続する固定分周器１４より
なる位相ロック・ループが接続された構成とされてい
る。しかし、ダイレクト・デジタル・シンセサイザ１０
に要求される周波数ステップが小数点分周動作になるた
め、デジタル回路だけでは希望周波数が発生できなくな
る。

【０００８】図１１は図１０のダイレクト・デジタル・
シンセサイザ１０をより詳細に示したブロック図であ
り、これを図１２に示したようにアキュームレータ（累
積器）３０ａとレジスタ３０ｂで構成された累算回路３
０を４ビットにした簡略化モデルとして説明すれば次の
ようになる。すなわち、ｆ_CL＝１６ＭＨ_Zクロックで使
用した場合、位相増分値Δθをバイナリデータとしてア
キュームレータ３０に設定すると、基準周波数ｆ_Rは、

【０００９】

【数２】で与えられる。

【００１０】そこで、任意の周波数を得るには、この位
相増分値Δθを可変させればよいことになる。これは言
わばアキュームレータ分周器とも言えるもので、図１３
にその分周のメカニズムとその出力波形である鋸波を示
す。この図１３から明らかなように、位相増分値Δθに
よって増分値／クロックが異なることがわかる。

【００１１】従って、その位相増分値Δθを２４°から
４４°まで変化させた場合、図１１に示すサインＬＵＴ
（ルック・アップ・テーブル）３１の出力波形は、図１
４に示した階段状正弦波のデジタル値が得られる。そし
て、位相増分値Δθを２２．５°として、発生波形を基
準にしたクロック・シフトの状態を示すのが図１５であ
る。

【００１２】このアキュームレータ分周器は、あくまで
も周期関数発生器として働き、そのアキュームレータ出
力である階段状鋸波のデジタル値をサインＬＵＴ３１通
過させて、正弦波のデジタル・データ値を読み出す。

【００１３】次に、その正弦波のデジタル・データ値を
次段のＤ／Ａコンバータ３２に加えてアナログ波形に変
換し、かつアナログ変換された出力信号を次段の高次Ｌ
ＰＦ（高次低域通過フィルタ）３３に与え、スムージン
グ（補間）を行うと共にクロック周波数成分を除去す
る。

【００１４】この高次ＬＰＦ３３からの出力は、次段の
高域通過フィルタ（ＨＰＦ）３４に与えられ、先のＤ／
Ａ変換時の量子化エラーおよびその他の誤差による帯域
内ジッタを除去する。そして、この高域通過フィルタ３
４からの出力は、再度デジタル信号に変換するために、
次段に接続されコンデンサＣおよびアナログ・ボルテー
ジ・コンパレータ３５ａよりなる高ゲインのＡＣ結合コ
ンパレータ３５に与えられ、このＡＣ結合コンパレータ
３５からの出力信号がダイレクト・デジタル・シンセサ
イザ１０の基準周波数出力ｆ_Rとなり、位相ロック・ル
ープを駆動することとなる。

【００１５】この場合、ＡＣ結合コンパレータ３５のゲ
インが高いほどジッタを少なくでき、また整数分周Ｎ＝
６４とした場合の図１１におけるＡ点，Ｂ点，Ｃ点，Ｄ
点（Ａ点のＭＳＢ）の各出力波形は図１６で示される波
形となる。さらに、小数点分周Ｎ＝７．２とした場合
は、同様に図１７で示される波形となり、スタート点と
最終点がシフトするのと同時に一周期毎に波形が異なっ
てくるのであるが、図１８で示すように図１２における
ＭＳＢビット出力は５周期毎に同じシーケンスを描くの
で、周期性は存在することがわかる。従って、このまま
では各周期毎に周波数が異なってしまい、基準周波数ｆ
_Rとしては使用できないので、これを補正するために一
度サインＬＵＴ３１、Ｄ／Ａコンバータ３２を用いてア
ナログ信号に変換する。そして、このアナログ信号は後
続の高次ＬＰＦ３３によってクロックが除去されると同
時に位相連続性のある信号とされ、さらにその信号を後
続の高域通過フィルタ３４を通してジッタを軽減した後
に、再びデジタル信号へ戻すためにＡＣ結合コンパレー
タ３５を通して周波数基準信号を発生させる。このよう
に動作する従来のＤＤＳドライブ型周波数シンセサイザ
は小数点分周も可能であるため、任意の周波数を発生さ
せることができることとなる。

【００１６】

【発明が解決しようとする課題】ところで、図１１に示
したダイレクト・デジタル・シンセサイザ１０では、発
生周期にかかわらず、累算した位相値をもとにサインＬ
ＵＴ３１から正弦波のデジタル・データ値を読み出して
Ｄ／Ａ変換を行う。しかし、この変換を行うＤ／Ａコン
バータ３２には高速高分解能のものが必要になるので、
コストが増大するという問題がある。なお、アキューム
レータ分周の場合の周波数精度とアキュームレータ３０
のビット幅の関係は、

【００１７】

【数３】ビット数＝ＩＮＴ〔０．５＋ L_{Og 2}（１／周波
数精度）〕

【００１８】で与えられるため、周波数精度を１ｐｐｍ
（１０^-6）とすると、アキュームレータ３０のビット幅
が２０ビットとなる。また、Ｄ／Ａコンバータ３２の出
力波形は階段状正弦波となるので、Ｄ／Ａコンバータ３
２の後には高性能な低域通過フィルタである高次ＬＰＦ
３３が必要となる。しかして、近い将来には限られたサ
ンプル・パルスを用いて基準周波数をダイレクト・デジ
タル・シンセサイザにて発生し、位相ロック・ループを
高安定で周波数切り換えるセットリング・タイムが１ｍ
Ｓ以下を要求されるようなデジタル・セルラー電話、デ
ジタル・コードレス電話あるいはデジタルＰＢＸ等の普
及が予測される。

【００１９】本発明は、このような事情に鑑みてなされ
たものであり、位相ロック・ループを駆動する基準周波
数発生回路として、従来に比してより一層ハードウェア
処理による高速処理化が可能でかつコストの低減化に有
効な位相ロック・ループ用部分パルス・ハイト型基準周
波数発生回路の提供を目的とする。

【００２０】

【課題を解決するための手段】かかる目的を達成するた
めに、小数点分周を可能にするために位相アキュームレ
ータのＭＳＢ出力信号をもとに基準周波数信号のＨｉｇ
ｈレベル周期を検出するＨｉｇｈレベル周期検出器、Ｌ
ｏｗレベル周期を検出するＬｏｗレベル周期検出器、ゼ
ロ・クロス期間を検出するゼロ・クロス期間検出器など
で構成したコントロール部と、上記コントロール部か
らのコントロール信号でゼロ・クロス期間のデジタル信
号をアナログ変換し、その信号をゼロ・クロス期間に与
えると共にＨｉｇｈレベル周期にフルー・スケールを与
えかつＬｏｗレベル周期にゼロ値を同様に与えて部分パ
ルス・ハイト信号を発生させ、その信号から不要なノイ
ズ成分を後続の低域通過フィルタで除去してからアナロ
グ・コンパレータを通して再度デジタル信号に変換する
アナログ部とで構成され、上記アナログ部からの出力信
号を後段の位相ロック・ループへ入力させることを特徴
とする。また、基準周波数信号を受けると同時に自己の
発振出力波形との位相を比較し、その誤差を小さくする
方向に発振出力周波数を制御させることにより、基準周
波数にロックまたは追従動作を行う位相同期ループの基
準周波数発生回路において、与えた基準周波数に対応し
た設定値である位相増分値Δθを累算する位相アキュー
ムレータと、この位相アキュームレータにおける累算結
果である出力値のＭＳＢビット出力からＨｉｇｈレベル
周期を検出するＨｉｇｈレベル周期検出器、Ｌｏｗレベ
ル周期を検出するＬｏｗレベル周期検出器およびゼロ・
クロス期間を検出するゼロ・クロス期間検出器と、上記
位相アキュームレータにおける累算結果である出力値の
ＭＳＢビットを除く下位ビット出力から位相余り値の抜
き取りを行う位相余り値抜き取り器と、上記位相余り値
抜き取り結果の出力と上記位相増分値Δθとを元にＬ→
Ｈ、およびＨ→Ｌのゼロ・クロス信号を発生させるスィ
ッチ手段と、ゼロ・クロス期間内の真のゼロ・クロスを
基準とした前データまたは後データをスケーリングする
スケーリング器と、上記ゼロ・クロス期間の前データま
たは後データをスケーリング器に入力し、その出力をア
ナログ信号に変換するＤ／Ａコンバータと、上記Ｄ／Ａ
コンバータによって変換されたアナログ信号出力をゼロ
・クロス期間に与えると共にＨｉｇｈレベル周期にフル
ー・スケールをかつＬｏｗレベル周期にゼロ値を同様に
与えて部分パルス・ハイト波形出力信号を発生させ、こ
れをクロック・ノイズのない正弦波とする低域通過フィ
ルタと、上記低域通過フィルタからの出力信号が入力さ
れ、この出力信号の低調波成分を除去する高域通過フィ
ルタと、上記高域通過フィルタからの出力信号が入力さ
れ、これを基準周波数信号としてのデジタル信号に変換
するコンパレータとよりなり、上記基準周波数信号を基
準周波数として位相ロック・ループに出力することによ
り位相ロック・ループの駆動を行うことを特徴とする。
また、Ｄ／Ａコンバータの前段に波形発生のサンプル数
に応じてパイプライン遅延を行うデジタル回路手段を備
えることを特徴とするか、Ｄ／Ａコンバータの前段に３
系列のバッファを備えさせ出力イネーブル信号で各信号
系列を選択できるようにしたことを特徴とする。

【００２１】

【作用】本発明によれば、発生させるべき基準周波数に
対応した設定値である位相増分値Δθを位相アキューム
レータに与えると、アキュームレータ分周出力として階
段状鋸波としてのデジタル信号が発生される。そして、
位相アキュームレータ出力のＭＳＢビット出力から、Ｈ
ｉｇｈレベル期間であるかどうかの検出を、同様にＬｏ
ｗレベル期間であるかどうかの検出を、同じくゼロ・ク
ロス期間の検出を行う。さらに、位相アキュームレータ
出力のＭＳＢビット出力を除く下位ビット出力を、上記
したゼロ・クロス期間の検出値により位相余り値を抜き
取って記録・保持する。それを、引き算器で演算された
結果の値（ａｔ１８０°Ｈ→Ｌ）または位相余り値（ａ
ｔ０°ｏｒ３６０°Ｌ→Ｈ）そのもののいずれかを選択
して、スケーリング器でスケーリング値として出力さ
せ、ゼロ・クロス期間内にその値をＤ／Ａコンバータに
与える。

【００２２】そして、このＤ／Ａコンバータからの出力
信号はゼロ・クロス期間に与え、Ｈｉｇｈレベル周期に
フルー・スケール、Ｌｏｗレベル周期にゼロ値を同様に
与えて部分パルス・ハイト波形出力信号を発生させ、そ
の信号が急峻な低域通過フィルタに入力されてクロック
・ノイズのないきれいな正弦波として出力され、かつ高
域通過フィルタに入力されて低調波が除去され、コンパ
レータにより基準周波数信号としてのデジタル信号に変
換されて位相ロック・ループに入力され、位相ロック・
ループを駆動することとなる。また、Ｄ／Ａコンバータ
の前段にパイプ・ライン遅延回路手段を挿入配置した場
合には、次段のＤ／Ａコンバータのスピードを緩和する
ように働く。

【００２３】

【実施例】次に、本発明の好ましい一実施例を添付図面
を参照して説明する。図１は本発明の基本構成を示すブ
ロック図で、大別するとコントロール部４０とアナログ
部５０に分けられる。すなわち、コントロール部４０は
発生させる基準周波数に対応した設定値として位相増分
値Δθが入力される位相アキュームレータ４１が設けら
れ、その後段にはＨｉｇｈレベル周期検出器４２，Ｌｏ
ｗレベル周期検出器４３，ゼロ・クロス期間検出器４４
が接続されている。また、これとは別に位相アキューム
レータ４１の後段には位相余り値抜き取り器４５（Ｖ_CC
＝後データ）が接続され、かつ位相余り値抜き取り器４
５の出力と上記位相増分値Δθとの引き算器（Δθ−Ｖ
_ACC＝前データ）４６が接続されている。４７はスケー
リング器（Ｖ_ACC／Δθ）であり、Ｈｉｇｈレベル周期
およびＬｏｗレベル周期のアナログ電圧とゼロ・クロス
期間に与える前データまたは後データのアナログ電圧の
スケーリングを合わせるためのものである。アナログ部
５０はコントロール部４０のＨｉｇｈレベル周期検出器
４２，Ｌｏｗレベル周期検出器４３，ゼロ・クロス期間
検出器４４からの出力信号によって制御されるスィッチ
（ＳＷ₁〜ＳＷ₃）が設けられており、またＳＷ₁〜Ｓ
Ｗ₃を介して入力される入力信号を受けるバッファ５１
を有し、このバッファ５１の後段には低域通過フィルタ
（ＬＰＦ）５２，高域通過フィルタ（ＨＰＦ）５３，コ
ンパレータ５４が接続されている。５５はＤ／Ａコンバ
ータでありスケーリング器４７および基準電圧源Ｖ_REF
の値をデジタル−アナログ変換してＳＷ₃へ出力する。
次に、コントロール部４０の動作を図２に示す回路図を
参照しつつ説明する。なお、図３はコントロール部４０
の内部における出力波形のタイミング図である。発生さ
せるべき基準周波数に対応した設定値として位相増分値
Δθを、累算器であるアキュームレータ（ＡＬＵ）４１
ａとレジスタ４１ｂから構成された位相アキュームレー
タ４１に与えて分周出力を得る。このアキュームレータ
分周出力なるデジタル信号のＭＳＢビットの波形を、イ
ンバータ４００で反転させたものが図３Ａで示した波形
となる。そして、このＭＳＢビット出力をインバータ４
００で反転させてＤフリップ・フロップ（Ｄ−ＦＦ）４
０１，エクスクルーシブ・オア（ＥＸ−ＯＲ）ゲート４
０２，インバータ４０３，アンド（ＡＮＤ）ゲート４０
４で構成されたＨｉｇｈレベル周期検出器４２で、Ｈｉ
ｇｈレベル期間信号なる出力信号を生成する。このＨｉ
ｇｈレベル期間信号は図３Ｄで示した波形となる。同様
にＭＳＢビット出力を元にインバータ４００，Ｄフリッ
プ・フロップ（Ｄ−ＦＦ）４０１，エクスクルーシブ・
オア（ＥＸ−ＯＲ）ゲート４０２，ノア（ＮＯＲ）ゲー
ト４０５で構成されたＬｏｗレベル周期検出器４３で、
Ｌｏｗレベル期間信号なる出力信号を生成する。このＬ
ｏｗレベル期間信号は図３Ｅで示した波形となる。

【００２４】さらに、同じくＭＳＢビット出力を元にイ
ンバータ４００，Ｄフリップ・フロップ（Ｄ−ＦＦ）４
０１，エクスクルーシブ・オア（ＥＸ−ＯＲ）ゲート４
０２で構成されたゼロ・クロス期間検出器４４で、ゼロ
・クロス期間信号なる出力信号を生成する。このゼロ・
クロス期間信号は図３Ｃで示した波形となる。図３Ｂで
示した波形は、上記ＭＳＢビット出力をインバータ４０
０で反転させさらにＤフリップ・フロップ（Ｄ−ＦＦ）
４０１により、システム・クロックの１クロック分遅延
させた波形となることを示す。また、図３Ｆで示した波
形は上記アキュームレータ分周出力のＭＳＢビットを除
く下位ビット、すなわち（ＭＳＢ−１）ビット〜ＬＳＢ
ビットまでの波形を示す。そして、上記ゼロ・クロス期
間信号をトリガー信号として、上記アキュームレータ分
周出力のＭＳＢビットを除く下位ビット出力信号をＤラ
ッチ４５に取り込みＶ_ACC信号としている。

【００２５】ところで、アキュームレータ分周出力は図
６で示されるゼロ・クロス周期期間の終了時に（Ｈ→
Ｌ）または（Ｌ→Ｈ）にＭＳＢが変化するが、そのゼロ
・クロス期間内の真のゼロ・クロス（０°、１８０°）
とゼロ・クロス期間の始まりおよび終了時とどれだけズ
レでいるかを示したのが図７の表である。図７の表はΔ
θが５０°の時の例を示すものであるが、この表から最
初の周期の０°の場合のゼロ・クロスはズレがないの
で、そのままＨｉｇｈレベルに立ち上がるが、１８０°
の場合のゼロ・クロスはＭＳＢビット反転の前である２
０°の位置になることがわかる。１８０°に真のゼロ・
クロスが存在する場合、１５０°→２００°とクロック
が進むので３０：２０の前／後デュティ比となる。（Ｈ
→Ｌ）クロスの場合には前データ（Δθ−Ｖ_ACC）なる
演算結果を出力する引き算器４６の出力信号を選択しス
ケーリング器４７へ入力することとなる。スケーリング
器４７では３０：２０の場合には３０／５０の振幅レベ
ルとしてスケーリングし、このスケーリング値をゼロ・
クロス期間中だけ次段のＤ／Ａコンバータ５５へ入力す
るようにしておく。

【００２６】２周期目の０°の場合のゼロ・クロスは図
７の表から４０°進んでいることがわかるが、この場合
クロック内の前／後デュティ比は１０：４０となるが、
（Ｌ→Ｈ）クロスの場合は後データ（Ｖ_ACC）信号を選
択しスケーリング器４７へ入力することとなる。同様に
スケーリング器４７では１０：４０の場合には４０／５
０の振幅レベルとしてスケーリングし、このスケーリン
グ値をやはりゼロ・クロス期間中だけ次段のＤ／Ａコン
バータ５５へ入力するようにしておく。すなわち、（Ｈ
→Ｌ）クロスの場合は前／後デュティ比の前データをス
ケーリングしてゼロ・クロス期間中次段のＤ／Ａコンバ
ータ５５に与え、（Ｌ→Ｈ）クロスの場合は前／後デュ
ティ比の後データをスケーリングしてゼロ・クロス期間
中次段のＤ／Ａコンバータ５５に与えることとなる。さ
らに、Ｈｉｇｈレベル期間中は“Ｈ”レベルデータを、
Ｌｏｗレベル期間中は“Ｌ”レベルデータをこのＤ／Ａ
コンバータ５５に与えることとなる。

【００２７】かくしてアナログ部５０のＤ／Ａコンバー
タ５５に入力される波形は図８で示したような波形とな
り、前データは引き算器４６で前データ＝（Δθ−後デ
ータ）として作っている。図８の信号はＤ／Ａコンバー
タ５５で、デジタル−アナログ変換されて次段の低域通
過フィルタ（ＬＰＦ）５２へ入力され、さらに次段の高
域通過フィルタ（ＨＰＦ）５５へ入力されることとな
る。これらの２段のフィルタ５２，５３で不要な成分が
取り除かれた後、コンパレータ５４へ入力され、基準周
波数信号としてのデジタル信号ｆ_Rに変換されて、図示
しないが後段の位相ロック・ループを駆動することとな
る。

【００２８】なお、図１に示したようにＤ／Ａコンバー
タ５５の負担を軽減させるためにＨｉｇｈレベル周期検
出器４２、Ｌｏｗレベル周期検出器４３からの信号を直
接アナログ・スイッチに与え、それにゼロ・クロス期間
検出器４４、スケーリング器４７の各器とＤ／Ａコンバ
ータ５５から与えられるアナログ信号を足し合わせて部
分パルス・ハイト波形を発生させることもできる。各ス
イッチＳＷ₁〜ＳＷ₃およびＤ／Ａコンバータ５５の動
作タイミングに合わせるために、パイプ・ライン遅延を
行わせるためのデジタル回路手段であるＤラッチ４１０
〜４１７を挿入配置してＤ／Ａコンバータ５５のサンプ
リング・レートを緩和させるようにしてもよい。また、
アナログ部５０は図１に示した構成の他、図４に示すよ
うに、Ｄ／Ａコンバータ５５の前にバッファ５００〜５
０２を３系列備えさせ、出力イネーブルで各信号系列を
Ｄ／Ａコンバータ５５に選択的に入力させるようにして
もよい。この場合には、Ｈｉｇｈレベル周期検出器４２
はＨｉｇｈレベル期間を示す信号を出力するので、この
出力信号が“１”の時はＤ／Ａコンバータ５５の入力ラ
インには全ビットを“Ｈ”レベルにするデジタル信号を
与える。なお、正確にはＨｉｇｈレベルが２ⁿ−１のレ
ベルになるので２ⁿ−（２ⁿ−１）の誤差がＨｉｇｈレ
ベルに含まれる。このためＨｉｇｈレベルでは１ビット
増しＭＳＢ＝１とし、ＭＳＢを除いた下位データをオー
ルゼロとして対応させる。Ｌｏｗレベル周期検出器４３
はＬｏｗレベル期間を示す信号を出力するので、この出
力信号が“１”の時はＤ／Ａコンバータ５５の入力ライ
ンには、全ビットを“Ｌ”レベルにするデジタル信号を
与える。

【００２９】さらに、ゼロ・クロス期間検出器４４はゼ
ロ・クロス期間を示す信号を出力するので、この出力信
号が“１”の時はＤ／Ａコンバータ５５の入力ラインに
はスケーリング器４７から出力されたスケーリング値な
るデジタル信号を与えることとなる。なお、図６からわ
かるようにＨｉｇｈレベル期間、ゼロ・クロス期間、Ｌ
ｏｗレベル期間、ゼロ・クロス期間が順次繰り返されて
いくので、これらの期間が同時に存在することがない。
従って、上記Ｈｉｇｈレベル周期検出器４２の出力信
号、Ｌｏｗレベル周期検出器４３の出力信号、ゼロ・ク
ロス期間検出器４４の出力信号が同時に“１”となるよ
うな事態は発生しないので、Ｄ／Ａコンバータ５５の入
力ラインにはＨｉｇｈレベル期間には全ビットが“Ｈ”
レベルを、Ｌｏｗレベル期間には全ビットが“Ｌ”レベ
ルを、ゼロ・クロス期間にはスケーリング値とを順次選
択的にＤ／Ａコンバータ５５に入力されることとなる。

【００３０】

【発明の効果】上述したように、本発明における位相ロ
ック・ループの基準周波数発生回路は、従来のように位
相アキュームレータの後にサインＬＵＴを使用していな
いのでＬＵＴを参照するという膨大な容量のＲＯＭが必
要なく、また高速高分解能のＤ／Ａコンバータを必要と
しないため、コストの低減化を図りつつ容易に位相ロッ
ク・ループを駆動する任意の周波数を発生させることが
できる。また、デジタル値である信号とアナログ値であ
る信号を順次選択的に切り換えて部分パルス・ハイト波
形を発生させるので、発生周波数の各周期の面積を全て
等しくでき、後続のフィルタ群に経由させてジッタのな
いきれいなコンパレータ出力波形を得ることが可能であ
る。このように、本発明に係る位相ロック・ループ用部
分パルス・ハイト型基準周波数発生回路は、発生周期に
少ないサンプリング・パルスしか利用できない基準周波
数の発生の補償技術を提供するものであるためたいへん
重要な技術であり、近い将来高安定で周波数切り換える
セットリング・タイムが１ｍＳ以下を要求されるような
デジタル・セルラー電話、デジタル・コードレス電話、
デジタルＰＢＸ用途等に特に有効である。

【図面の簡単な説明】

【図１】本発明の基本構成を示すブロック図。

【図２】本発明におけるコントロール部の一実施例を示
す回路図。

【図３】コントロール部の内部における出力波形のタイ
ミングを示す図。

【図４】本発明におけるアナログ部の他の実施例を示す
ブロック図。

【図５】小数点分周時のアキュームレータ分周器出力の
ＭＳＢビット出力波形図。

【図６】アキュームレータ分周器出力信号において各周
期を定義する説明図。

【図７】各ゼロ・クロスと目標ゼロ・クロスとのズレを
示す図。

【図８】部分パルス・ハイト型の出力波形を示す図。

【図９】従来の位相同期ループを用いた周波数シンセサ
イザのブロック図。

【図１０】従来のＤＤＳドライブ型周波数シンセサイザ
を示すブロック図。

【図１１】図１０におけるダイレクト・デジタル・シン
セサイザの詳細を示すブロック図。

【図１２】図１１のアキュームレータ部分を４ビットに
簡略化した説明図。

【図１３】アキュームレータ分周のメカニズムを示す
図。

【図１４】図１０におけるダイレクト・デジタル・シン
セサイザのクロックを基準にした発生波形を示す図。

【図１５】発生波形を基準にしたクロック・シフトを示
す図。

【図１６】整数分周の場合の波形図。

【図１７】小数点分周の場合の波形図。

【図１８】小数点分周の場合のＭＢＳ出力波形図。

【符号の説明】

４０コントロール部４１位相アキュームレータ４２Ｈｉｇｈレベル周期検出器４３Ｌｏｗレベル周期検出器４４ゼロ・クロス期間検出器４５位相余り値抜き取り器４６引き算器５０アナログ部５２低域通過フィルタ５３高域通過フィルタ５４コンパレータ

Claims

【特許請求の範囲】

【請求項１】小数点分周を可能にするために位相アキ
ュームレータのＭＳＢ出力信号をもとに基準周波数信号
のＨｉｇｈレベル周期を検出するＨｉｇｈレベル周期検
出器、Ｌｏｗレベル周期を検出するＬｏｗレベル周期検
出器、ゼロ・クロス期間を検出するゼロ・クロス期間検
出器などで構成したコントロール部と、上記コントロ
ール部からのコントロール信号でゼロ・クロス期間のデ
ジタル信号をアナログ変換し、その信号をゼロ・クロス
期間に与えると共にＨｉｇｈレベル周期にフルー・スケ
ールを与えかつＬｏｗレベル周期にゼロ値を同様に与え
て部分パルス・ハイト信号を発生させ、その信号から不
要なノイズ成分を後続の低域通過フィルタで除去してか
らアナログ・コンパレータを通して再度デジタル信号に
変換するアナログ部とで構成され、上記アナログ部からの出力信号を後段の位相ロック・ル
ープへ入力させることを特徴とする位相ロック・ループ
用部分パルス・ハイト型基準周波数発生回路。
【請求項２】基準周波数信号を受けると同時に自己の
発振出力波形との位相を比較し、その誤差を小さくする
方向に発振出力周波数を制御させることにより、基準周
波数にロックまたは追従動作を行う位相ロック・ループ
の基準周波数発生回路において、与えた基準周波数に対応した設定値である位相増分値Δ
θを累算する位相アキュームレータと、この位相アキュームレータにおける累算結果である出力
値のＭＳＢビット出力からＨｉｇｈレベル周期を検出す
るＨｉｇｈレベル周期検出器、Ｌｏｗレベル周期を検出
するＬｏｗレベル周期検出器およびゼロ・クロス期間を
検出するゼロ・クロス期間検出器と、上記位相アキュームレータにおける累算結果である出力
値のＭＳＢビットを除く下位ビット出力から位相余り値
の抜き取りを行う位相余り値抜き取り器と、上記位相余り値抜き取り結果の出力と上記位相増分値Δ
θとを元にＬ→Ｈ、およびＨ→Ｌのゼロ・クロス信号を
発生させるスィッチ手段と、ゼロ・クロス期間内の真のゼロ・クロスを基準とした前
データまたは後データをスケーリングするスケーリング
器と、上記ゼロ・クロス期間の前データまたは後データをスケ
ーリング器に入力し、その出力をアナログ信号に変換す
るＤ／Ａコンバータと、上記Ｄ／Ａコンバータによって変換されたアナログ信号
出力をゼロ・クロス期間に与えると共にＨｉｇｈレベル
周期にフルー・スケールをかつＬｏｗレベル周期にゼロ
値を同様に与えて部分パルス・ハイト波形出力信号を発
生させ、これをクロック・ノイズのない正弦波とする低
域通過フィルタと、上記低域通過フィルタからの出力信号が入力され、この
出力信号の低調波成分を除去する高域通過フィルタと、上記高域通過フィルタからの出力信号が入力され、これ
を基準周波数信号としてのデジタル信号に変換するコン
パレータとよりなり、上記基準周波数信号を基準周波数として位相ロック・ル
ープに出力することにより位相ロック・ループの駆動を
行うことを特徴とする位相ロック・ループ用部分パルス
・ハイト型基準周波数発生回路。
【請求項３】Ｄ／Ａコンバータの前段に波形発生のサ
ンプル数に応じてパイプライン遅延を行うデジタル回路
手段を備えることを特徴とする請求項２記載の位相ロッ
ク・ループ用部分パルス・ハイト型基準周波数発生回
路。
【請求項４】Ｄ／Ａコンバータの前段に３系列のバッ
ファを備えさせ、出力イネーブル信号で各信号系列を選
択できるようにしたことを特徴とする請求項２または３
記載の位相ロック・ループ用部分パルス・ハイト型基準
周波数発生回路。